NI FlexRIO - Tecnologia e Aplicações

Transcrição

1

2 NI FlexRIO - Tecnologia e Aplicações Mike Munhato Marketing Técnico André Oliveira Gerente de Vendas

3 Agenda O que é FPGA e por que ele é tão útil? Vantagens do FPGA em sistemas de teste Plataforma NI FlexRIO Arquitetura do sistema Módulos adaptadores Streaming ponto a ponto Vantagens do FPGA em aplicações embarcadas Perguntas e respostas 3

4 Tecnologia FPGA Interconexões programáveis Blocos Lógicos Field-Programmable Gate Array Blocos E/S 4

5 Implementação da lógica no FPGA E Implementando uma lógica no FPGA: F = {(A+B)CD} E Código LabVIEW FPGA F A B C D 5

6 Testes elétricos atualmente Aquisição, transferência, paradigma do pós-processamento Funcionalidade fixa - triggers e gravações Malha aberta, dados de resposta a estímulo Vetor de teste, síntese de forma de onda e ferramentas de análise 6

7 Aprimoramento de testes com FPGA Alta confiabilidade projetos implementados em hardware Baixa latência execução de algoritmos em taxas determinísticas Reconfigurável criação de testes para aplicações específicas Alto desempenho a capacidade computacional proporciona novas possibilidades para medição e velocidade no processamento de dados Paralelismo real possibilita a execução de tarefas paralelas e pipelining, reduzindo o tempo de teste 7

8 Métodos de teste baseados em FPGA Real-Time, medições contínuas Triggering e aquisição personalizados Malha fechada e teste dinâmico Emulação de protocolo 8

9 Vantagens dos testes baseados em FPGA Real-Time, medições contínuas Triggering e aquisição personalizados Altas taxas de transferência de dados Custo reduzido Cobertura de testes mais completa Maior confiabilidade nas medições Malha fechada e teste dinâmico Emulação de protocolo 9

10 Vantagens dos testes baseados em FPGA Real-Time, medições contínuas Reduza/elimine hardware personalizado Customizável pelo usuário Implemente testes antes muito complexos/caros Triggering e aquisição personalizados Malha fechada e teste dinâmico Emulação de protocolo 10

11 Vantagens dos testes baseados em FPGA Real-Time, medições contínuas Triggering e aquisição personalizados DUT/protocolo de ensaio Reduza a necessidade de desenvolvimento para teste Reduza/elimine hardware personalizado Malha fechada e teste dinâmico Emulação de protocolo 11

12 Vantagens dos testes baseados em FPGA Real-Time, medições contínuas Triggering e aquisição personalizados Reduza a necessidade de desenvolvimento para teste Teste em condições reais de operação Implemente testes antes muito complexos/caros Malha Fechada e teste dinâmico Emulação de protocolo 12

13 Um protocolo digital simples: I 2 C 010ZZ Gerador de Padrões Analisador de Lógica SDA SCL Circuito Integrado Abordagem tradicional Estímulo estático e respostas esperadas Dificuldade na implementação de múltiplos domínios de clock 13

14 Um protocolo digital simples: I 2 C Endereço, dado, endereço, receptor Protocol-Aware Tester SDA SCL Circuito Integrado Dados de Resposta Abordagem por protocolos de ensaio Inteligência integrada ao testador Suporta ciclos de espera Fácil de cruzar domínios de clock Teste com comandos de alto nível Cenário real Essencialmente fácil de programar 14

15 Interface Digital I 2 C Real-Time, medições contínuas Triggering e aquisição personalizados Malha fechada e teste dinâmico Interface DUT Emulação de protocolo 15

16 Arquitetura do sistema NI FlexRIO PXI/PXI Express NI FlexRIO Adapter Module E/S Intercambiáveis Analógico ou digital NI FlexRIO Adapter Module Development Kit (MDK) NI FlexRIO FPGA Module Virtex-5 FPGA 132 linhas de E/S digitais Até 512 MB de DRAM Plataforma PXI Sincronização Clock/triggers Potência/resfriamento Streaming de dados 16

17 Módulos PXI NI FlexRIO FPGA Virtex-5 FPGA LX30, LX50, LX85, LX110 Acesso direto às E/S FPGA 132 single-ended ou 66 pares diferenciais 400 Mbps single-ended 1 Gbps diferencial 128 MB onboard DRAM 2 bancos 64 MB 800 MB/s por banco Necessita módulo adaptador para E/S 17

18 Módulos PXI NI FlexRIO FPGA Virtex-5 FPGA LX30, LX50, LX85, LX110 Acesso direto às E/S FPGA 132 single-ended ou 66 pares diferenciais 400 Mbps single-ended 1 Gbps diferencial 128 MB onboard DRAM 2 bancos 64 MB 800 MB/s por banco Necessita módulo adaptador para E/S 18

19 Módulos adaptadores NI FlexRIO Digital Analógico 100 MHz SE DIO 200 MHz LVDS DIO 2 ch. 100 MS/s, 14-bit AI/16-bit AO 32 ch. 50 MS/s, 12-bit AI 16 ch. 50 MS/s, 14-bit AI 200 MHz SE/LVDS DIO 500 MHz LVDS DIO 4 ch. 250 MS/s, 2 ch bit AI MS/s, 16-bit AI 2 ch. 40 MS/s, 12-bit AI Camera Link RS-485/422 2 ch. 80 MS/s, 14-bit AI 2 ch. 120 MS/s, 16-bit AI 4 ch. 120 MS/s, 16-bit AI 19

20 Módulos NI FlexRIO de parceiros 100 MHz PPMU Camera Link e Gigabit Ethernet Multigigabit óptico Dual Gigabit Ethernet Video e automotivo 20

21 NI FlexRIO Adapter Module Development Kit (MDK) Arquivos CAD (para esboço de PCB) Desenhos detalhados Documentação de hardware Descrições de pinos e opções de alimentação Documentação de software Desenvolvimento de Component-Level IP (CLIP) Utilização de módulos adaptadores no LabVIEW FPGA Protocolo de identificação Arquivos de exemplo: TBC, VHDL, UCF, e XML Módulo adapator para encapsulamentos de metal Encapsulamentos adicionais vendidos separadamente 21

22 Arquitetura ponto-a-ponto NI FlexRIO >800 MB/s sentido único >700 MB/s ambos sentidos ~10 µs latência Até 16 streams por FPGA 22

23 Exemplo de aplicação: Trigger no domínio da frequência NI-RFSA Data PXI Trigger Peer-to-Peer Stream 23

24 Trigger no domínio da frequência Real-Time, medições contínuas Triggering e aquisição personalizados Trigger no domínio da frequência Malha fechada e teste dinâmico Emulação de protocolo 24

25 Trigger no domínio da frequência - Código 25

26 Trigger no domínio da frequência - Código 26

27 Trigger no domínio da frequência - Código 27

28 Exemplo prático de teste: Digitalizador com medições FPGA Inline

29 Arquitetura do sistema - Demo Sinal de estímulo NI 5734 Módulo FPGA NI FlexRIO Triggering DUT DUT DUT DUT ADC ADC ADC ADC Acq & Avg Acq & Avg Acq & Avg Acq & Avg Serialize Channels FFT SFDR SNR SINAD PXI Express Bus Host DIO Digital DUT Control Unit 29

30 Demo 1: Paralelismo, processamento inline, sistema de teste

31 Sistema de teste - Demo Real-Time, medições contínuas Triggering e aquisição personalizados Malha fechada e teste dinâmico Emulação de protocolo 31

32 Customização de instrumento Real-Time, medições contínuas Medição de espectro Filtragem inline Média no domínio da frequência Classificação de eventos Triggering e aquisição personalizados Trigger no domínio da frequência Trigger booleano combinacional Janela de domínio do tempo Sequenciamento de testes via hardware Controle DUT Modulação RF automática protocolo digital dinâmico Malha fechada e teste dinâmico Interface DUT Emulação de protocolo 32

33 NI FlexRIO para aplicações embarcadas

34 Desenvolvimento de hardware personalizado Pesquisa Definição das características Partes críticas Qualificação Especificações Funcionalidade Confiabilidade Conformidade Manutenção Rendimento da produção RMA EOLs Desenvolvimento PCB Core IP Mecânica Driver IP da aplicação Produção Montagem Teste Agenda de desenvolvimento e variáveis de custo Complexidade do projeto Restrições externas de projeto Exigências de desempenho e confiabilidade Tecnologias Novas x Maduras Grau de reutilização de IP 34

35 Desenvolvimento de hardware personalizado Pesquisa Definição das características Partes criticas Qualificação Especificações Funcionalidade Confiabilidade Conformidade Manutenção Rendimento da produção RMA EOLs Desenvolvimento PCB Core IP Mecânica Driver IP da aplicação Produção Montagem Teste PCB: meses Esquemático: 1 mês Layout: 1 mês Pedidos e execução: 2 semanas Os passos podem se tornar mais longos de acordo com a complexidade do projeto 35

36 Desenvolvimento de hardware personalizado Pesquisa Definição das características Partes criticas Qualificação Especificações Funcionalidade Confiabilidade Conformidade Manutenção Rendimento da Produção RMA EOLs Desenvolvimento PCB Core IP Mecânica Driver IP da aplicação Produção Montagem Teste Core IP/Interfaces (pode haver grande variação no cronograma do projeto dependendo de sua complexidade) Interface de barramento DRAM Conversores Interfaces de controle Streaming ponto-a-ponto 36

37 IP Core e interfaces Exemplo DRAM 200 MHz, DDR2, x32 extensão do dado Layout (mencionado como parte do projeto da PCB): 1 mês Verificação de pinout e refino da temporização no FPGA: 2 a 4 semanas Integridade de sinal: 2 semanas Taxa de erro de bit/teste de borda: 2 semanas Total: 3 meses Se as coisas não correrem bem, multiplique por 2 ou mais Caso a situação fique realmente ruim, poderá ser necessária revisão do esquema da PCB (voltar ao início) Etapas semelhantes para interface de barramento, conversores e de controle 37

38 Desenvolvimento de hardware personalizado Pesquisa Definição das características Partes Criticas Qualificação Especificações Funcionalidade Confiabilidade Conformidade Manutenção Rendimento da Produção RMA EOLs Desenvolvimento PCB Core IP Mecânica Driver IP da aplicação Produção Montagem Teste Testes de validação e verificação Teste de conformidade (CE, segurança) Teste de temperatura Integridade de sinal Teste de repetibilidade de medições sobre lotes de tamanhos maiores Condições extremas (sobre-tensão, teste de tolerância, e outros) 38

39 O valor National Instruments Com o hardware modular FPGA e a plataforma PXI, a NI deixa para trás a maioria das dificuldades impostas por um projeto de hardware personalizado Você pode encurtar seu cronograma de desenvolvimento e desenvolver de maneira eficiente sistemas flexíveis, escaláveis e customizáveis. Para que esse tempo de desenvolvimento extra pode servir? 39

40 Desenvolvimento de hardware personalizado Pesquisa Definição das características Partes criticas Qualificação Especificações Funcionalidade Confiabilidade Conformidade Manutenção Rendimento da Produção RMA EOLs Desenvolvimento PCB Core IP Mecânica Driver IP da aplicação Produção Montagem Teste Firmware da Aplicação DSP Protocolos digitais Algoritmos de medição Redução de dados Log de eventos e análise Triggers Sequenciamento de hardware Controle de baixa latência 40

41 A abordagem de desenvolvimento tradicional Desenvolvimento do algoritmo Hardware/Especialista em HDL Domínio/Especialista em algoritmo Prototipagem Simulações do algoritmo 41

42 A abordagem de desenvolvimento tradicional Domínio/Especialista na Aplicação Ponto flutuante Desenvolvimento do algoritmo Simulação do algoritmo Especificação do projeto Hardware/ Especialista em HDL VHDL, Verilog, ponto-fixo Tradução da especificação de projeto para o hardware Implementação em dispositivo específico Ponto-fixo, overflows Escrever código HDL Desenvolver bancada de teste Executar simulações (enviar resultados para o especialista do projeto) Síntese em FPGA ou ASIC 42

43 O valor da programação gráfica para FPGA Como nós pensamos: Como programamos: Source: Wikipedia Ajuda um especialista do projeto a programar o FPGA 43

44 Demo 2: Down Converter Digital e Fast Fourier Transform em Real-Time

45 Conclusões O NI FlexRIO torna possível o aumento das capacidades e a redução do tempo de desenvolvimento para uma variedade de aplicações embarcadas e de teste de alto desempenho LabVIEW FPGA é um novo e poderoso paradigma na programação de hardware para engenheiros de teste e sistemas proporcionando aumento de produtividade. 45