(73) Titular(es): (72) Inventor(es): (74) Mandatário:

Transcrição

1 (11) Número de Publicação: PT (51) Classificação Internacional: H03M 5/16 (2006) (12) FASCÍCULO DE PATENTE DE INVENÇÃO (22) Data de pedido: (30) Prioridade(s): (43) Data de publicação do pedido: (73) Titular(es): INSTITUTO POLITÉCNICO DE LEIRIA RUA GENERAL NORTON DE MATOS, APARTADO LEIRIA PT (72) Inventor(es): NELSON MARTINS FERREIRA PT (74) Mandatário: (54) Epígrafe: DISPOSITIVO E MÉTODO PARA TRANSFORMAR REPRESENTAÇÕES TERNÁRIAS EM BINÁRIAS E VISE-VERSA (57) Resumo: A PRESENTE INVENÇÃO RELATA UM MÉTODO CONSIDERADO INOVADOR PARA CONVERTER PALAVRAS (CADEIAS DE CARACTERES) DO SISTEMA TERNÁRIO (NOS SÍMBOLOS 0, 1 E 2) PARA O SISTEMA BINÁRIO. O MÉTODO APRESENTANDO TEM POR BASE UM DISPOSITIVO, BASEADO NUMA MÁQUINA DE ESTADO FINITO, QUE PERMITE ESTABELECER UMA CORRESPONDÊNCIA BIUNÍVOCA ENTRE O CONJUNTO DAS PALAVRAS TERNÁRIAS (SEQUÊNCIAS DE ZEROS,UNS E DOIS) E O CONJUNTO DAS PALAVRAS BINÁRIAS (SEQUÊNCIAS DE ZEROS E UNS). O PROCESSO PODE SER INVERTIDO, PELA SIMPLES EXECUÇÃO DE CADA UM DOS SEUS PASSOS PELA ORDEM INVERSA, OBTENDO-SE ASSIM UM MÉTODO, TAMBÉM CONSIDERADO INOVADOR, PARA A CONVERSÃO DO SISTEMA BINÁRIO NO SISTEMA TERNÁRIO. O MÉTODO APRESENTA AINDA A CARACTERÍSTICA DE PERMITIR UM PROCESSAMENTO SEQUENCIAL PARA PALAVRAS DE GRANDE DIMENSÃO. ESTE PROCESSO TEM COMO PRINCIPAL APLICAÇÃO A TRANSFORMAÇÃO DE UM NÚMERO REPRESENTADO NO SISTEMA TERNÁRIO PARA O SEU EQUIVALENTE NO SISTEMA BINÁRIO, OU VICE- VERSA. OUTRAS APLICAÇÕES SÃO POR EXEMPLO O ENVIO DE INFORMAÇÃO CODIFICADA EM BINÁRIO POR CANAIS TERNÁRIOS OU AINDA O ENVIO DE SEQUÊNCIAS DE INFORMAÇÃO TERNÁRIA, DE COMPRIMENTO ARBITRÁRIO, BIT A BIT, DE ACORDO COM A SUA REPRESENTAÇÃO BINÁRIA. NO FUTURO, ESTA INVENÇÃO PODERÁ AINDA SER UTILIZADA NA COMUNICAÇÃO COM COMPUTADORES TERNÁRIOS.

2 1 RESUMO Dispositivo e método para transformar representações ternárias em binárias e vice-versa A presente invenção relata um método considerado inovador para converter palavras (cadeias de caracteres) do sistema ternário (nos símbolos 0, 1 e 2) para o sistema binário. O método apresentado tem por base um dispositivo, baseado numa máquina de estado finito, que permite estabelecer uma correspondência biunívoca entre o conjunto das palavras ternárias (sequências de zeros, uns e dois) e o conjunto das palavras binárias (sequências de zeros e uns). O processo pode ser invertido, pela simples execução de cada um dos seus passos pela ordem inversa, obtendo-se assim um método, também considerado inovador, para a conversão do sistema binário no sistema ternário. O método apresenta ainda a característica de permitir um processamento sequencial para palavras de grande dimensão. Este processo tem como principal aplicação a transformação de um número representado no sistema ternário para o seu equivalente no sistema binário, ou vice-versa. Outras aplicações são por exemplo o envio de informação codificada em binário por canais ternários ou ainda o envio de sequências de informação ternária, de comprimento arbitrário, bit a bit, de acordo com a sua representação binária. No futuro, esta invenção poderá ainda ser utilizada na comunicação com computadores ternários.

3 DESCRIÇÃO Dispositivo e método para transformar representações ternárias em binárias e vice-versa Campo da invenção e estado da arte Existem atualmente inúmeros métodos e dispositivos para codificar informação binária em ternária e vice-versa, tal como se pode observar pelo título de algumas das patentes que se apresentam a seguir para melhor caracterizar o campo da invenção e o estado da arte: - Hendrik Wassenaar and Herman da Silva, Binary to ternary protected code converter, US Patent 3,599,205 (1967) - Kurt M. Trampel, Binary to ternary converter, US Patent 3,217,316 (1965) - Kitsutaro Amano, Binary to ternary converter, US Patent 3,671,957 (1972) - Louis L. Hsu et al, Binary to binary-encoded-ternary (bet) decoder using recorded logic, US Patent 6,351,429 B1 (2002) - Warner, Binary to ternary converter, US Patent 4,231,023 (1980) - Fitzgbbon and Gregori, A system for converting ternary data into a binary format for transmission in a movable barrier apparatus, GB A - Warner, Binary to ternary converter, US Patent 4,231,023 (1980) - Timothy A. Teckman (Intel Corporation), Binary-to-ternary encoder, US Patent 5,633,631 (1997) - Berlinet et al, Codage binaire-ternaire, FR A1 Com a excepção das duas últimas, as restantes invenções utilizam uma codificação direta de conjuntos de dois bits 3 /18

4 para representar um trit (valor ternário), como por exemplo representar 0 em ternário por 00 em binário, 1 em ternário por 01 em binário e 2 em ternário por 11 ou 10 em binário. Por outro lado a invenção de Timothy A. Teckman (Intel Corporation), Binary-to-ternary encoder, US Patent 5,633,631 (1997), e a invenção de Berlinet et al, Codage binaireternaire, FR A1, utilizam tabelas de conversão previamente definidas que dependem ora do comprimento das palavras a codificar, ora do seu número de zeros e uns. A invenção de Warner, Binary to ternary converter, US Patent 4,231,023 (1980), tem como objectivo a codificação de informação binária que é enviada por uma linha de comunicações sequencial, em informação ternária que pode ser enviada por duas linhas sequenciais. No entanto esta conversão é feita, ainda, através da codificação de um valor ternário por dois valores binários. A presente invenção utiliza um método considerado inovador que se baseia numa máquina de estado finito [1,2] e simplifica algumas das invenções descritas acima, fornecendo um método que permite considerar um mesmo número inteiro e positivo, quer como um número no sistema binário, quer como um número no sistema ternário. Pela pesquisa efectuada, a invenção que mais se aproxima desta é: Langdon, Apparatus and method for recording and recovering a binary symbol sequence using an intermediate step of converting the binary sequence into a ternary sequence, European Patent A2, cujo objectivo principal consiste em codificar um bloco de informação binária em ternária, armazenar a informação obtida (de modo a ocupar um menor espaço em memória), e depois voltar a recuperar a informação da memória de novo convertida para 4 /18

5 binário. O processo utilizado para a conversão de binário em ternário e vice-versa baseia-se também numa máquina de estado finito. A vantagem da máquina de estado finito da presente invenção é que esta se caracteriza por ter apenas dois estados internos, pelo que pode ser implementada com um circuito lógico sequencial utilizando apenas um Flip-Flop, e um comutador, tal como se pode observar na Figura 5. Outras patentes nesta área mas diferentes desta invenção são por exemplo: Yuchao Zhao and Jijun Li, Method and device for compressing table based on finite automata, method and device for matching table, US 2010/ A1 Mark Steven Manasse et al (Microsoft), Erasure coding and group computations using rooted binary and ternary trees, US 7,716,250 B1 (2010) Thierry Fensch, Binary multiplier using ternary code, US Patent 4,628,472 (1986) Breve descrição do dispositivo e método Um objecto desta invenção é uma máquina de estado finito [1,2] com a característica de poder extrair o número n a partir da representação, no sistema ternário, de um número da forma 2n ou 2n+1, a qual é implementada com recurso a um dispositivo de eletrónica analógica representado na Figura 5. Um outro objecto da presente invenção é um método para transformar uma dada palavra ternária (sequência de zeros, uns e dois, ou um sinal analógico com três níveis de tensão) na palavra binária equivalente (sequência só com zeros e uns). Mais precisamente se w é a palavra ternária que representa o número n no sistema ternário, o resultado da aplicação do método desta invenção retorna a representação 5 /18

6 binária do número n, sem ter de passar pela sua representação decimal. Este objectivo é conseguido pela aplicação sucessiva, até se atingir a palavra nula, do dispositivo (máquina de estado finito) atrás referido, mantendo apenas em cada iteração o registo de qual o estado final da máquina (que pode ser 0 ou 1). A sequência, de zeros e uns, obtida, corresponde efetivamente à representação binária desejada. Revertendo cada um dos passos descritos atrás e utilizando a máquina de estado finito que se obtém a partir da primeira revertendo o sentido de cada uma das setas (na sua representação por diagrama, ver Figura 1 e Figura 3), incluindo as setas utilizadas como rótulo, obtém-se um método que transforma uma palavra do sistema binário para a sua equivalente no sistema ternário. Além do mais um processo é o inverso do outro, isto é, aplicando um método e revertendo o processo o resultado obtido é precisamente a palavra originalmente dada. Uma outra característica do dispositivo e método apresentado prende-se com a possibilidade de computação paralela e sequencial, no sentido de que o dispositivo (ou a máquina de estado finito) pode operar sobre todo o comprimento de uma palavra ternária dada ou em alternativa operar sequencialmente sobre subcadeias, desde que o estado final da cadeia anterior seja conhecido; uma vez que os estados internos podem assumir apenas dois valores, 0 ou 1, o processamento paralelo é também possível, sendo que neste caso cada subpalavra terá de ser processada para cada um dos dois estados possíveis. Este ponto é importante pois na prática o dispositivo (ou a máquina de estado finito) estará limitado a cadeias de um certo comprimento máximo, por 6 /18

7 exemplo 200 caracteres, mas com esta característica poderá operar sobre cadeias de qualquer comprimento, dividindo-as, por exemplo, em subcadeias de comprimento 200. As mesmas considerações são válidas para o tratamento de palavras ternárias como sinais analógicos de três níveis de tensão, ou qualquer outra implementação física do sistema ternário. Explicação detalhada dos desenhos A Figura 1 descreve a máquina de estado finito que corresponde à aplicação f:a*-->a*, onde A={0,1,2} representa o conjunto das letras do alfabeto do sistema ternário e A* representa o conjunto de todas as palavras nesse alfabeto; esta aplicação caracteriza-se por ser tal que f(w)=w/2 se w é par; f(w)=(w-1)/2 se w é ímpar, no caso de w, que é um elemento de A*, ser entendido como a representação ternária de um número do sistema decimal. Por outras palavras, f(w) extrai o número n de um número na forma 2n ou 2n+1, se considerados no sistema ternário. O dispositivo apresentado na Figura 5 é uma implementação desta máquina teórica, e é o principal objeto desta invenção. A Figura 2 descreve o fluxo do método para aplicar o dispositivo da Figura 5 (ou a máquina da Figura 1) e obter a representação binária associada a um sinal ternário dado (ou a uma palavra ternária dada). Mais concretamente, dada uma sequência nos símbolos 0,1 ou 2 (que designamos por palavra ternária, ou sinal) como input, aplica-se a máquina de estado finito (ou o dispositivo da Figura 5), para obter uma nova palavra (ou sinal) ternária e o respectivo estado final da máquina (do dispositivo); a seguir é efectuado um teste que determina se a palavra ternária resultante é nula (ou seja consiste apenas de zeros); se o resultado for negativo 7 /18

8 então é guardado num registo o estado final e a palavra ternária é reintroduzida como input na máquina, inicia-se um novo ciclo; no caso em que a palavra ternária é nula, termina a execução do procedimento e retorna a sequência de estados finais registados. Esta sequência corresponde à representação em binário da palavra ternária inicialmente dada como input. Um exemplo de aplicação deste procedimento está representado na Tabela 4 da secção dos Exemplos de Aplicação. A Figura 3 representa a máquina de estado finito obtida a partir da máquina representada na Figura 1, invertendo o sentido das setas, incluindo as indicativas dos rótulos. Esta máquina é utilizada no processo inverso, que se obtém a partir do método descrito na Figura 2, invertendo simplesmente a ordem dos passos a executar. Tal como o especialista nestas matérias facilmente identificará, esta máquina depende de qual o estado inicial (0 ou 1) e lê as palavras da direita para a esquerda, o que corresponde efetivamente a uma inversão dos passos descritos na Figura 2. A Figura 4 representa um circuito integrado que implementa o método descrito na Figura 2. A palavra (sequência, ou cadeia, ou sinal) ternária é colocada num Shift-Register (4) de dados ternários (guardados por exemplo de forma analógica) de comprimento n (por exemplo 200). A cada transição ascendente do relógio (ck1) um símbolo ternário é colocado na saída (x) (entrada do dispositivo que implementa a máquina de estados (1)). Na transição descendente do relógio (ck1), a máquina de estados coloca à sua saída um símbolo ternário, (y), e um estado final, (s), conforme os circuitos lógicos da Figura 5, descrita a seguir. Este 8 /18

9 valor, (y), é reintroduzido no registo de deslocamento (Shift-Register para dados ternários) na transição seguinte de (ck1). Paralelamente, um Flip-Flop R/S regista a ocorrência de algum símbolo, (x), diferente de zero, conforme resultado do conversor (2) que traduz o sinal (por exemplo analógico ternário, num valor binário como ilustrado na figura, ou seja 0 ternário é convertido em zero binário e 1,2 ternários são convertidos em 1 binário). Este passo é usado como critério de paragem para saber se a palavra que está a ser processada já é a palavra nula. O relógio (ck2) apresenta uma transição a cada n (por exemplo 200) transições de (ck1). A cada transição descendente de (ck2), é efectuado o reset do Flip-Flop (3). A cada transição ascendente de (ck2), é armazenado no shift-register (binário) o estado interno, (s), da máquina de estados (1). O processamento termina quando na transição ascendente de (ck2), a saída do Flip-Flop (3) for zero. A figura 5 descreve um dispositivo de electrónica analógica que implementa o conceito teórico da máquina de estado finito apresentada na Figura 1 e descrita em pormenor mais adiante. A figura apresenta a representação esquemática de um dispossitivo que consiste numa entrada analógica de três níveis de tensão (0V, 5V ou 10V), dois comparadores (U3A e U3B), dois divisores de tensão, agrupados em (R1,R2,R3) e (R6,R7), duas resistências de pull-up (R4 e R5), uma porta lógica (U1A) com o funcionamento de ou exclusivo, um Flip- Flop do tipo J/K que serve para armazenar o estado interno da máquina de estados finitos, e um comutador de oito portas de saída que ativa, em função do sinal de entrada (que é codificado pelos comparadores U3A e U3B em 00, 01 ou 11, consoante for respectivamente de 0V, 5V ou 10V) e do estado 9 /18

10 interno do Flip-Flop, uma das portas S1, S2, S2, S4, S7 ou S8 as quais produzem como output do dispositivo, respectivamente 0V, 5V, 0V, 10V, 5V ou 10V, tal como prescrito pelo funcionamento da máquina teórica da Figura 1, sendo que os níveis de tensão 0V, 5V ou 10V representam respectivamete os símbolos 0, 1 ou 2 do sistema ternário. Descrição detalhada da invenção A presente invenção consiste num dispositivo que extrai o número n a partir de um número da forma 2n ou 2n+1 representado no sistema ternário. O seu funcionamento é melhor descrito por uma máquina de estado finito pelo que primeiro que se inclui uma descrição teórica desse conceito para a seguir apresentar a descrição da máquina que lhe dá origem e só depois descrever o dispositivo propriamente dito, cuja representação se encontra na Figura 5. Uma Máquina de Estado Finito [1,2] é um sistema constituído por cinco partes fundamentais, digamos (A,S,Z,s_0,F), onde A representa um conjunto finito de entradas (inputs), S um conjunto finito de estados internos, Z um conjunto finito de saídas (outputs), s_0 representa o estado inicial e F:AxS-- >ZxS designa a função de transição e associa a cada par (a,s) com a em A e s em S, o par (u(a,s),v(a,s)). A função de transição F é determinada pelas duas aplicações u e v do seguinte modo: dado um input a em A no estado interno s, o output produzido pela máquina é u(a,s) enquanto que o novo estado interno passa a ser v(a,s). Um objecto desta invenção pode ser descrito pela seguinte máquina de estado finito: (1) A={0,1,2} (2) S={s_0,s_1} (3) Z={0,1,2} 10 /18

11 (4) S_0 (5) F:AxS-->ZxS definida pela tabela F(a,s) S_0 S_1 0 (0,s_0) (1,s_1) 1 (0,s_1) (2,s_0) 2 (1,s_0) (2,s_1) Tabela 1 Esta máquina pode também ser representada na forma de diagrama tal como se ilustra na Figura 1, onde uma seta do estado s_i para o estado s_j, rotulada com a->a, deve ser lida como o comportamento da máquina quando lê o input a no estado interno s_i, transitando para o estado s_j e produzindo o output a. Uma outra maneira de representar a informação contida na Tabela 1 consiste em separar o novo estado interno do novo output e apresentar duas tabelas em vez de uma: input output Input Novo estado x S_0 S_1 x s_0 s_ A máquina lê as letras (símbolos) de uma palavra (cadeia de símbolos) em sequência, da esquerda para a direita, escrevendo a cada passo a respectiva tradução, e, eventualmente transitando de estado, por exemplo: Estado interno S_0 S_0 S_1 S_1 S_1 S_1 S_0 Input output Novo estado Tabela 2 11 /18

12 Tal como referido, a Figura 2 descreve o fluxo do método para aplicar a máquina descrita atrás e obter a representação binária de uma palavra ternária dada. Dada uma palavra ternária, digamos w em {0,1,2}*, aplique-se a máquina descrita atrás, iterativamente até que o resultado seja a palavra nula. A cada passo registe-se numa pilha o estado final da máquina que pode ser 0 ou 1 (s_0 ou s_1). O especialista nestas matérias não terá dificuldade em observar que a representação binária de w é dada precisamente pelos valores registados na pilha. De facto, pela própria natureza da máquina de estado finito, a cada iteração, se w for a representação de um número par, f(w) corresponde à representação da metade desse número e regista 0 porque w teria um número par de uns; por outro lado se w for a representação de um número ímpar, f(w) será a representação da metade desse número menos um, e regista o valor 1 na pilha pois que neste caso w consiste de um número ímpar de uns. É então claro que este processo chega a zero (palavra ternária nula) e que a sequência de zeros e uns registada coincide com a representação binária pretendida. Veja-se o exemplo apresentado na Tabela 4 da secção Exemplos de Aplicação. Para obter a representação ternária a partir de uma palavra binária dada basta inverter todo o processo, incluindo a inversão da máquina atrás referida. Tal como referido na descrição das figuras, a Figura 3 representa a máquina de estado finito obtida a partir da (Figura 1) invertendo o sentido das setas, incluindo as indicativas dos rótulos. O especialista nestas matérias não terá dificuldade em observar que o processo a seguir descrito, corresponde a uma 12 /18

13 inversão do processo já referido, e fornece um método de conversão do sistema binário para o sistema ternário. Dada uma pilha contendo um registo de zeros e uns, que pode ser interpretada como a representação de um número em binário, inicia-se o processo com uma palavra ternária nula (isto é consistindo apenas de zeros, de comprimento suficiente, pelo menos 3/2 do comprimento da palavra binária dada), e aplica-se iterativamente a máquina da Figura 3 no estado inicial s_0 ou s_1, consoante o valor registado na pilha seja 0 ou 1, até que todos os registos da pilha sejam lidos. De notar que neste caso a máquina da Figura 3 lê as palavras da direita para a esquerda. Esta máquina teórica pode ser implementada de modo análogo ao usado na Figura 5, descrito a seguir, para a implementação da máquina da Figura 1, com as devidas alterações. Para a presente invenção optou-se pela criação de um dispositivo constituído por dois comparadores implementados com amplificadores operacionais (U3A e U3B), dois divisores de tensão, uma porta lógica de ou exclusivo (U1A), um Flip- Flop (U4A) do tipo J/K e um comutador (ADG408) de oito portas de saída, das quais apenas seis são utilizadas. Este dispositivo, representado na Figura 5, caracteriza-se por ter como entrada um sinal analógico ternário (de 0V, 5V ou 10V) que é codificado, respectivamente em 00, 01 ou 11 consoante o resultado dos comparadores U3A (que é acionado se a tensão de entrada for superior a 6.6V) e U3B (que é acionado se a tensão de entrada estiver compreendida entre 3.3V e 6.6V); produzindo um outro sinal ternário que depende não só da entrada como também do estado interno do Flip-Flop e que implementa o conceito teórico de máquina de estado 13 /18

14 finito com funcionamento descrito na Tabela 1. O sinal de entrada, depois de codificado, é aplicado: a) no Flip-Flop (74107N) através da porta lógica U1A, a qual, sendo uma porta de ou exclusivo, deixa passar apenas o sinal codificado 01 que corresponde a 5V no sinal de entrada; b) no comutador ADG408 pelas entradas A2 e A1 que, em conjunção com o sinal (A0) que resulta do Flip-Flop, activa uma das seis portas S1, S2, S3, S4, S7 ou S8 tal como está predefinido na sua tabela lógica (Tabela 4); Entrada A2(U3A) A1(U3B) A0(Estado) Porta Saída 0V S1 0V 0V S2 5V 5V S3 0V 5V S4 10V N/A S5 --- N/A S V S7 5V 10V S8 10V Tabela 3 sendo que cada uma das referidas seis portas, alimenta a saída com 0V, 5V ou 10V, tal como especificado na última coluna da Tabela 3 e que também é observável no esquema da Figura 5. Exemplos de aplicação O processo para obter uma palavra binária a partir de uma palavra ternária dada é ilustrado na Tabela 4 a seguir, onde a palavra w= se transforma em , ambas representando o número A partir da palavra ternária w= , que se supõe guardada num Shift-Register de dados ternários, tal como ilustrado na Figura 4, é aplicada o dispositivo representado na Figura 5 para obter a nova 14 /18

15 sequência e o estado final s=0, ao fim de sete transições do relógio (ck1) e uma transição do relógio (ck2). Uma vez que a palavra resultante ainda não é a palavra nula, o valor 0 é registado no Shift-register binário e dá-se início a um novo ciclo. A palavra resultante é agora a palavra com o estado final s=1; uma vez mais a palavra resultante ainda não é nula pelo que o valor s=1 é registado e o ciclo repete-se. Ao fim de 11 iterações é obtida a palavra nula, é atingido o fim do processo, sendo retornada a sequência de estados finais registada , a qual corresponde à representação em binário da sequência inicial dada em ternário. Tabela 4 Tal como referido, esta invenção tem como base uma máquina de estado finito que é em si um conceito teórico, no entanto é possível converter este conceito numa máquina física, mecânica ou electrónica, com dados analógicos ou digitais, tal como se ilustra nas Figuras 4 e 5, que representam 15 /18

16 esquemas para a sua implementação prática. Um outro aspecto sobre a aplicabilidade desta invenção tem a ver com o possível desenvolvimento, no futuro, de computadores com base ternária sendo assim essencial o passo de conversão entre os dois sistemas. Até lá existem inúmeras aplicações onde um passo simples de transformação binário-ternário ou ternário-binário é essencial, tal como se pode observar nos exemplos de patentes referidos no estado da arte. Em resumo, o que caracteriza a máquina de estado finito desta invenção é o facto de poder extrair o número n a partir de um número da forma 2n ou 2n+1, quando estes são dados pela sua representação no sistema ternário. O Método iterativo descrito na Figura 2, cuja implementação em circuito integrado, com dois Shift-Registers e um comparador, é apresentado na Figura 4, explica como converter uma dada palavra ternária na sua representação binária equivalente, num número de passos igual ao do comprimento da palavra binária resultante. O Método descrito atrás pode ser invertido passando a descrever um novo método com uma nova máquina de funcionamento inverso ao da máquina de estado finito da Figura 1, que está representada na Figura 3, e tem as seguintes características: a. Máquina de estado finito cujo estado inicial deve ser dado como entrada; b. Lê as palavras da direita para a esquerda. Neste caso também o diagrama da Figura 4 deve ser modificado de acordo com as seguintes indicações: o input passa a vir do Shift-register binário e o output passa a ser lido no 16 /18

17 Shift-Register ternário, que é inicializado a zeros; já não há a necessidade de ter o comparador 3. Em alternativa, um outro processo para implementar a execução da máquina de estado finito da Figura 1, limitada a palavras de comprimento fixo -- por exemplo 200 caracteres, é a seguinte: a. O estado inicial pode ser definido (0 ou 1); b. O estado inicial (0 ou 1) é considerado como a primeira letra da palavra ternária dada; c. Faz um emparelhamento (dois a dois) do número total de uns existentes na palavra ternária dada (incluindo o estado inicial de acordo com o ponto anterior), ficando assim os restantes símbolos (0 ou 2) ora fora ora dentro de um par de uns emparelhado; d. Transforma cada par de uns emparelhado em 0 e 2, ou seja, o primeiro 1 de cada parelha é transformado em 0 e o segundo 1 de cada parelha é transformado em 2; e. Cada um dos zeros entre um par de uns emparelhado é transformado em 1; cada um dos 2 fora de um par de uns emparelhado é transformado em 1; os restantes zeros e dois ficam inalterados. Finalmente, o método descrito pode também ser utilizado para processar uma palavra ternária de qualquer comprimento de acordo com os seguintes passos: a. A palavra ternária dada w é subdividida em subpalavras, por exemplo de comprimento 200, w=w_1w_2...w_n; b. A primeira subpalavra é executada no estado inicial s_0 e o estado final é registado; c. Cada uma das subpalavras seguintes é executada tendo como estado inicial o resultante estado final da subpalavra anterior. 17 /18

18 Referências: [1] Gill, A., Introduction to the Theory of Finite-state Machines. McGraw-Hill, [2] Ginsburg, S., An Introduction to Mathematical Machine Theory. Addison-Wesley, Leiria, 20 de março de /18

19 REIVINDICAÇÕES 1. Dispositivo para transformar representações ternárias em binárias e vice-versa constituído por: dois comparadores implementados com amplificadores operacionais (U3A e U3B), dois divisores de tensão (R1,R2,R3) e (R6,R7), duas resistências de pull-up (R4 e R5), uma porta lógica de ou exclusivo (U1A), um Flip-Flop (U4A) do tipo J/K, com temporizador integrado, e um comutador (ADG408) de oito portas de saída, das quais apenas seis são utilizadas, caracterizado por: ter uma entrada analógica (V3) de três níveis de tensão (0V, 5V ou 10V), que é codificada, respectivamente em 00, 01 ou 11 consoante o resultado dos comparadores U3A, o qual é acionado se a tensão de entrada for superior a 6.6V, e U3B, o qual é acionado se a tensão de entrada estiver compreendida entre 3.3V e 6.6V); 2. Método para transformar representações ternárias em binárias e vice-versa que utiliza o dispositivo de acordo com a reivindicação 1 caracterizado por pelas seguintes etapas: 3. o sinal codificado ser aplicado: a) no Flip-Flop (74107N) através da porta lógica U1A, a qual, sendo uma porta de ou exclusivo, deixa passar apenas o sinal codificado 01 que corresponde a 5V no sinal de entrada; b) no comutador ADG408 pelas entradas A2 e A1 que, em conjunção com o sinal (A0) que resulta do Flip-Flop, activa uma das seis portas S1, S2, S3, S4, S7 ou S8, sendo que cada uma das referidas seis portas, alimenta a saída com 0V, 5V ou 10V. 19 /1

20 entrada de uma dada sequência nos símbolos 0,1 ou 2 como input, obtenção de uma nova palavra (ou sinal) ternária e o respectivo estado final, associado ao Flip-Flop do dispositivo da reivindicação anterior; determinação se a palavra ternária resultante é nula (ou seja consiste apenas de zeros); no caso de o resultado ser negativo é guardado num registo o estado final e a palavra ternária é reintroduzida como input no dispositivo, inicia-se um novo ciclo; no caso em que a palavra ternária é nula, termina a execução do procedimento e retorna a sequência de estados finais registados. Leiria, 20 de março de /1

21 Figura 1 Figura 2 21 /1

22 Figura 3 Figura 4 22 /1

23 Figura 5 23 /1

24 Relatório de Pesquisa de Portugal Ref. do pedido: CLASSIFICAÇÃO DA MATÉRIA H03M5/16 De acordo com a Classificação Internacional de Patentes DOCUMENTAÇÃO E BASES DE DADOS ELETRÓNICAS PESQUISADAS EPODOC, WPI, INSPEC, COMPDX, XPI3E, XPIEE, XPIETF, XPAIP, XPESP, NPL DOMÍNIOS TÉCNICOS PESQUISADOS H03M De acordo com a Classificação Internacional de Patentes DOCUMENTOS CONSIDERADOS RELEVANTES Categoria* A Citação do documento, com indicação, sempre que apropriado, das passagens relevantes JP A (NEC CORP), , fig. para publicação e resumo EPODOC Relevante para a reivindicação 1-2 A US A (DUUREN HENRIK CORNELIS ANTHONY; DA SILVA HERMAN) , todo o documento 1-2 A JP A (MATSUSHITA ELECTRIC IND CO LTD) , fig. para publicação e resumo EPODOC 1-2 * Categorias dos documentos citados: A Estado da técnica; X Documento de particular relevância quando considerado isoladamente; Y Documento de particular relevância quando combinado com um ou mais deste tipo de documentos; E Pedido de patente anterior publicado na mesma data ou em data posterior à do pedido; L Documento citado por qualquer outra razão; Data do termo da pesquisa Data de elaboração do Relatório de Pesquisa T & P D O Princípio ou teoria subjacente à invenção; Documento membro da mesma família de documentos de patente; Documento publicado antes da data de pedido mas depois da data de prioridade; Documento citado no pedido; Documento que se refere a uma divulgação oral, uso, exibição ou qualquer outro meio. Técnico examinador: Telefone: João Ferreira INPI, Campo das Cebolas, LISBOA Fax: Assinatura M /2

25 Anexo ao Relatório de Pesquisa de Portugal Informação sobre os membros da família de documentos de patente Ref. do pedido: Documento de patente citado no relatório JP A US A JP A Data de publicação Membro(s) da família Data de publicação M /2