Y86: Datapath Sequencial. Arquitectura de Computadores Lic. em Engenharia Informática Luís Paulo Santos

Tamanho: px
Começar a partir da página:

Download "Y86: Datapath Sequencial. Arquitectura de Computadores Lic. em Engenharia Informática Luís Paulo Santos"

Transcrição

1 Y86: Datapath Sequencial Arquitectura de Computadores Lic. em Engenharia Informática Luís Paulo Santos

2 Y86: Datapath Sequencial Conteúdos Resultados de Aprendizagem 9 Organização do Processador 9.1 Datapath sequencial C1 R9.1 Analisar e descrever organizações sequenciais de processadores elementares C1 AC Y86: Datapath sequencial 2

3 Circuitos Lógicos Tensão Funcionam com valores discretos extraídos de um sinal contínuo Circuitos binários: Tempo Cadasinaltem o valor 0 ou1 AC Y86: Datapath sequencial 3

4 Circuitos Lógicos Existem 2 grandes tipos de componentes ou circuitos: Circuitos combinatórios Reagem continuamente a mudanças nos valores das entradas (com um atraso de propagação) Circuitos sequenciais Capazes de memorizar informação As suas saídas só se alteram quando um sinal de temporização (relógio ou clock) o autoriza AC Y86: Datapath sequencial 4

5 a b Circuitos Combinatórios: Gates And Or Not out a b out a out out = a && b out = a b out =!a As saídas são funções Booleanas das entradas Respondem continuamente a mudanças nas entradas Com algumatraso Rising Delay Falling Delay a && b b Voltage a Time AC Y86: Datapath sequencial 5

6 Circuitos Combinatórios Rede Acíclica Entradas Saídas Rede Acíclica de Componentes Lógicos Respondem continuamente a mudanças nas entradas As saídas transformam-se (após um atraso)em funções Booleanas das entradas AC Y86: Datapath sequencial 6

7 Circuitos combinatórios: multiplexer s b 31 a 31 out 31 s b 30 out 30 a 30 B A MUX Out b 0 a 0 out 0 Selecciona palavra de entrada AouBdependendodo sinal de controlo s AC Y86: Datapath sequencial 7

8 Circuitos combinatórios: ALU s1 s0 Y X A B A L U OF ZF CF Se s1,s0 == 00 (0) então X + Y Se s1,s0 == 01 (1) então X - Y Se s1,s0 == 10 (2) então X & Y Se s1,s0 == 11 (3) então X Y Lógica Combinatória Responde continuamente às entradas Sinais de controlo(s1,s0) seleccionam função a computar Correspondemàs4 instruçõeslógico-aritméticasdo Y86 Também calcula os códigos de condição AC Y86: Datapath sequencial 8

9 Circuitos Sequenciais: Registos Estrutura Armazenam dados i 7 i 6 i 5 i 4 i 3 D C D C D C D C D C Q+ Q+ Q+ Q+ Q+ o 7 o 6 o 5 o 4 o 3 As saídassóvariamquandoo valor do sinaldo clock sobede 0 para1 i 2 i 1 i 0 D C D C D C Q+ Q+ Q+ o 2 o 1 o Clock Fim do ciclo: Actualizar registo Fim do ciclo: Actualizar registo Fim do ciclo: Actualizar registo AC Y86: Datapath sequencial 9

10 Circuitos Sequenciais: Banco de Registos vala valw srca A dstw Portas de leitura valb Register file W valm Portas de escrita srcb B dstm Clock Armazena múltiplas palavras de dados (múltiplos registos) Endereços especificam quais os registos a ler e/ou escrever Endereços nos sinais srca, srcb, dstw, dstm Mantem os valores dos registos: %eax, %ebx, %esp, etc. O ID do registoserve comoendereço ID 8 implicaquenãoé feitaleituraouescrita Múltiplas Portas Pode ler(srca, srcb) e/ou escrever(dstw,dstm) múltiplos registos num ciclo AC Y86: Datapath sequencial 10

11 Estado Y86: Organização Sequencial Program counter () Códigos de Condição(CC) Banco de Registos Memória Data: para escrita/leitura de dados Instruction: para leitura de instruções Fluxo de Instruções Lerinstruçãono endereçodado pelo Processar nos vários estágios Escrita: Actualizar registos genéricos Escrevernamemóriade dados Actualizar Write back Memory Execute Decode Fetch icode, ifun ra, rb valc Instruction memory new vale, valm Addr, Data Bch CC alua, alub srca, srcb dsta, dstb valm Data memory vale ALU vala, valb valp increment A B M Register file E AC Y86: Datapath sequencial 11

12 Y86: Organização Sequencial Busca(Fetch) Ler instruções da memória icode:ifun ; ra:rb ; valc ; valp Descodificação(Decode) Ler registos: vala:valb DeterminaID de regs. a alterar: srca ; srcb ; dste ; dstm Execução(Execute) Calcular valor ou endereço/ CC vale / CC (Bch ) Memória(Memory) Lerouescreverdados valm Actualização(Write Back) Escrita nos registos genéricos Actualização Write back Memory Execute Decode Fetch icode, ifun ra, rb valc Instruction memory new vale, valm Addr, Data Bch CC alua, alub valm Data memory AC Y86: Datapath sequencial 12 srca, srcb dsta, dstb valp vale ALU vala, valb increment A B M Register file E

13 Y86: Organização Sequencial Write back new vale, valm valm Atenção à temporização: 1. Busca(início do ciclo) 2. Descodificação 3. Execução 4. Leitura da Memória 5. Escritas TODAS as escritas ocorrem SIMULTANEAMENTE no FIM do CICLO EscritanosCC Escrita na memória Escrita nos regs. genéricos Escritano Memory Execute Decode Fetch icode, ifun ra, rb valc Instruction memory Addr, Data Bch CC alua, alub srca, srcb dsta, dstb Data memory valp vale ALU vala, valb increment A B M Register file E AC Y86: Datapath sequencial 13

14 Instrução Y86: operações lógico-aritméticas OPl ra, rb 6 fn ra rb Fetch Decode Ler2 bytes icode:ifun ; ra:rb Calcular próximo valp = + 2 Ler registos vala = R[rA] valb = R[rB] Execute Realizar operação vale = vala OP valb Códigos de condição cc = f(vale) Memory Nada a fazer Write back Actualizar registo R[rB] = vale Update Incrementar = valp AC Y86: Datapath sequencial 14

15 Instrução Y86: operações lógico-aritméticas Fetch OPl ra, rb icode:ifun M 1 [] ra:rb M 1 [+1] Ler byte de instrução Ler byte dos registos Decode Execute Memory Write back update valp +2 vala R[rA] valb R[rB] vale valb OP vala Set CC R[rB] vale valp Calcular próximo Ler operando A Ler operando B Realizar operação na ALU Códigos de condição Escrever resultado Actualizar Formularexecuçãode instruçõescomoumasequênciade passos simples Usara mesmaforma geralparatodasas instruções AC Y86: Datapath sequencial 15

16 Instrução Y86: irmovl irmovl V, rb rb V Fetch Decode Ler6 bytes icode:ifun ; ra:rb ; valc Calcular próximo valp = + 6 Nada a fazer Execute Passar constante vale = valc Memory Nada a fazer Write back Escrever registo R[rB] = vale Update Incrementar = valp AC Y86: Datapath sequencial 16

17 Instrução Y86: irmovl Fetch Decode Execute Memory Write back update irmovl V, rb icode:ifun M 1 [] ra:rb M 1 [+1] valc M 4 [+2] valp +6 vale valc R[rB] vale valp Ler byte de instrução Ler byte de registos Ler deslocamento Calcular próximo Passar constante Escrever resultado Actualizar AC Y86: Datapath sequencial 17

18 Instrução Y86: rmmovl rmmovl ra, D(rB) 4 0 ra rb D Fetch Decode Ler6 bytes icode:ifun ; ra:rb ; valc Calcular próximo valp = + 6 Ler registos vala = R[rA] valb = R[rB] Execute Calcular endereço vale = valb + valc Memory Escrever na memória M 4 [vale] = vala Write back Nada a fazer Update Incrementar = valp AC Y86: Datapath sequencial 18

19 Instrução Y86: rmmovl Fetch Decode Execute Memory Write back update rmmovl ra, D(rB) icode:ifun M 1 [] ra:rb M 1 [+1] valc M 4 [+2] valp +6 vala R[rA] valb R[rB] vale valb + valc M 4 [vale] vala valp Ler byte de instrução Ler byte de registos Ler deslocamento Calcular próximo Ler operando A Ler operando B Calcular endereço Escrever na memória Actualizar AC Y86: Datapath sequencial 19

20 Instrução Y86: popl popl ra b 0 ra 8 Fetch Decode Ler2 bytes icode:ifun ; ra:rb Calcular próximo valp = + 2 Ler registos vala = R[%esp] valb = R[%esp] Execute Calcular próximo topo da pilha vale = valb + 4 Memory Lerda memória valm = M 4 [vala] Write back Escrever no registo R[rA] = valm R[%esp] = vale Update Incrementar = valp AC Y86: Datapath sequencial 20

21 Instrução Y86: popl Fetch Decode Execute Memory Write back update popl ra icode:ifun M 1 [] ra:rb M 1 [+1] valp +2 vala R[%esp] valb R[%esp] vale valb + 4 valm M 4 [vala] R[%esp] vale R[rA] valm valp Ler byte de instrução Ler byte de registo Calcular próximo Ler stack pointer Ler stack pointer Incrementar stack pointer Ler topo da pilha Actualizar stack pointer Escrever resultado Actualizar Usar ALU para incrementar stack pointer Actualizar dois registos: ra e %esp AC Y86: Datapath sequencial 21

22 Instrução Y86: Jump jxx Dest 7 fn Dest continua: XX XX Não tomado Dest: XX XX Tomado Fetch Ler5 bytes icode:ifun ; valc Calcular próximo valp = + 5 Decode Nada a fazer Execute Saltar?? Bch = f(ifun, CC) Memory Nada a fazer Write back Nada a fazer Update Novo valor dependede Bch = (Bch? valc : valp) AC Y86: Datapath sequencial 22

23 Instrução Y86: Jump Fetch Decode Execute Memory Write back update jxx Dest icode:ifun M 1 [] valc M 4 [+1] valp +5 Bch f(ifun, CC) (Bch? valc : valp) Ler byte de instrução Ler destino do salto (se tomado) Calcular próximo (se ñ tomado) Saltar? Actualizar Calcular ambos os endereços Escolherdestinobaseadono tipode saltoe noscódigosde condição AC Y86: Datapath sequencial 23

24 Instrução Y86: call call Dest return: 8 0 Dest XX XX target: XX XX Fetch Ler5 bytes Decode icode:ifun ; valc Calcular próximo (end. de retorno) valp = + 5 Le registo valb = R[%esp] Execute Calcularnovo topoda pilha vale = valb - 4 Memory Push do end. de retorno Write back M 4 [vale] = valp Actualizar topo da pilha R[%esp] = vale Update = valc AC Y86: Datapath sequencial 24

25 Instrução Y86: call Fetch Decode Execute Memory Write back update call Dest icode:ifun M 1 [] valc M 4 [+1] valp +5 valb R[%esp] vale valb - 4 M 4 [vale] valp R[%esp] vale valc Ler byte de instrução Ler destino do salto Calcular endereço de retorno Ler addr do topo da pilha Novo topo da pilha Guardar endereço de retorno Actualizar topo da pilha Actualizar AC Y86: Datapath sequencial 25

26 Instrução Y86: ret ret 9 0 return: XX XX Fetch Decode Ler1 byte icode:ifun Calcularpróximo valp = + 1 Ler registo vala = R[%esp] valb = R[%esp] Execute Calcularnovo topoda pilha vale = valb + 4 Memory Lerend. de retorno Write back valm = M 4 [vala] Actualizar topo da pilha R[%esp] = vale Update = valm AC Y86: Datapath sequencial 26

27 Instrução Y86: ret ret icode:ifun M 1 [] Ler byte de instrução Fetch Decode Execute Memory Write back update valp +1 vala R[%esp] valb R[%esp] vale valb + 4 valm M 4 [valea R[%esp] vale valm Calcular próximo Ler addr do topo da pilha Novo topo da pilha Ler endereço de retorno Actualizar topo da pilha Actualizar AC Y86: Datapath sequencial 27

28 Y86: Valores calculados Fetch icode Instruction code ifun Instruction function ra Instr. Register A rb Instr. Register B valc Instruction constant valp Incremented Decode vala Register value A valb Register value B Execute vale ALU result Bch Branch flag Memory valm Value from memory AC Y86: Datapath sequencial 28

29 Y86: SEQ new New Ovais brancas: sinais internos valm data out Caixas azuis: lógica sequencial escrita controlada pelo clock Memory Mem. control read write Data memory Addr Data Caixas cinzentas: multiplexers Caixas laranja: Cálculo ALU e incrementar Execute Bch CC ALU A vale ALU ALU B ALU fun. Caixas castanhas: controlo vala valb Traço grosso: 32 bits Traço fino: 4 bits Decode icode ifun ra rb valc valp A B M Register file E Write back Tracejado: 1 bit Fetch Instruction memory increment AC Y86: Datapath sequencial 29

30 Y86: Fetch icode ifun ra rb valc valp Blocos : Registo Memória Instruções: Ler6 bytes ( to +5) Split: Dividirbyte emicodee ifun Align: ObterrA, rb e valc Instr valid Split Byte 0 Instruction memory Align Bytes 1-5 Need valc Need regids increment Lógica de Controlo (sinais obtidos a partir de icode) Instr. Valid: esta instução é válida? Need regids: esta instrução tem os campos ra:rb? Need valc: esta instrução tem um valor imediato? AC Y86: Datapath sequencial 30

31 Y86: Decode vala valb valm vale Banco de Registos LerportasA, B EscreverportasE, M EndereçossãoosIDs do registosou 8(não aceder) A B M Register file E dste dstm srca srcb dste dstm srca srcb icode ra rb Lógica de Controlo srca, srcb: registosa ler dsta, dstb: registos a escrever AC Y86: Datapath sequencial 31

32 Y86: Execute Unidades ALU Implementa 4 funções Gera códigos de condição Bch vale CC Registocom 3 bits bcond bcond Calcularse o saltoé tomado(bch) CC ALU ALU fun. Lógica de Controlo Set CC: AlterarCC? ALU A: EntradaA paraalu ALU B: EntradaB paraalu ALU fun: Quala funçãoa calcular? Set CC ALU A ALU B icode ifun valc vala valb AC Y86: Datapath sequencial 32

33 Y86: Memory Memória Lerouescreverumapalavra Lógica de Controlo Mem.read: leitura? Mem.write: escrita? Mem.addr: Selecciona addr Mem.data: Selecciona dados icode Mem. read Mem. write read write valm data out Data memory data in Mem Mem addr data vale vala valp AC Y86: Datapath sequencial 33

34 Y86: Novo Selecciona próximo valor do update OPl; XXmovl; popl ; valp New update jxx Dest Bch? valc : valp icode Bch valc valm valp update update call Dest valc ret valm AC Y86: Datapath sequencial 34

35 Implementação Y86: SEQ resumo Cada instrução expressa como uma sequência de passos elementares Mesma sequência geral para todos os tipos de instruções Identificar blocos combinatórios e sequenciais básicos Ligar e controlar com a lógica de controlo AC Y86: Datapath sequencial 35

36 Y86: SEQ Limitações Em cada ciclo do relógio os sinais têm que se propagar desde o, memória de instruções, banco de registos, ALU e memória até aos registos de novo: O período do relógio tem que ser suficientemente longo para permitir esta propagação O período do relógio é constante, logo tem que ser tão grande quanto necessário para a instrução mais lenta O relógio é, portanto, muito lento Cada unidade de hardware só está activa (é utilizada) durante uma fracção pequena do período do relógio Logo, desperdício das verdadeiras capacidades do equipamento AC Y86: Datapath sequencial 36

37 Y86: SEQ+ Memory Mem. control read write valm data out Data memory Estágio reordenado: passaa acontecer ao princípio Bch vale Addr Data Estágio Selecciona para a instrução actual Baseadonosresultadosda última instrução Estes sãoguardadosnum registo e consistem em: picode; pbch; pvalm ; pvalc ; pvalp nãoestáguardadoem nenhum registo Execute Decode Fetch CC icode ifun ra ALU A rb Instruction memory ALU valc ALU B valp vala increment ALU fun. valb A B M Register file Write back E picode pbch pvalm pvalc pvalp AC Y86: Datapath sequencial 37

Arquitectura de Computadores Y86 Sequencial. Créditos Randal E. Bryant

Arquitectura de Computadores Y86 Sequencial. Créditos Randal E. Bryant Arquitectura de Computadores Y86 Sequencial Créditos Randal E. Bryant http://csapp.cs.cmu.edu Y86 - Jogo de Instruções Octeto 0 1 2 3 4 5 nop 0 0 halt 1 0 rrmovl ra, rb 2 0 ra rb irmovl V, rb 3 0 8 rb

Leia mais

Arquitectura de Computadores Y86 Sequencial. Créditos Randal E. Bryant http://csapp.cs.cmu.edu

Arquitectura de Computadores Y86 Sequencial. Créditos Randal E. Bryant http://csapp.cs.cmu.edu Arquitectura de Computadores Y86 Sequencial Créditos Randal E. Bryant http://csapp.cs.cmu.edu Y86 - Jogo de Instruções Octeto 0 1 2 3 4 5 nop 0 0 halt 1 0 rrmovl ra, rb 2 0 ra rb irmovl V, rb 3 0 8 rb

Leia mais

Arquitetura de Computadores Trabalhos Práticos

Arquitetura de Computadores Trabalhos Práticos Arquitetura de Computadores Trabalhos Práticos Trabalhos Práticos 1. Bloco de memória em Verilog 2. Y86 1 instrução 5 ciclos 3. Y86 pipeline 4. Y86 dual core com cache 5. Trabalho no CUDA 3 pontos 7 pontos

Leia mais

Y86: Encadeamento de Instruções (PIPE) Arquitectura de Computadores Lic. em Engenharia Informática Luís Paulo Santos

Y86: Encadeamento de Instruções (PIPE) Arquitectura de Computadores Lic. em Engenharia Informática Luís Paulo Santos Y86: ncadeamento de Instruções (PIP) Arquitectura de Computadores Lic. em ngenharia Informática Luís Paulo Santos Y86: ncadeamento de instruções (pipeline) Conteúdos Resultados de Aprendizagem 9 Organização

Leia mais

lw, sw add, sub, and, or, slt beq, j

lw, sw add, sub, and, or, slt beq, j Datapath and Control Queremos implementar o MIPS Instruções de referência à memória: lw, sw Instruções aritméticas e lógicas: add, sub, and, or, slt Controle de fluxo: beq, j Cinco passos de execução Busca

Leia mais

MIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS

MIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS Datapath do MIPS MIPS Implementação Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS Instruções de leitura (load lw) e de escrita (store sw) Instruções aritméticas e lógicas

Leia mais

Organização ou MicroArquitectura

Organização ou MicroArquitectura Organização ou MicroArquitectura DataPath MIPS32 AC Micro-Arquitectura: DataPath do MIPS Datapath e Controlpath Datapath circuito percorrido pelas instruções, endereços e ados IP Inst. Mem. Register File

Leia mais

Infraestrutura de Hardware. Implementação Monociclo de um Processador Simples

Infraestrutura de Hardware. Implementação Monociclo de um Processador Simples Infraestrutura de Hardware Implementação Monociclo de um Processador Simples Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço

Leia mais

Infra-estrutura de Hardware

Infra-estrutura de Hardware CPU: Estrutura e Funcionalidade Roteiro da Aula Ciclo de Instrução Projeto de uma CPU simples: conceitos Componentes básicos Leitura da instrução Operação entre registradores Acesso à memória Implementação

Leia mais

Microcontroladores e Interfaces

Microcontroladores e Interfaces Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial Carlos A. Silva 2º Semestre de 2005/2006 http://www.dei.uminho.pt/lic/mint Aula A3 15 Mar 05 - M Datapath e a sua Unidade de Controlo

Leia mais

Arquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.)

Arquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.) LEEC/MEEC (2006/07 2º Sem.) Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Controlo Conjunto de Instruções Unidade Central de Processamento

Leia mais

Organização de Unidades de Processamento

Organização de Unidades de Processamento Organização de Unidades de Processamento João Canas Ferreira Março de 2004 Contém figuras de: Computer Organization & Design, D. A Patterson e J. L. Hennessy, 2 a ed. (cap. 5) c JCF, 2004 ASPD (FEUP/LEEC)

Leia mais

Arquitectura de Computadores II L.E.S.I. 3º ano 2005/06. Módulo nº 4 Encadeamento e resolução de anomalias

Arquitectura de Computadores II L.E.S.I. 3º ano 2005/06. Módulo nº 4 Encadeamento e resolução de anomalias Arquitectura de Computadores II L.E.S.I. 3º ano 2005/06 Módulo nº 4 Encadeamento e resolução de anomalias 1. Introdução No final deste módulo os alunos deverão ser capazes de: avaliar os ganhos/perdas

Leia mais

Microprocessadores. Família x86 - Evolução

Microprocessadores. Família x86 - Evolução Família x86 - Evolução António M. Gonçalves Pinheiro Departamento de Física Covilhã - Portugal pinheiro@ubi.pt i8086 16 bits de dados 20 bits de endereços 1MByte Clock 2 [4,8] MHz i80286 24 bits de endereço

Leia mais

Arquitectura de Computadores MEEC (2014/15 2º Sem.)

Arquitectura de Computadores MEEC (2014/15 2º Sem.) Arquitectura de Computadores MEEC (2014/15 2º Sem.) Unidade de Controlo Prof. Nuno Horta PLANEAMENTO Introdução Unidade de Processamento Unidade de Controlo Arquitectura do Conjunto de Instruções Unidade

Leia mais

Infraestrutura de Hardware. Implementação Multiciclo de um Processador Simples

Infraestrutura de Hardware. Implementação Multiciclo de um Processador Simples Infraestrutura de Hardware Implementação Multiciclo de um Processador Simples Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e

Leia mais

Nível da Microarquitetura

Nível da Microarquitetura Nível da Microarquitetura (Aula 10) Máquina de Vários Níveis Modernas (ISA) Interpretação (microprograma) ou execução direta ou microarquitetura Roberta Lima Gomes - LPRM/DI/UFES Sistemas de Programação

Leia mais

Exercícios resolvidos (aula de 4 de Maio) Resolução:

Exercícios resolvidos (aula de 4 de Maio) Resolução: Exercícios resolvidos (aula de 4 de Maio) 1. Um microprocessador gera endereços de memória de 14 bits. Desenhe um mapa de memória dos seus endereços de memória fronteira especificados em hexadecimal. Uma

Leia mais

Microprocessadores MICROPROCESSADORES. Unidade de Processamento. Sumário

Microprocessadores MICROPROCESSADORES. Unidade de Processamento. Sumário MICROPROCESSADORES Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Controlo Conjunto de Instruções Unidade Central de Processamento (CPU)

Leia mais

O Processador: Via de Dados e Controle

O Processador: Via de Dados e Controle O Processador: Via de Dados e Controle Ch5A Via de Dados e Controle Implementação da arquitetura MIPS Visão simplificada de uma arquitetura monociclo Instruções de memória: lw, sw Instruções lógicas aritméticas:

Leia mais

Arquitectura de Computadores

Arquitectura de Computadores Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Processamento Unidade de Controlo Conjunto de Instruções (CPU) Unidade de Entrada/Saída

Leia mais

Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10

Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação QUAL É A INTERFACE ENTRE

Leia mais

Arquitectura de Computadores II L.E.S.I. 3º ano. Módulo nº 3 Princípios gerais de encadeamento

Arquitectura de Computadores II L.E.S.I. 3º ano. Módulo nº 3 Princípios gerais de encadeamento Arquitectura de Computadores II L.E.S.I. 3º ano Módulo nº 3 1. Introdução No final deste módulo os alunos deverão ser capazes de: avaliar os ganhos/perdas conseguidas com o encadeamento de instruções;

Leia mais

Arquitetura de Microprocessadores

Arquitetura de Microprocessadores Arquitetura de Computadores UNIDADE 4 Arquitetura de 05-02-2019 Sumário Arquitetura de um microprocessador; Acesso à memória; A arquitetura de von Neumann apenas mostra a conceção ideológica do que deveria

Leia mais

Arquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.)

Arquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.) Arquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.) Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Processamento Conjunto de Instruções

Leia mais

Circuitos Sequenciais Escola Naval - Dep. Armas e Electrónica v

Circuitos Sequenciais Escola Naval - Dep. Armas e Electrónica v CIRCUITOS SEQUENCIAIS ESTRUTURA GERAL Varáveis de entrada Variáveis de saída Variáveis de estado Circ. combinatório Memória Circuito Combinatório Memória Actual Seguinte CIRCUITOS SEQUENCIAIS Exemplo :

Leia mais

Arquiteturas de Computadores

Arquiteturas de Computadores Arquiteturas de Computadores Implementação monociclo de IPS Fontes dos slides: Patterson & Hennessy book website (copyright organ Kaufmann) e Dr. Sumanta Guha Implementando IPS Implementação do conjunto

Leia mais

DataPath II Tomando o controle!

DataPath II Tomando o controle! DataPath II Tomando o controle! Datapath and Control Queremos implementar parte do MIPS lw, sw add, sub, and, or, slt beq e depois o j Instruction Word Formats Register format: add, sub, and, or, slt op-code

Leia mais

Organização de Computadores

Organização de Computadores Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação

Leia mais

Relembrando desempenho...

Relembrando desempenho... Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas

Leia mais

Organização e Projeto de Computadores

Organização e Projeto de Computadores Organização e Projeto de Computadores 1 Processamento no Computador Operações principais: leitura de instrução do programa leitura de dados processamento: execução da instrução escrita de resultado entrada/saída

Leia mais

Relembrando desempenho...

Relembrando desempenho... Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas

Leia mais

William Stallings Organização de computadores digitais. Capítulo 14 Operação da Unidade de Controle

William Stallings Organização de computadores digitais. Capítulo 14 Operação da Unidade de Controle William Stallings Organização de computadores digitais Capítulo 14 Operação da Unidade de Controle Microoperações o A execução de um programa em um computador se faz através: o do ciclo de Busca e Execução.

Leia mais

Projeto de Processadores Programáveis

Projeto de Processadores Programáveis Universidade Federal do Rio Grande do Norte Departamento de Engenharia de Computação e Automação Projeto de Processadores Programáveis DCA0119 Sistemas Digitais Heitor Medeiros Florencio Sumário Processadores

Leia mais

UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO

UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Arquiteturas de Computadores Turma :A1 Lista 1 Profa.: Simone Martins 1. Tentando projetar o futuro: a) Em

Leia mais

O Processador: Via de Dados e Controle (Parte C: microprogramação)

O Processador: Via de Dados e Controle (Parte C: microprogramação) O Processador: Via de Dados e Controle (Parte C: microprogramação) Ch5B 1 Possibilidades para o projeto de UCs Initial representation Finite state diagram M icroprogram Sequencing control Explicit next

Leia mais

Disciplina de. Organização de Computadores Digitais

Disciplina de. Organização de Computadores Digitais USP - ICMC - SSC SSC 0511 - Sist. Informação - 2o. Semestre 2014 Disciplina de Prof. Fernando Santos Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: http://www.icmc.usp.br/~fosorio/

Leia mais

µinstruções µoperações representadas em binário podem ser compactadas numa só µinstrução exemplo (as 3 últimas µinstruções anteriores):

µinstruções µoperações representadas em binário podem ser compactadas numa só µinstrução exemplo (as 3 últimas µinstruções anteriores): µinstruções µoperações representadas em binário cada µoperação é realizada por um ou mais 1s cada bit é um sinal de controlo (excepto rrr_oe) podem ser compactadas numa só µinstrução exemplo (as 3 últimas

Leia mais

Circuitos Sequenciais Escola Naval - Dep. Armas e Electrónica v

Circuitos Sequenciais Escola Naval - Dep. Armas e Electrónica v CIRCUITOS SEQUENCIAIS ESTRUTURA GERAL Varáveis de entrada Variáveis de saída Variáveis de estado Circ. combinatório Memória Circuito Combinatório Memória Actual Seguinte CIRCUITOS SEQUENCIAIS Exemplo :

Leia mais

A arquitectura IA32. A arquitectura de um processador é caracterizada pelo conjunto de atributos que são visíveis ao programador.

A arquitectura IA32. A arquitectura de um processador é caracterizada pelo conjunto de atributos que são visíveis ao programador. A arquitectura IA32 A arquitectura de um processador é caracterizada pelo conjunto de atributos que são visíveis ao programador. Tamanho da palavra Número de registos visíveis Número de operandos Endereçamento

Leia mais

Arquitectura de Computadores

Arquitectura de Computadores Nuno Cavaco Gomes Horta / Paulo Lopes Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Processamento Unidade de Controlo Conjunto de Instruções (CPU) Unidade de

Leia mais

Organização de Computadores

Organização de Computadores Organização de Computadores Aula 28 Operação da Unidade de Controle Rodrigo Hausen 17 de novembro de 2011 http://cuco.pro.br/ach2034 1/44 Apresentação 1. Bases Teóricas 2. Organização de computadores...

Leia mais

Capítulo 4 Nível da microarquitetura

Capítulo 4 Nível da microarquitetura Capítulo 4 Nível da microarquitetura Nível acima da lógica digital Função: Implementar a ISA (Instruction Set Architecture) O projeto da microarquitetura depende diretamente da ISA, além dos objetivos

Leia mais

Sistemas Digitais (SD)

Sistemas Digitais (SD) Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuitos de Controlo, Transferência e Processamento de Dados Entradas de controlo Saídas de controlo Unidade de controlo Palavra de controlo

Leia mais

ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES. Prof. Juliana Santiago Teixeira

ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES. Prof. Juliana Santiago Teixeira ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES Prof. Juliana Santiago Teixeira julianasteixeira@hotmail.com INTRODUÇÃO INTRODUÇÃO O processador é o componente vital do sistema de computação, responsável

Leia mais

Lic. Engenharia de Sistemas e Informática

Lic. Engenharia de Sistemas e Informática Conceitos de Sistemas Informáticos Lic. Engenharia de Sistemas e Informática 1º ano 2004/05 Luís Paulo Santos Módulo Arquitectura de Computadores Execução de Programas LPSantos, CSI: Arquitectura de Computadores,

Leia mais

Arquitetura e Organização de Processadores. Aula 4. Pipelines

Arquitetura e Organização de Processadores. Aula 4. Pipelines Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Arquitetura e Organização de Processadores Aula 4 Pipelines 1. Introdução Objetivo: aumento de

Leia mais

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS (SD) SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 2.0 - Português Aula N o 23: Título: Sumário: Máquinas de Estado Microprogramadas: Circuitos de Controlo, Transferência e Processamento de

Leia mais

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia

Leia mais

CPU. CPU Unidade Central de Processamento. Função: leitura, escrita e processamento de dados

CPU. CPU Unidade Central de Processamento. Função: leitura, escrita e processamento de dados CPU CPU Unidade Central de Processamento Função: leitura, escrita e processamento de dados Constituída por: dispositivos que gerem a entrada (leitura) e saída (escrita) de dados; registos (memórias auxiliares)

Leia mais

Pipelining. Luís Nogueira. Departamento Engenharia Informática Instituto Superior de Engenharia do Porto. Pipelining p.

Pipelining. Luís Nogueira. Departamento Engenharia Informática Instituto Superior de Engenharia do Porto. Pipelining p. Pipelining Luís Nogueira luis@dei.isep.ipp.pt Departamento Engenharia Informática Instituto Superior de Engenharia do Porto Pipelining p. Análise de performance Desenho ciclo único de relógio é ineficiente

Leia mais

Arquitectura de Computadores Y86 Instruções

Arquitectura de Computadores Y86 Instruções Arquitectura de Computadores Y86 Instruções Créditos Randal E. Bryant http://csapp.cs.cmu.edu António Pina e Luís Paulo Santos DI/UM Arquitectura do Jogo de Instruções Linguagem de montagem Estado do processador

Leia mais

Organização de Computadores

Organização de Computadores Organização de Computadores Aula 25 Conjunto de Instruções: Características e Funções Rodrigo Hausen 10 de novembro de 2011 http://cuco.pro.br/ach2034 1/92 Apresentação 1. Bases Teóricas 2. Organização

Leia mais

ESTRUTURA E FUNCIONAMENTO DO COMPUTADOR

ESTRUTURA E FUNCIONAMENTO DO COMPUTADOR ESTRUTURA E FUNCIONAMENTO DO COMPUTADOR Prof. Filippo Valiante Filho http://prof.valiante.info Estrutura do Computador Computador CPU (Central Processing Unit) Sistema de Armazenamento (Memórias) Sistema

Leia mais

Microprocessadores. Execução em Paralelo Pipelines

Microprocessadores. Execução em Paralelo Pipelines Execução em Paralelo Pipelines António M. Gonçalves Pinheiro Departamento de Física Covilhã - Portugal pinheiro@ubi.pt Pipelines de Instrucções Instrucções são divididas em diferentes Estágios Pipelines

Leia mais

Unidade Central de Processamento UCP (CPU)

Unidade Central de Processamento UCP (CPU) Unidade Central de Processamento UCP (CPU)! Arquitetura Convencional (Von Neumann) UCP BARRAMENTO MEMÓRIA PRINCIPAL ENTRADA E SAÍDA ! Visão geral da CPU UC - UNIDADE DE CONTROLE REGISTRADORES A B C D ALU

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Organização e Arquitetura Básicas

Leia mais

Otimização de Execução em Processadores Modernos. William Stallings - Computer Organization and Architecture, Chapter 12 [Trad. E.Simões / F.

Otimização de Execução em Processadores Modernos. William Stallings - Computer Organization and Architecture, Chapter 12 [Trad. E.Simões / F. Prefetch & Pipeline Otimização de Execução em Processadores Modernos Ciclos de Operação da CPU Estágios do Pipeline Previsão de Desvio William Stallings - Computer Organization and Architecture, Chapter

Leia mais

EEC2104 Microprocessadores

EEC2104 Microprocessadores EEC2104 Microprocessadores Edição 2005/2006 Arquitectura de um microprocessador básico (Qual o hardware necessário para executar instruções e poder chamar subrotinas?) Uso da memória Guardar instruções

Leia mais

Arquitectura e Organização de Computadores

Arquitectura e Organização de Computadores Arquitectura e Organização de Computadores (micro-arquitectura) atributos visíveis ao programador: I.S.A. tamanho da palavra (bits) registos Componentes que realizam a arquitectura: organização do CPU

Leia mais

PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR

PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n

Leia mais

Universidade Federal de Campina Grande Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação.

Universidade Federal de Campina Grande Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação. Universidade Federal de Campina Grande Unidade cadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e rquitetura de Computadores I Organização e rquitetura Básicas

Leia mais

Aula 14 Funcionamento de Processadores (Visão específica)

Aula 14 Funcionamento de Processadores (Visão específica) Aula 14 Funcionamento de Processadores (Visão específica) Com base nas aulas de Prof. José Delgado (autorizado) Anderson L. S. Moreira anderson.moreira@recife.ifpe.edu.br http://dase.ifpe.edu.br/~alsm

Leia mais

18/08/2015. Capítulo 2: Manipulação de dados. Arquitetura de Computadores. Capítulo 2: Manipulação de Dados

18/08/2015. Capítulo 2: Manipulação de dados. Arquitetura de Computadores. Capítulo 2: Manipulação de Dados Capítulo 2: Manipulação de Dados Ciência da Computação: Uma visão abrangente 11a Edition Autor J. Glenn Brookshear Editora Bookman Copyright 2012 Pearson Education, Inc. Capítulo 2: Manipulação de dados

Leia mais

Sistemas Lógicos II. Aula 11

Sistemas Lógicos II. Aula 11 Sistemas Lógicos II Aula 11 1 2 Arquitectura Corrente ++ Read from PC - RPC Increment PC - IPC Write from PC - RPC Transfer from SP - TSP Transfer from PC - TPC Transfer from IR - TIRH Transfer from IR

Leia mais

Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas:

Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas: Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas: Somar e subtrair Mover um dado de um local de armazenamento para outro Transferir um dado para um dispositivo

Leia mais

O Computador Neander Neander - Computador Hipotético Didático

O Computador Neander Neander - Computador Hipotético Didático Neander - Computador Hipotético Didático [Weber 2001] Fundamentos de Arquitetura de Computadores. Raul Weber - Ed. Sagra. Site - ftp://ftp.inf.ufrgs.br/pub/inf107/ Arquitetura: características gerais Largura

Leia mais

Introdução à Computação: Arquitetura von Neumann

Introdução à Computação: Arquitetura von Neumann Introdução à Computação: Arquitetura von Neumann Beatriz F. M. Souza (bfmartins@inf.ufes.br) http://inf.ufes.br/~bfmartins/ Computer Science Department Federal University of Espírito Santo (Ufes), Vitória,

Leia mais

Arquiteturas de Computadores

Arquiteturas de Computadores Arquiteturas de Computadores Implementação de MIPS multiciclo (cont.) Fontes dos slides: Patterson & Hennessy book website (copyright Morgan Kaufmann) e Dr. Sumanta Guha CPI em uma CPU multiciclo Assuma

Leia mais

CAPÍTULO 4 CAMINHO DE DADOS E CONTROLE

CAPÍTULO 4 CAMINHO DE DADOS E CONTROLE CAPÍTULO 4 CAMINHO DE DADOS E CONTROLE Introdução Uma implementação MIPS básica Sinopse da implementação Sinais de controle Multiplexadores (muxes) Implementação monociclo Metodologia de clocking Construindo

Leia mais

Microarquitetura IJVM. Datapath mic-1. Função dos Registradores. mic-1

Microarquitetura IJVM. Datapath mic-1. Função dos Registradores. mic-1 Microarquitetura IJVM mic-1 Datapath mic-1 Este é mais um exemplo de datapath para microarquitetura IJVM desenvolvida por Andew Tanenbaum Parte da CPU que contém a ALU, suas entradas e saídas 2 Função

Leia mais

2. A influência do tamanho da palavra

2. A influência do tamanho da palavra 1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante a execução de

Leia mais

Universidade Federal da Bahia Instituto de Matemática Departamento de Ciência da Computação MATA49 Programação de software básico Arquitetura Intel

Universidade Federal da Bahia Instituto de Matemática Departamento de Ciência da Computação MATA49 Programação de software básico Arquitetura Intel Universidade Federal da Bahia Instituto de Matemática Departamento de Ciência da Computação MATA49 Programação de software básico Arquitetura Intel Processadores 8086 Registradores: 16 bits 1978 Data bus:

Leia mais

Organização de computadores. Aula 05

Organização de computadores. Aula 05 Organização de computadores Aula 05 2 Níveis de um computador Computadores possuem uma série de níveis Cada um construído sobre seus antecessores Cada um representa uma abstração distinta com diferentes

Leia mais

Arquitecturas Alternativas. Arquitectura X86-64 Arquitecturas RISC Exemplo: MIPS Desempenho de sistemas Pipelining

Arquitecturas Alternativas. Arquitectura X86-64 Arquitecturas RISC Exemplo: MIPS Desempenho de sistemas Pipelining Arquitecturas Alternativas Arquitectura X86-64 Arquitecturas RISC Exemplo: MIPS Desempenho de sistemas Pipelining X86-64 Qual é o ISA que temos nas máquinas Intel actuais? O x86-64 que é uma extensão para

Leia mais

FCA - Editora de Informática xv

FCA - Editora de Informática xv Índice Geral Agradecimentos ix Prefácio xi Índice das Simulações xxv 1 - Introdução ao mundo dos computadores 1 1.1 O computador como ferramenta... 2 1.2 A importância dos computadores... 4 1.3 Processamento

Leia mais

Pipeline. Ciclos de Operação da CPU Estágios do Pipeline Previsão de Desvio. Estrutura da CPU. Em cada ciclo, a CPU deve:

Pipeline. Ciclos de Operação da CPU Estágios do Pipeline Previsão de Desvio. Estrutura da CPU. Em cada ciclo, a CPU deve: Pipeline Ciclos de Operação da CPU Estágios do Pipeline Previsão de Desvio William Stallings - Computer Organization and Architecture, Chapter 12 [Trad. E.Simões / F.Osório] Estrutura da CPU Em cada ciclo,

Leia mais

INSTITUTO SUPERIOR TÉCNICO. Arquitectura de Computadores (ACom)

INSTITUTO SUPERIOR TÉCNICO. Arquitectura de Computadores (ACom) UNIVERSIDADE TÉCNICA DE LISBOA INSTITUTO SUPERIOR TÉCNICO Departamento de Engenharia Informática Arquitectura de Computadores (ACom) LEIC-A, MEIC-A Acetatos das Aulas Teóricas Versão 1.0 - Português Aula

Leia mais

Arquitectura de Computadores Y86 Encadeamento (parte I) Créditos Randal E. Bryant

Arquitectura de Computadores Y86 Encadeamento (parte I) Créditos Randal E. Bryant Arquitctura d Computadors Y86 Encadamnto (part I) Créditos andal E. Bryant http://csapp.cs.cmu.du Vista Gral Princípios Grais do Encadamnto Ambiçõs Dificuldads Um Procssador Y86 com Encadamnto arranjo

Leia mais

Índice. Tudo! (datapath de um ciclo)

Índice. Tudo! (datapath de um ciclo) Índice Sumário Instrução com atraso maior no datapath de um ciclo. Datapath multiciclo: introdução. 4. O Processador: Unidades de Caminho de Dados e de o 4.1 Diagrama de Blocos de um Processador 4.2 Unidade

Leia mais

AJProença, Sistemas de Computação, UMinho, 2017/18 1. Componentes (físicos) a analisar: a unidade de processamento / o processador:

AJProença, Sistemas de Computação, UMinho, 2017/18 1. Componentes (físicos) a analisar: a unidade de processamento / o processador: Introdução aos Sistemas de Computação (4) Estrutura do tema ISC 1. Representação de informação num computador 2. Organização e estrutura interna dum computador 3. Execução de programas num computador 4.

Leia mais

Microprocessadores I ELE Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios

Microprocessadores I ELE Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios Microprocessadores I ELE 1078 Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios Grupos de Instruções do 8085 As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência da

Leia mais

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Msc. Tiago Alves de Oliveira Objetivos Conhecer o processador Compreender os registradores

Leia mais

Arquitectura e Organização de Computadores

Arquitectura e Organização de Computadores Arquitectura e Organização de Computadores (micro-arquitectura) atributos visíveis ao programador: I.S.A. tamanho da palavra (bits) registos Componentes que realizam a arquitectura: organização do CPU

Leia mais

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Dr. Daniel Caetano 2012-2 Objetivos Conhecer o processador Compreender os registradores

Leia mais

Sistemas Digitais (SD)

Sistemas Digitais (SD) Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuitos de Controlo, Transferência e Processamento de Dados Entradas de controlo Saídas de controlo Unidade de controlo Palavra de controlo

Leia mais

INTRODUÇÃO À ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES. Função e Estrutura. Introdução Organização e Arquitetura. Organização e Arquitetura

INTRODUÇÃO À ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES. Função e Estrutura. Introdução Organização e Arquitetura. Organização e Arquitetura Introdução Organização e Arquitetura INTRODUÇÃO À ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES Eduardo Max Amaro Amaral Arquitetura são os atributos visíveis ao programador. Conjunto de instruções, número

Leia mais

Nível Máquina Formatos de Instruções

Nível Máquina Formatos de Instruções Nível Máquina Formatos de Instruções IA32 e MIPS AC1 11ª aula Formatos de Instruções 1 Stored Program Concept As instruções são números, armazenados em memória, que são descodificados pela Unidade de Controlo

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Universidade Federal de Campina Grande Unidade cadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e rquitetura de Computadores I Nível da Microarquitetura (Parte

Leia mais

Introdução. Os mesmos princípios se aplicam a processadores. No MIPS as instruções são divididas normalmente em cinco etapas:

Introdução. Os mesmos princípios se aplicam a processadores. No MIPS as instruções são divididas normalmente em cinco etapas: CAPÍTULO 5 PIPELINE Introdução Ciclo único versus pipeline Projetando o conjunto de instruções Pipeline Hazards Caminho de dados usando o pipeline Diagramas de Pipeline Controle do Pipeline Hazard de dados

Leia mais

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Dr. Daniel Caetano 2012-1 Objetivos Conhecer o processador Compreender os registradores

Leia mais

Capítulo 6 Pipeline Morgan Kaufmann Publishers

Capítulo 6 Pipeline Morgan Kaufmann Publishers Capítulo 6 Pipeline 998 organ Kaufmann Publishers Pipeline: analogia com linha de produção tempo carro Chassi ec Carroc. Pint. Acab. carro2 Chassi ec Carroc. Pint. Acab. carro3 Chassi ec Carroc. Pint.

Leia mais

Sistemas Processadores e Periféricos Aula 6 - Revisão

Sistemas Processadores e Periféricos Aula 6 - Revisão Sistemas Processadores e Periféricos Aula 6 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão

Leia mais

2. A influência do tamanho da palavra

2. A influência do tamanho da palavra PROCESSAMENTO 1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante

Leia mais

Nome: N.º Ano: Turma: Turno: Responde às seguintes questões 1. Qual o primeiro nome do computador à base de transístores?

Nome: N.º Ano: Turma: Turno: Responde às seguintes questões 1. Qual o primeiro nome do computador à base de transístores? ANO LETIVO 2018/2019 FICHA DE AVALIAÇÃO DE ARQUITETURA DE COMPUTADORES Módulo Nº: 4 Data: 13/03/20189 Tipo de Prova: Teórica Classificação: O Docente: (Rafael Henriques) Nome: N.º Ano: Turma: Turno: Leia

Leia mais

Processador. Processador

Processador. Processador Departamento de Ciência da Computação - UFF Processador Processador Prof. Prof.Marcos MarcosGuerine Guerine mguerine@ic.uff.br mguerine@ic.uff.br 1 Processador Organização básica de um computador: 2 Processador

Leia mais

Arquitetura e Organização de Processadores. Aula 3. Processador MIPS Bloco operacional

Arquitetura e Organização de Processadores. Aula 3. Processador MIPS Bloco operacional niversidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação rquitetura e Organização de Processadores ula 3 Processador IPS loco operacional CP237 1. loco

Leia mais

Lic. Engenharia de Sistemas e Informática

Lic. Engenharia de Sistemas e Informática Conceitos de Sistemas Informáticos Lic. Engenharia de Sistemas e Informática 1º ano 2004/05 Luís Paulo Santos (baseado no trabalho de A.J.Proença) Módulo Arquitectura de Computadores LPSantos, CSI: Arquitectura

Leia mais

O estudo da arquitectura de computadores efectua-se com recurso à Abstracção

O estudo da arquitectura de computadores efectua-se com recurso à Abstracção ARQUITECTURA DE COMPUTADORES O estudo da arquitectura de computadores efectua-se com recurso à Abstracção Podemos ver um computador de várias formas. Para um utilizador normalmente o computador é a aplicação

Leia mais

Arquitetura: características gerais

Arquitetura: características gerais Neander - Computador Hipotético Didático [Weber 2001] Fundamentos de Arquitetura de Computadores. Raul Weber - Ed. Sagra. Site - ftp://ftp.inf.ufrgs.br/pub/inf107/ Arquitetura: características gerais Largura

Leia mais