Sintetizador Integrado CMOS para Aplicações na Banda dos 2.4GHz

Transcrição

1 Sintetizador Integrado CMOS para Aplicações na Banda dos 2.4GHz Vítor Fialho (1) ; João Vaz (2) (1) Instituto Superior de Engenharia de Lisboa (ISEL), Departamento de Engenharia Electrónica e Telecomunicações e de Computadores (DEETC), Lisboa, Portugal, vfialho@deetc.isel.ipl.pt (2) Instituto das Telecomunicações, Instituto Superior Técnico, Lisboa, Portugal. joaovaz@ist.utl.pt Palavras-chave: Sintetizador; VCO; VAICAP; Divisor de frequência; CMOS. esumo: Este documento apresenta o estudo, projecto e caracterização experimental de um sintetizador de frequência para aplicações em rádio frequência na banda dos 2.4GHz. Apresentam-se os vários blocos constituintes de um sintetizador, onde se dá ênfase ao oscilador controlado por tensão e divisor de frequência. Testaram-se três circuito distintos, o oscilador isolado, o divisor de frequência em carga com o oscilador e o sintetizador. Todos os circuitos são implementados em tecnologia CMOS 0.35µm da AMS e alimentados a 2.6V. ecorreu-se à técnica chip-on-board para facilitar o manuseamento dos dispositivos. 1 INTODUÇÃO Inicialmente com o Global System for Mobile Communications (GSM) e actualmente com Wireless Local Area Network (WLAN), as comunicações sem fios nas bandas dos 2.4GHz e 5.2GHz têm conquistado o mercado face às comunicações por cabo. A elevada frequência de funcionamento implica que o projecto de circuitos integrados seja efectuado em tecnologias de canal curto como a Complemetary Metal-Oxide Semiconductor (CMOS) e Bipolar CMOS (BiCMOS). Torna-se necessário estabelecer relações entre conceitos como elação Sinal-uído (SN), Bit Error ate (BE) e Error Vector Magnitude (EVM) e os parâmetros eléctricos dos dispositivos que constituem os circuitos desenvolvidos, de modo a optimizar ruído de fase, potência fornecida e consumo total [1]. Os sintetizadores têm um papel preponderante nas arquitecturas de emissão e recepção, pois oferecem um sinal estável e geram frequências múltiplas, inteiras ou fraccionais, da frequência de referência. Deste modo efectua-se a sintonia do canal pretendido [1][2]. Esta comunicação apresenta o projecto de um sintetizador na tecnologia 0.35µm da Austria Micro System (AMS), para uma frequência de referência de 75MHz. Na secção 2 enquadra-se um sintetizador de ádio Frequência (F) numa cadeia de emissão/recepção. Na secção 3 apresenta-se o projecto dos circuitos implementados. Na secção 4 apresentam-se os resultados experimentais. Na secção 5 apresentam-se as conclusões deste trabalho. 2 SINTETIZADO DE F Um sintetizador de frequência enquadra-se numa cadeia de emissão/recepção rádio, conforme apresentado na figura 1 [1]. Comutador LNA PA Sintetizador Selecção de canal Figura 1 Diagrama de blocos de um emissor/receptor Na recepção, o sinal proveniente do Amplificador de Baixo uído (LNA) é filtrado e o sinal resultante é misturado com o sinal proveniente do sintetizador, obtendo-se o sinal em Frequência Intermédia (FI). Em modo de emissão o sinal em FI é misturado com o sinal de F, amplificado pelo Amplificador de Potência (PA) e enviado pela antena.

2 3 POJECTO DO CICUITO O sintetizador projectado é constituído por cinco blocos, conforme representado na figura 2. Perante os resultados obtidos, conclui-se que a corrente mínima de polarização é de 500µA[1]. O circuito do VCO projectado encontra-se representado na figura 3 [1]. f EF φ EF PFD f DIV φ DIV Charge Pump %M Filtro VCO fo OL_buff- MB2 L V cont L MB1 OL_buff+ Figura 2 Diagrama de blocos do sintetizador OL1- OL1+ Este circuito é constituído pelos seguintes blocos: Oscilador Controlado por Tensão (VCO), divisor de módulo M, Detector de Fase-Frequência (PFD), charge pump e filtro de malha. A frequência de saída é dada por: buff- MB4 M B3 buff+ f = M (1) o f EF onde f o é a frequência de saída do sintetizador e f EF a frequência de referência. O valor de M indica o valor da divisão que, neste caso particular, é 32. Assim, para f o de 2.4GHz, corresponde f EF de 75MHz. O projecto dos vários blocos são descritos nas secções seguintes. 3.1 VCO LC para 2.4GHz O dimensionamento deste VCO segue a técnica de síntese e análise descritas em [3], onde se aborda o VCO como sendo um dispositivo constituído por um circuito ressonante (malha LC) e um circuito activo (par diferencial cruzado). A bobina escolhida tem um factor de qualidade, à frequência de trabalho, de 4.17 o que implica uma indutância série de 5nH e resistência de 18Ω [1]. A dimensões adequadas dos VAICAP (M 1, M 2 ) são obtidas pela simulação da malha ressonante LC. Simultaneamente, determina-se qual a capacidade equivalente do par diferencial cruzado de modo cobrir a banda desejada. O par diferencial cruzado (M 3, M 4 ) permite anular as perdas associadas à malha LC, uma vez que, em regime incremental, a resistência aos seus terminais é negativa [1][2][4]. A capacidade equivalente aos terminais do par diferencial cruzado, de modo a não influenciar a frequência de ressonância da malha LC, é de 300fF, o que implica dimensões dos MOS de 200µm [1]. Para as dimensões e capacidades determinadas, dimensionou-se a corrente de polarização de modo a cumprir com os valores pretendidos. Figura 3 Circuito do VCO LC A sombreado estão representados os buffers que permitem ligar este circuito ao analisador de espectros e ao divisor de frequência. As resistências,, ligadas às fontes dos transístores (M B1 a M B4 ) têm o valor de 500Ω. Com este valor estabelece-se um compromisso entre consumo, efeito de carga e potência de saída[1]. Os resultados da simulação e experimentais estão representados na figura 4. Figura 4 - Frequência de oscilação: simulado e medido Verifica-se que o VCO oscila dentro da banda de frequências, no entanto apresenta um ganho (K VCO ) de 558MHz/V face aos 1.58GHz/V obtidos por simulação. Esta diferença é expectável, conforme descrito em [5]. A potência de saída é de 25.12dBm e o ruído de fase é de 75.09dBc/Hz a 100kHz e -115dBc/Hz a 100MHz, para a frequência de 2.4GHz.

3 3.2 Divisor de frequência O divisor de frequência implementado é baseado na topologia Source-Coupled Logic (SCL). Esta topologia permite efectuar divisões fixas múltiplas de dois. O circuito projectado está representado na figura 5 [1]. V DD Vout - Vout Detector de Fase-Frequência O circuito lógico de um PFD típico está representado na figura 7 [6]. a(t) 1 D CLK reset Q UP(t) b(t) reset CLK D Q DN(t) M7 M8 1 Figura 7 Circuito lógico de um PFD MB1 M 13 Vin + Figura 5 Divisor de frequência por 2 O valor de permite ajustar o valor médio do sinal de saída bem como, em conjunto com os MOS (M 1 a M 4 e M 7 a M 10 ), ajustar o valor de divisão. A corrente I BIAS é de 1mA. Para testar o correcto funcionamento deste circuito, carregou-se o VCO com este divisor [1]. Os resultados obtidos experimentalmente estão representados na figura 6. Vin - 1 M 14 M9 2 0 MB2 Esta configuração permite efectuar comparações, não só na fase, (φ EF e φ DIV ), como também na frequência (f EF e f DIV ) dos sinais de entrada a(t) e b(t). Os flip-flops são implementados segundo a topologia True Single Phase Clock (TSPC) [7]. Esta topologia tem como principais vantagens o reduzido número de transístores e o baixo consumo. A principal desvantagem está na alta sensibilidade às variações da tensão de alimentação. 3.4 Charge Pump O circuito que implementa a função charge-pump encontra-se representado na figura 8 [8]. Este circuito tem como principal característica o uso de apenas uma fonte de corrente para ambos os sentidos, deste modo simplifica as polarizações externas ao chip. Tipicamente a corrente usada em charge-pump que incorporam sintetizadores (I CP ), é da ordem dos µa no entanto, neste trabalho, essa corrente tem o valor de 1mA devido à excursão de tensão necessária a aplicar ao VCO. Os MOS que efectuam a comutação são M 3 e M 10 [1][8]. UP Figura 6 Frequência de saída do VCO e do divisor Como se verifica, para cada ponto de medida entre 2.51GHz a 2.25GHz, o erro é inferior a 0.01%. M7 M8 DN M9 0 Figura 8 Circuito da charge-pump

4 3.2.2 Filtro de malha Uma vez que o sintetizador, em malha fechada, é um sistema instável há que introduzir um zero adicional para anular essa característica [1] [2] [4]. Assim, para além do condensador de carga da charge-pump, C P, introduz-se, em paralelo, um condensador em série com uma resistência, conforme representado na figura 9. Figura 11 Fotografia da placa de teste do sintetizador V CONT C Z C P Z Figura 9 Filtro de malha Para verificar o correcto funcionamento do sintetizador, e como o módulo de divisão é fixo, foi necessário variar a frequência de referência para determinar as bandas de captura e manutenção. A figura 12 representa o espectro de saída do sintetizador para f o =2.4GHz, o que corresponde a f EF =75MHz. O condensador C P tem o valor de 16pF e C Z tem o valor 270pF. A resistência é de 1.5kΩ. Os valores são obtidos com base em [1][9]. 4 esultados Experimentais Nesta secção apresentam-se os resultados obtidos na caracterização experimental do sintetizador. Na figura 10 apresenta-se a tensão de comando V CONT para uma situação em que é feita a captura. Esta simulação foi obtida para uma frequência de referência de 75MHz. Figura 12 Espectro de saída para f EF =75MHz O circuito consome 34mA para uma tensão de alimentação de 2.6V. A banda captura é de 282MHz e a banda de manutenção de 323MHz. 5 CONCLUSÕES Figura 10 Sintetizador efectua captura; f EF = 75MHZ Esta tensão após 500ns de simulação fica estável, apresentado um apresentando apenas um ripple de 10mV. A placa de teste do sintetizador está representada na figura 11. Após a realização deste trabalho concluiu-se que é possível realizar um sintetizador integrado em tecnologia CMOS 0.35µm da AMS para aplicações a 2.4GHz. A dimensão do circuito, incluindo os pads, é de 995µm x 545µm. Verificou-se que o filtro de malha tem influência na banda de captura e manutenção, uma vez que na ausência do zero, estas bandas reduzem cerca de 150MHz. O desempenho da charge-pump foi o esperado, no entanto este circuito pode ser aperfeiçoado de modo a reduzir o ruído provocado pelas comutações dos MOS. O efeito de carga do divisor no VCO impôs um decréscimo de 50MHz, no entanto o intervalo de frequências continua dentro dos valores pretendidos.

5 EFEÊNCIAS [1] Fialho, V., Sintetizadores Integrados CMOS para Aplicações Móveis, Tese de Mestrado, Instituto Superior Técnico, Lisboa, Março de [2] azavi, B., F Microelectronics, Prentice Hall Communications Engineering and Emerging Technologies Series, 1998 [3] Oliveira, J., Vaz, J., A CAD Oriented Method for Monolithic LC VCO Design, 2001 [4] azavi, B., Design of Analog CMOS Integrated Circuits, McGraw-Hill INTENATIONAL EDITION Electrical Engineering Series, 2001 [5] Oliveira, J., Oscilador Monolítico LC controlado por Tensão para 2.4GHz, Instituto Superior Técnico, Lisboa, 2003 [6] Arshak, K., Abubaker, O., Jafer, E., Design and Simulation Diference Types CMOS Phase Frequency Detector for high speed and low jitter PLL, IEEE JOUNAL OF SOLID-STATE CICUITS, VOL. 35, NO. 3, NOVEMBE 2004 [7] Karlson, I., Ji-en, Y, Svenson C., A True Single- Phase-Clock Dynamic CMOS Circuit Technique, IEEE JOUNAL OF SOLID-STATE CICUITS, VOL. 22, NO. 5, OCTOBE [8] Lam, C., azavi, B., A 2.6-GHz/5.2-GHz Frequency Synthesizer in 0.4-µm CMOS Technology., IEEE JOUNAL OF SOLID-STATE CICUITS, VOL. 35,NO. 5, MAY 2000, 2000 [9] Steyaert, M.S.J., Craninckx, J., A Fully Integrated CMOS DCS-1800 Frequency Synthesizer, IEEE JOUNAL OF SOLID-STATE CICUITS, VOL. 33, NO. 12,DECEMBE 1998