Programa Brazil-IP: Formando Talentos em Projetos de Microeletrônica de Qualidade. Objetivos e Resultados. Edna Barros e Elmar Melcher

Transcrição

1 Programa Brazil-IP: Formando Talentos em Projetos de Microeletrônica de Qualidade Objetivos e Resultados Edna Barros e Elmar Melcher CIN UFPE DSC - UFCG

2 Objetivos Brazil-IP Fornecer treinamento especializado no projeto de IPcores Estabelecer uma Metodologia de Projeto baseada em tecnologias modernas: Mecanismos de Especificação (UML, SystemC, System Verilog) Metodologias de Verificação Funcional (UVM) Estabelecimento de um Processo de Desenvolvimento para o Projeto de IP-cores.

3 Metodologia de Verificação Funcional Reference Model r ekc ehc Design Under Verification r oti no MT r evi r DT ecr uos duv

4 Brazil-IP Network 21 universidades Mais de 300 estudantes: Brazil-IP 2002 Brazil-IP 2008 PNM 2007 graduação Pós-graduação

5 Brazil-IP - 2ª. Fase: Julho 2008 a Junho 2012 UFC UFRN UFPA UFCG UFMS UFS UNIFEI UNICAMP UNESP UFSC UNIPAMPA UFPB UFPE UNIVALI UFSM 18 equipes 16 universidades Estudantes: 163

6 IP-cores em desenvolvimento: Julho 2008 a Junho de IP-cores digitais UFPE - IP-core Multichannel Buffered Serial Port (McBSP) UFPA - Controlador Programável de Motor de Passo UFS - Módulo Transmissor HDMI UFPB - IP core para compressão sem perdas de sinais biológicos UFCG - Módulo IP-core para Verificação Automática de Identidade Vocal UNIPAMPA IP-core Unidade Aritmética em Ponto Flutuante Padrão IEEE-754 UNIVALI (Itajaí) - IP de Interface LIN Escravo para Sub-redes Automotivas UNESP (S. J. R. P) IP-core para Filtragem Digital de Imagens

7 IP-cores em desenvolvimento: Julho 2008 a Junho de IP-cores digitais UNICAMP IP-core 8255 e 8251 UFC - CPU com Suporte a IEEE e On-chip debug UEFS - Decodificador de Áudio MPEG-2 AAC-LC UFSC - Desenvolvimento de IP-Cores para Sistemas de Radiofreqüência UFSC - DCT-2D: IP-core para codificação de imagens em formato JPEG UFSM - Amplificadores com Ajuste Digital de Parâmetros UFSM Ip-core Fullduplex do Protocolo IPv4 (Internet Protocol version 4) UFMT IP-core USB Client UNIFEI (Itajubá) Cartão Leitor de Memória

8 IP-cores em desenvolvimento: Julho 2008 a Junho de IP-cores analógicos UFRN - Conversor Analógico-Digital UFSC - Desenvolvimento de IP-Cores para Sistemas de Radiofreqüência UFSM - Amplificadores com Ajuste Digital de Parâmetros Fabricados Em estágio de caracterização

9 IP-cores em desenvolvimento: Julho 2008 a Junho de 2012 Uni IP-core Testbench + RefMod RTL Bolsistas FPGA Layout Chip UFPE Multichannel Buffered Serial Port Não Sim UFPA Controlador Programável de Motor de Passo UFS Controlador OCD não Não UFPB Compressor sem perdas de sinais biológicos Sim UFCG - Verificação Automática de Identidade Vocal Sim UNIPAMPA Unidade Aritmética em Ponto Flutuante Padrão IEEE Sim UNIVALI (Itajaí) Interface LIN Escravo para Sub-redes Automotivas Sim

10 IP-cores em desenvolvimento: Julho 2008 a Junho de 2012 Uni IP-core Testbench + RefMod RTL Bolsistas FPGA Layout Chip UNICAMP IP-core 8255 e Sim Não UFC CPU com Suporte a IEEE e On-chip debug UEFS Decodificador de Áudio MPEG-2 AAC-LC não Não UFSC DCT-2D: IP-core para codificação de imagens em formato JPEG Sim UNESP Filtragem Digital de Imagens não Não UFSM Ip-core Fullduplex do Protocolo IPv4 (Internet Protocol version 4)

11 IP-cores fabricados: Protocolo IPv4 FullDuplex (Internet Protocol version 4) UFSM 100% first silicon success Protocolo IPv4 FullDuplex (Internet Protocol version 4) UFSM

12 IP-core fabricado: Amplificador Operacional de Ganho Variável UFSM Layout Chip Caracterização e testes

13 IP-cores: tapeout Compressor de sinais biológicos UFPB Unidade PF Padrão IEEE-754 UNIPAMPA Verificação Automática de Identidade Vocal UFCG Interface LIN Escravo para Sub-redes Automotivas UNIVALI Controlador Programável de Motor de Passo UFPA DCT-2D: codificação de imagens JPEG UFSC

14 JOB ORDER : EQ-1 Reference : Item 16.0, Prime Die Layout (Actual Die Photo)

15 JOB ORDER : EQ-1 Recommended : Die ID and Bonding Pad orientation Note: a)pin #1 : Upper left corner b)bonding Pad sequence: CCW (Counter-Clock-wise) Wafer notch facing down c)die attach One-die type at a time (do not rotate die) M D7 Wafer notch Facing Down

16 IP-cores: tapeout 100% first silicon success Compressor de sinais biológicos UFPB 100% first silicon success Verificação Automática de Identidade Vocal UFCG Controlador Programável de Motor de Passo UFPA 100% first silicon success Unidade PF Padrão IEEE-754 UNIPAMPA Interface LIN Escravo para Sub-redes Automotivas UNIVALI DCT-2D: codificação de imagens JPEG UFSC

17 IP-cores em Desenvolvimento: Layouts em desenvolvimento UFC UFPE

18 IP-cores em Desenvolvimento: Julho 2008 a Maio de 2012

19 Publicações Brazil-IP: Janeiro 2003 a Maio de Periódicos 14 Artigos Conferência Internacional 17 Artigos Conferência Nacional

20 Formação IP: Janeiro Egressos do Brazil2003 a Maio mestres doutores graduados mestrandos doutorandos 129

21 Egressos do Brazil-IP: Janeiro 2003 a Maio % 5% 29% 5% DH-CIBrasil estágio pos-graduação 11% conclusão curso 5% 23% 15% estagio exterior CT-CI-Brasil Outros projetos Microeletrônica desempenho

22 Egressos do Brazil-IP: Janeiro 2003 a Maio 2011 Criação de DHs do CI_Brasil CETENE IDEA CESAR SILICON REEFS Participação ativa em DHs do CI-Brasil: DH-Santa Maria DH- Florianopolis DH- Belo Horizonte LSITEC CT-PIN Von Braun CEITEC

23 Conclusões Eficiência do Brazil na atração de talentos para a área de microeletrônica 87% dos egressos permaneceram na área de sistemas digitais 51% estão participando do CI-Brasil: DH CT 65% das DHs possuem egressos do Brazil-IP Formação de RH especializados na área, a baixo custo R$ ,40 por bolsista Projetos de IP-cores a baixo custo R$ ,88 por circuito projetado

24 Suporte Financeiro Sociedade Brasileira de Microeletrônica

25 Parceiros