TRABALHO FINAL FSD 2018/2: Cronômetro de Xadrez

Transcrição

1 TRABALHO FINAL FSD 2018/2: Cronômetro de Xadrez Fernando Moraes 31/out/2018 Em campeonatos, o xadrez é jogado usando um relógio. A razão para isso é limitar o tempo máximo de jogo e evitar que ele dure para sempre. Um relógio de xadrez é composto por dois cronômetros e dois botões, que rolam a agem dos cronômetros. O objetivo desse trabalho é o projeto de um relógio de xadrez, utilizando conceitos de projeto de circuitos digitais. Figura 1 Exemplo de cronômetro para rolar o tempo de jogos de xadrez. O funcionamto básico desse tipo de relógio é definido como: 1. Um tempo máximo de jogo para cada jogador é definido, e os dois cronômetros são ajustados para esse valor (quanto =1 na Figura 2, 1 e 2 ajustados para 0289 segundos). Os adores podem ar, em, de 9999 segundos até Um jogador inicia sua jogada e seu cronômetro começa a regredir. Por exemplo, o jogador 2 inicia o jogo e seu cronômetro começa a regredir (j2=1); 3. Assim que este jogador terminar sua jogada, seu cronômetro deve parar de regredir e é a vez do próximo jogador. No exemplo da Figura 2, o jogador que iniciou o jogo pressiona o botão, agora para interromper a agem e habilitar a regressão do cronômetro de seu adversário (j2=1);. Esse processo segue até que um dos cronômetros chegue ao ponto 0 (zero). Sequência j1=1 e j2=1 até que um cronômetro zere. Neste exemplo, o ador 1 zerou e o jogador 2 ganhou (win2=1). Exemplificação de uma simulação do jogo: Figura 2 - Sequência de evtos do jogo de xadrez.

2 Especificação da interface externa do cronômetro de xadrez A Figura 3 ilustra a interface externa do cronômetro de xadrez. Este circuito digital é composto pelas seguintes tradas:, : sinais de sincronismo para a máquina de estados de role e para os adores; j1, j2: role dos jogadores. Se ativado pela primeira vez, inicia o jogo. Uma vez o jogo iniciado, a ativação de um destes sinais interrompe a agem do jogador e habilita a agem regressiva do jogador adversário. : comando para a carga do valor de agem especificado em. : valor inicial de agem, em bits. Importante: cada bits especificam um valor tre 0 e 9 (valores de A a F não podem ocorrer). A agem decrescte é, e não hexa. Exemplo de valor válido: 356. Exemplo de valor inválido: 1ABD. Este circuito digital é composto pelas seguintes saídas: 1, 2: valor dos cronômetros dos jogadores. Também em base. winj1, winj2: indicação de qual jogador ganhou a partida. j1 j2 Cronômetro de Xadrez Figura 3 Interface externa do cronômetro de xadrez. 1 winj1 2 winj2 Especificação da implemtação do cronômetro de xadrez O cronômetro de xadrez erá partes, definidos a seguir: 1. Instanciação do ador decrescte de bits para o jogador 1; 2. Instanciação do ador decrescte de bits para o jogador 2; 3. Máquina de estados (FSM) para rolar os adores decresctes;. Sinais de role depdtes do estado atual da FSM, como int_ (ativação do valor inicial dos adores no estado de carga de valores), able1 (para ativar a agem decrescte do jogador 1), able2 (para ativar a agem decrescte do jogador 2), winj1 (indicando vitória do jogador 1), winj2 (indicando vitória do jogador 2). A máquina de estados opera como segue. No a FSM fica em repouso aguardando a ativação do valor de agem (=1). Uma vez o valor de agem definido como valor inicial dos dois adores decresctes, aguarda-se que um jogador inicie o jogo, através da ativação de j1 ou j2. Durante a agem decrescte monitora-se primeiro se o ador chegou a zero, ativando-se o sinal de vitória do jogador adversário, ou se o jogador pressionou sua tecla de jogo, para ativar a agem decrescte do jogador adversário. Quando um dos jogadores está jogando (exemplo: o jogador 2 está jogando porque j1 foi ativado), a ativação do botão do outro jogador é ignorada (neste exemplo, pressionando-se novamte j1 não há nhum efeito).

3 de dígitos decrescte A interface externa do ador de dígitos decrescte é aprestada na Figura. able [0] (3 downto 0) [1] (7 downto ) [2] (11 downto 8) [3] (15 downto 12) dígitos Figura Interface externa e módulos internos do ador de dígitos decrescte. Para melhor compreder a lógica do ador decrescte, executar o código preste no Anexo I. Por exemplo, iniciando o ador em 1201, a agem ocorre como segue: O dígito mos significativo é decremtado sempre que o sinal able (na Figura ) estiver ativo. Quando um determinado dígito atingir o valor 0, ele volta para o valor 9, e o dígito seguinte é decremtado (exemplo: de para 0.9.9). A agem deve parar quando o valor for O able de cada ador ([0] a [3]) é o resultado do valor dos adores e do sinal de trada able

4 Test bch exemplo Abaixo apresta-se um test bch que corresponde à Figura 2. Na trega do trabalho deve-se aprestar um jogo diferte, isto é, uma nova sequência de jogada deve ser estimulada. library IEEE; use IEEE.std_logic_1.all; tity tb is d tb; architecture arch of tb is signal, 1, 2 : std_logic_vector(15 downto 0); signal, able,, j1, j2, winj1, winj2 : std_logic; signal ck : std_logic := '0' ; begin test_bch relogio_xadrez digitos relogio : tity work.relogio_xadrez port map (... completar... ); <= '1', '0' after 5 ns; _dec _dec _dec _dec relação das instanciações de compontes ck <= not ck after 5 ns; <= '0', '1' after 23 ns, '0' after 33 ns; <= x"0289"; j1 <= '0', '1' after 652 ns, '0' after 662 ns, '1' after 1302 ns, '0' after 1312 ns, '1' after 2302 ns, '0' after 2312 ns, '1' after 52 ns, '0' after 62 ns, '1' after 5082 ns, '0' after 5092 ns; j2 <= '0', '1' after 202 ns, '0' after 212 ns, '1' after 02 ns, '0' after 12 ns, '1' after 902 ns, '0' after 912 ns, '1' after 1702 ns, '0' after 1712 ns, '1' after 3002 ns, '0' after 3012 ns, '1' after 902 ns, '0' after 912 ns, '1' after 5582 ns, '0' after 5592 ns; d arch; Atividades 1. Implemtar em VHDL o cronômetro de xadrez. Quatro pares tidade-arquitetura fazem parte deste circuito digital: (1) ador decrescte de 1 dígito; (2) ador decrescte de dígitos; (3) cronômetro de xadrez; () test bch (estímulos de uma partida fornecido). 2. Realizar um relatório explicando o código e o resultado da simulação. 3. Entregar em um arquivo ZIP no Moodle do os seguintes arquivos: (1) arquivos VHDLs, script de simulação, wave.do; (2) relatório em formato PDF.

5 ANEXO 1 CÓDIGO C QUE SIMULA UM CONTADOR DECIMAL DECRESCENTE DE DÍGITOS #include <stdio.h> // um ador **** decrescte segue o padrão de registrador de VHDL ( bits), // com o é inicializado, com able a. Se o valor é 0 volta para 9 são decremta void _(int, int, int, int, int valor, int *) { if ( == 1) * = 0; else if ( ==1 ) // em VHDL deve ser na borda { if (==1) * = valor; else { if (==1) { if ( * == 0) * = 9; else * = * - 1; int digitos(int, int, int, int able, int valor) { static int seg[], _seg[], init[], parado; static int flag=0; // separa os dígitos - em VHDL é mais simples - usar xx downto yy init[3]= valor/1000; init[2]= (valor/100) - init[3]*10; init[1]= valor/10 - init[3]*100 - init[2]*10; init[0]= valor - init[3]* init[2]*100 - init[1]*10; // apas debug if(==1) printf(" LOAD "); if(able==1 &&!flag) { printf(" ENABLE "); flag=1; // flag que indica se o ador está parado ou não -> parado corresponde a zero parado = 0 ; if (seg[0]==0 && seg[1]==0 && seg[2]==0 && seg[3]==0) parado = 1 ; // habilita os adores _seg[0] = _seg[1] = _seg[2] = _seg[3] = 0; if (parado==0 && able==1) if (parado==0 && seg[0]==0) if (parado==0 && seg[0]==0 && seg[1]==0) if (parado==0 && seg[0]==0 && seg[1]==0 && seg[2]==0) _seg[0]=1; _seg[1]=1; _seg[2]=1; _seg[3]=1; // fazer os port maps dos adores de 9 a 0 _(,,, _seg[0], init[0], &(seg[0])); _(,,, _seg[1], init[1], &(seg[1])); _(,,, _seg[2], init[2], &(seg[2])); _(,,, _seg[3], init[3], &(seg[3])); printf("%d.%d.%d.%d ", seg[3], seg[2], seg[1], seg[0]); // debug // port de saída - em VHDL é mais simples só concata os adores return 1000*seg[3]+100*seg[2]+10*seg[1]+seg[0] ; // int main() // test bch // { int i,,,, able, valor, ador;

6 for(i=0; ; i++) // 'i' corresponde de fato ao { valor= 1201; // valor inicial de agem = 1; if( i==1) = 1; else = 0; // no 1 if( i==5) = 1; else = 0; // no 5o ciclo de if (i>10) able = 1; else able = 0; // able a partir do 11 // port map do ador de dígitos ador = digitos(,,, able, valor); if ( i>5 &&!(i%10) ) printf("\n"); // debug if( i>valor && ador==0 ) break; puts(""); Compilação: gcc -Wall -o ct ador.c Execução:./ct LOAD ENABLE