Arquitetura de Computadores - Princípio de Funcionamento da CPU. Por Helcio Wagner da Silva

Transcrição

1 Arquitetura Computadores - Princípio Funcionamento da CPU Por Helcio Wagner da Silva

2 Arquitetura Von Neumann Memória Principal CPU ULA UC Dispositivo E/S ULA : Unida Lógica Aritmética UC : Unida Controle CPU: Unida Central Processamento Os dados e as instruções são armazenados em uma única memória leitura e escrita O conteúdo da memória é enreçado pela sua posição, inpenntemente do tipo dados nela contidos A execução instruções ocorre, via regra, modo seqüencial 2

3 Visão geral uma CPU Além das ULA e UC, os processadores contam com uma pequena quantida memória são os registradores Os registradores formam o topo da hierarquia memória um computador Eles se divim em: Registradores visíveis ao usuário Registradores controle e estado 3

4 Alguns registradores controle e estado PC IR MAR UC MBR PC (Contador Programa): contém o enreço da próxima instrução a ser buscada MAR (Registrador Enreçamento à Memória): contém o enreço uma posição memória MBR (Registrador Armazenamento Temporário Dados): contém uma Palavra dados a ser escrita na Memória ou a palavra lida mais recentemente IR (Registrador Instrução): contém a última instrução buscada 4

5 Ciclo Instrução Básico INÍCIO Busca da Próxima instrução Execução da instrução FIM 5

6 Exemplo Aplicação do Ciclo Instrução Básico Suposições: A CPU possui apenas um registrador armazenamento dados visível ao usuário, nominado AC (Acumulador) Instruções e dados possuem, ambos, 16 bits Código da operação Enreço s Magnitu 6

7 Exemplo Aplicação do Ciclo Instrução Básico Suposições (cont.): A memória é organizada em palavras 16 bits a quantida palavras enreçadas diretamente é igual a 2 12 = (4 K) bits

8 Exemplo Aplicação do Ciclo Instrução Básico Instruções a serem buscadas e executadas: 1940 : o dado na posição memória 940 ve ser posto em AC 5941: o dado na posição memória 941 ve ser somado ao dado em AC, e o resultado armazenado em no AC 2941: o dado localizado em AC ve ser escrito na memória na posição 941 8

9 Exemplo Aplicação do Ciclo Instrução Básico CPU Memória Principal PC MAR AC UC IR MBR Enreços Dados Controle 9

10 Busca da 1ª Instrução CPU PC 300 AC MAR UC M IR MBR Enreços Dados Controle 10

11 Execução da 1ª Instrução CPU PC 301 AC 0003 IR MAR UC 5 MBR M Enreços Dados Controle 11

12 Busca da 2ª Instrução CPU PC 301 AC 0003 MAR UC M IR MBR Enreços Dados Controle 12

13 Execução da 2ª Instrução CPU PC 302 AC 0005 IR MAR UC 5 MBR M Enreços Dados Controle 13

14 Busca da 3ª Instrução CPU PC 302 AC 0005 MAR UC M IR MBR Enreços Dados Controle 14

15 Execução da 3ª Instrução CPU PC 303 AC 0005 IR MAR UC 4 MBR M Enreços Dados Controle 15

16 Modos Enreçamento Os campos enreços das instruções são relativamente pequenos Para possibilitar o acesso a uma gran quantida posições da memória, foram criados vários modos enreçamento Quase todas as arquiteturas computadores fornecem mais um sses modos enreçamento 16

17 Modos Enreçamento mais comuns Enreçamento Imediato Enreçamento Direto Enreçamento Indireto Enreçamento Registrador Enreçamento Indireto via Registrador Enreçamento por Deslocamento Enreçamento Relativo Enreçamento via Registrador Base Inxação Enreçamento à Pilha 17

18 Enreçamento Imediato O valor do operando é especificado diretamente na instrução Código da operação Operando Principal vantagem: Nenhum acesso à memória (economia tempo) Principal svantagem: O tamanho do operando é limitado pelo tamanho do campo enreço da instrução 18

19 Enreçamento Direto O campo enreço da instrução contém o enreço do operando na memória Memória Cod.Op. End. A End. A operando Principal vantagem: Simplicida Principal svantagem: Espaço enreçamento limitado 19

20 Enreçamento Indireto O campo enreço da instrução contém um enreço da memória cujo conteúdo é o enreço do operando na memória Memória Cod.Op. End. A End. B operando Principal vantagem: End. A End. B Espaço enreçamento gran Principal svantagem: Acessos múltiplos à memória 20

21 Enreçamento Registrador Semelhante ao enreçamento direto Cod.Op. R1 End. R2 End. R1 R2 End. R2 R3 Principal vantagem: Nenhum acesso à memória Principal svantagem: End. R3 Espaço enreçamento limitado 21

22 Enreçamento Indireto via Registrador Semelhante ao enreçamento indireto Cod.Op. Memória R1 End. R2 End. R1 R2 End. R2 End. A R3 End. A operando End. R3 Principal vantagem: Espaço enreçamento gran Principal svantagem: Acesso extra à memória 22

23 Enreçamento por Deslocamento É uma combinação dos modos Direto e Indireto via Registrador Memória Cod.Op. End. R2 P1 End. R2 R2 P2 + Principal vantagem: Flexibilida Principal svantagem: Complexida P1+P2 operando 23

24 Enreçamento por Deslocamento Tipos comuns: Enreçamento Relativo Enreçamento via Registrador Base Inxação 24

25 Enreçamento Relativo Explora o conceito localida, economizando bits no campo enreço da instrução Memória Cod.Op. sl implícito End. PC PC P + P P+sl operando 25

26 Enreçamento via Registrador Base É uma generalização do Enreçamento Relativo Memória Cod.Op. End. RBase sl End. RBase RBase P + P P+sl operando Útil na implementação segmentação memória 26

27 Inxação Interpretação oposta ao do Enreçamento via Registrador Base Memória Cod.Op. End. RÍndice P End. RÍndice RÍndice índice + P P+índice operando Útil em operações iterativas 27

28 Inxação Auto-inxação: incremento do registrador índice no mesmo ciclo instrução Realizada automaticamente em registradores dicados exclusivamente à inxação Quando registradores propósito geral são utilizados, é necessária indicação na instrução que va ser realizada Algumas máquinas permitem Enreçamento Indireto e Inxação na mesma instrução 28

29 Inxação Quando a inxação é feita após o enreçamento indireto, ela é chamada PÓS INDEXAÇÃO Memória Cod.Op. End. RÍndice End. A End. RÍndice RÍndice índice + P+índice Operando End. B P End. A End. B 29

30 Inxação Na PRÉ INDEXAÇÃO, a inxação é feita antes do enreçamento indireto Memória Cod.Op. End. RÍndice P End. RÍndice RÍndice índice + End. A Operando P+índice End. A 30

31 Enreçamento à Pilha Pilha: Fila LIFO (Last In First Out) Operações: PUSH, POP, operações unárias, operações binárias Topo I Topo J K J K Topo J K Topo J x K L L L L Base M Base M Base M Base M (a) Início (b) Depois do PUSH (c) Depois do POP (d) Depois da Multiplicação 31

32 Enreçamento à Pilha Implementações típicas da Pilha: Memória R1 Memória RLimite L D1 RTopo T RBase B L T B Área Não utilizada D1 D2 D3 D4 D5 Reservado para Pilha R2 D2 RLimite L RTopo T L T B Área Não utilizada D3 D4 D5 Reservado para Pilha (a) RBase B 32 (b)

33 Enreçamento à Pilha Trata-se uma especialização do Enreçamento Indireto via Registrador Cod.Op. Memória implícito End. RTopo RTopo T L T Área Não utilizada Operando D2 Reservado para Pilha D3 B D4 D5 33

34 Interrupções Mecanismo pelo qual componentes diferentes do processador (E/S, memória) pom interromper a seqüência normal instruções Um dos objetivos das Interrupções é melhorar a eficiência do processamento 34

35 Classes Interrupções Interrupção SW Gerada por overflow, divisão por zero, etc Interrupção Relógio Gerada pelo relógio interno do processador Interrupção E/S Gerada por um controlador E/S Interrupção falha HW Gerada em queda energia, erro parida na memória, etc 35

36 Exemplo Interrupção INÍCIO 1 INÍCIO 1 write() INÍCIO write() INÍCIO 2 Comando E/S espera 2 Comando E/S Fim do write() espera 4 3 FIM espera Retorno do Comando Fim do write() 4a espera 4b FIM Sinal requisição interrupção 3 FIM FIM 36

37 Ciclo Instrução com Interrupções Interrupções sabilitadas INÍCIO Busca da Próxima instrução Execução da instrução Verifica a interrupção; Interrompe o processo Interrupções habilitadas FIM 37

38 Exemplo Aplicação do Ciclo Instrução com Interrupções CPU 1 PC 303 AC MAR UC M IR MBR Enreços Dados Controle 38

39 Pipeline Instruções Técnica que objetiva a melhoria do sempenho Similar a uma linha montagem: Uma instrução passa por vários estágios processamento Instruções em vários estágios pom ser trabalhadas simultaneamente Novas instruções são aceitas numa extremida antes que instruções aceitas previamente saiam na outra extremida 39

40 Pipeline Instruções Dois Estágios Visão ializada Estágios possuem a mesma duração Eficiência dobrada Instrução # 02 Busca da Próxima instrução Instrução # 01 Execução da instrução Resultado 40

41 Pipeline Instruções Dois Estágios Visão realista O tempo execução é maior do que o tempo busca O estágio busca espera pelo enreço da próxima instrução em instruções svio condicional Espera Espera Instrução # 02 Busca da Próxima instrução Instrução # 01 Execução da instrução Resultado Descarte 41

42 Pipeline Instruções Seis Estágios Para melhor sempenho, é necessário um número maior estágios Decomposição do processamento: BI (Busca da Instrução) DI (Decodificação da Instrução) CO (Cálculo dos Operandos) BO (Busca dos Operandos) EI (Execução da Instrução) EO (Escrita dos Operandos) 42

43 Pipeline Instruções Seis Estágios Tempo ª Instrução BI DI CO BO EI EO 2ª Instrução BI DI CO BO EI EO 3ª Instrução BI DI CO BO EI EO 4ª Instrução BI DI CO BO EI EO 5ª Instrução BI DI CO BO EI EO 6ª Instrução BI DI CO BO EI EO 7ª Instrução 8ª Instrução 9ª Instrução BI DI CO BO EI EO BI DI CO BO EI EO BI DI CO BO EI EO 43

44 Pipeline Instruções Seis Estágios Penalida vido ao svio Tempo ª Instrução BI DI CO BO EI EO 2ª Instrução BI DI CO BO EI EO 3ª Instrução BI DI CO BO EI EO 4ª Instrução BI DI CO BO 5ª Instrução 6ª Instrução BI DI CO BI DI svio condicional 7ª Instrução 15ª Instrução 16ª Instrução BI BI DI CO BO EI EO BI DI CO BO EI EO 44