UMA PROPOSTA DE INVERSOR MULTINÍVEL UTILIZANDO CONVERSORES BUCK EIE

Transcrição

1 UMA PROPOSTA DE INVERSOR MULTINÍVEL UTILIZANDO CONVERSORES BUCK EIE NATÁLIA M. A. COSTA, LUIZ C. DE FREITAS, JOÃO BATISTA V. JUNIOR, ERNANE A. A. COELHO, VALDEIR J. FARIAS E LUIZ C. G. FREITAS Núcleo de Pesquisa em Eletrônica de Potência (NUPEP) Faculdade de Engenharia Elétrica (FEELT) Universidade Federal de Uberlândia (UFU) Av. João Naves de Ávila, Bloco 3N - Campus Santa Mônica CEP: Uberlândia, MG, Brasil s: nataliamcosta@yahoo.com.br, lcgfreitas@yahoo.com.br Abstract A novel proposal of multilevel inverter is presented in this paper. The concept of the proposed topology is based on the association of Buck EIE converters in order to constitute a multilevel inverter and to provide an ac output with low harmonic distortion and low voltage stress over the power semiconductor devices. The output voltage provided by the proposed multilevel is totally controlled and follows a reference signal, which assures low harmonic distortion without the necessity of using passive filters. Detailed circuit description is given and simulation and experimental results are also presented in order to confirm the operation of the proposed topology. Keywords Multilevel, inverter, buck EIE, harmonic distortion Resumo Este trabalho apresente uma nova proposta de inversor multinível. O conceito da topologia proposta é baseado na associação de conversores Buck EIE no intuito de constituir um inversor multinível e fornecer tensão de saída alternada, com baixa distorção harmônica e baixos níveis de estresse de tensão sobre os dispositivos semicondutores. A tensão de saída provida pelo multinível proposto é totalmente controlada e segue um sinal de referencia, o que garante a baixa distorção harmônica, sem a necessidade de utilização de filtros passivos na saída do conversor. Uma descrição detalhada do circuito é apresentada, bem como resultados de simulação e experimentais a fim de confirmar a operação da topologia do protótipo. Palavras-chave Multinível, inversores, Buck EIE, distorção harmônica 1 Introdução Aplicações em eletrônica de potência, tais como drivers eletrônicos e compensadores, que necessitam de conversores de potência em media e/ou alta tensão vem crescendo ao longo dos anos. Inúmeras são as topologias que estão sendo desenvolvidas no intuito de suprir esta potencial necessidade do mercado e, em sua grande maioria, as soluções apontam para o uso de inversores multiníveis (Batschauer, 2009), (Wang, 2009) e (Waltrich, 2009). Pesquisas mostram que o primeiro conversor multinível surgiu há mais de 30 anos, quando um inversor com saída alternada foi desenvolvido a partir da conexão de duas células full-bridge. Com o passar do tempo, novas topologias foram desenvolvidas e, atualmente, pode-se destacar a existência de três grandes grupos de conversores multiníveis: topologia diode-clamped, topologia capacitor-clamped e a topologia cascateada (Rodriguez, 2002), (Su, 2004) e (Sneineh, 2006). Entre estas topologias, segundo Wang (2009) as topologias diode-clamped e a topologia cascateada (em particular, a topologia denominada Cascaded H-Bridge) são as mais utilizadas em aplicações industriais. As topologias clamped são amplamente utilizadas devido ao número de interruptores utilizados ser relativamente pequeno. No entanto, seu uso se torna impraticável para aplicações em alta potência, uma vez que o número de componentes necessários (diodos e capacitores), bem como a tensão reversa em cada um destes componentes aumentariam significativa e bruscamente. Para as topologias em cascata, em seu arranjo convencional, cada nível é alimentado por uma fonte de tensão contínua independente. Resumidamente, cada célula do conversor multinível em cascata é capaz de prover três níveis de tensão de saída: 0, +Vdc e Vdc e, a tensão de saída total do conversor é obtida por meio da soma das n-tensões de saída de cada um de seus n-níveis, resultando-se em uma tensão pulsada. As topologias grampeadas não requerem fontes de alimentação independente em cada nível do inversor, o que explica, em partes, a razão pela qual grande parte dos estudos nesta área está relacionada com o desenvolvimento destas topologias (Hu, 2009). Entretanto, a topologia cascateada apresenta algumas vantagens, principalmente em função de sua implementação modular (Sneineh, 2006). Além disso, estudos mostram que o custo da implementação das topologias em cascata é 15% menor que o custo da implementação dos arranjos clamped (Panagis, 2008). Deve-se também ressaltar que a maioria dos conversores multiníveis presentes na literatura, especialmente em se tratando da topologia clamped, são desenvolvidos para aplicações em baixa e média tensão. Este artigo contribui com a apresentação de um novo arranjo topológico multinível que apresenta como principal vantagem, a possibilidade de ser utilizado em aplicações de alta tensão mantendo-se baixos níveis de estresse de tensão sobre os dispositivos 3128

2 de potência semicondutores., fornecendo tensão de saída senoidal, com baixa distorção harmônica, sem a necessidade de utilização de filtros passivos na saída do conversor. Uma descrição detalhada do princípio de operação e da estratégia de controle aplicada ao conversor, bem como resultados de simulação e experimentais são apresentados. 2 Estudo do Conversor Proposto 2.1 Inversor Multinível em Cascata Tradicional A Figura 1 apresenta um inversor multinível em cascata tradicional, bem como, as formas de onda operacionais do conversor. Resumidamente, de acordo com Rodríguez (2002), um inversor multicélula em cascata é constituído por inversores monofásicos em série, com fontes de alimentação cc separadas. Cada célula do inversor armazena energia em seu capacitor de saída e a tensão total do conversor é sintetizada através da adição de todos os níveis de tensão dos capacitores de saída, gerados por diferentes células do conversor. Figura 1. Inversor Multinível em Cascata Tradicional 2.2 Inversor Multinível Buck EIE Buscando o desenvolvimento de novas topologias de conversores, uma célula de comutação ativa, utilizando dois interruptores, foi desenvolvida, como mostra a Figura 2(a). Esta célula de comutação foi denominada EIE devido às suas características (tensão[e]-corrente[i]-tensão[e]) e, a partir dela, toda uma nova família de conversores cc-cc PWM foi criada. Dentre estes novos conversores, pode-se destacar o conversor Buck EIE apresentado na Figura 2(b), que se difere da topologia Buck tradicional devido ao uso de uma chave adicional (S2) e um diodo extra (D2). Comparando-se estas topologias, pode-se observar que a principal vantagem do conversor Buck EIE está na sua capacidade de operação sem apresentar overshoot na tensão de saída, uma vez que a corrente no indutor (I L ) e a tensão no capacitor (V C ) são controlador separadamente. Portanto, devido às suas características operacionais, o uso do conversor Buck EIE em aplicações cc-ca tem demonstrado ser uma interessante solução (Bissochi, 2001), (Freitas, 2003). Apoiados pela célula de comutação EIE e esperando atingir o desenvolvimento de uma nova topologia multinível passível de ser utilizada em aplicações de baixa, média e alta tensão, uma nova abordagem acerca dos inversores multiníveis em cascata foi construída. Para tornar isto possível, este artigo apresenta uma nova proposta de topologia multinível, derivada da associação de inversores Buck EIE, compondo um arranjo topológico no qual os nívies de tensão sobre os dispositivos interruptores são menores, se comparados com valores encontrados nas topologias convencionais. Cada nível da topologia apresentada consiste na associação de dois conversores Buck EIE, formando o inversor Buck EIE, como ilustrado pela Figura 3. A construção do conversor proposto está baseada nos conceitos de inversores multicélulas em cascata tradicional apresentados anteriormente. Cada célula do inversor Buck EIE armazena energia em seu capacitor de saída e a tensão de saída total do conversor é sintetizada através da soma das tensões armazenadas no capacitor de saída das diferentes células do conversor. A tensão de saída é totalmente controlada, sem apresentar overshoots e, utilizando-se da estratégia de controle adequada, o conversor pode operar como um seguidor de tensão, o que significa que a tensão de saída do conversor seguira um sinal de referência desejado. Admitindo-se que o conversor opere como seguidor de tensão, com referência senoidal, cada célula do inversor multinível apresentará uma tensão de saída senoidal imposta ao capacitor de saída. A tensão de saída total será sintetizada por meio da soma da tensão de cada uma das células. Uma vez que a tensão de cada célula já é senoidal, a tensão de saída total será também senoidal, sem a necessidade de utilização de filtros passivos. Exemplificando, a Figura 4 apresenta um Inversor Buck EIE de quatro níveis, derivado da combinação de oito conversores Buck EIE ou quatro inversores Buck EIE. A tensão de saída total do inversor apresentado é representada pela soma dos níveis de tensão dos quatro capacitores, como representado na Figura 5. (a) (b) Figura 2. (a) Célula de Comutação EIE (b) Conversor Buck EIE 3129

3 Figura 3. Conversor Multinível Buck EIE Um único nível. É de conhecimento geral que, para topologias multiníveis convencionais, o número de níveis do conversor está diretamente relacionado com o número de níveis (degraus) na tensão de saída. No entanto, para a topologia proposta, devido às suas características operacionais e estratégia de controle aplicada, a forma de onda da tensão de saída é senoidal, o que significa que não haverá níveis de tensão definidos em degraus. Assim, visando manter a nomenclatura utilizada neste trabalho em concordância com aquela utilizada para definir as topologias tradicionais, o número de níveis para os Inversores Buck EIE está associado ao número de níveis de tensão que contribuem com o nível total da tensão de saída. Em outras palavras, para a topologia proposta, o número de níveis do conversor é representado pelo número de células que compõem a estrutura topológica do conversor. O inversor multinível Buck EIE opera com quantos níveis forem necessários para fornecer a tensão de saída requerida pela carga. Quanto maior for o número de níveis, maior será o custo final da aplicação mas, por outro lado, um número maior de níveis pode fornecer uma tensão de saída maior, mantendo-se os mesmos (ou até mesmo menores) níveis de estresse de tensão sobre os interruptores do conversor. Os requisitos da aplicação definem, então, o melhor arranjo do conversor, capaz de fornece a melhor relação de custo-benefício. É importante enfatizar que diferentemente dos inversores multiníveis convencionais, a tensão de saída do conversor proposto é sempre senoidal, independentemente do número de níveis do conversor e sem a necessidade de utilização de filtros passivos na saída do conversor. Fig. 5. Inversor Multinível Buck EIE Composição senoidal da tensão de saída. 3 Princípio e Estágios de Operação O inversor Buck EIE, referenciado anteriormente e apresentado na Figura 3, é uma topologia desenvolvida a partir da célula de comutação EIE e sua operação pode ser descrita em dois estágios: (1) os interruptores S1 e S2 são acionados e a energia armazenada no indutor L1 é transferida para o capacitor de saída C1; (2) os interruptores S1 e S2 são desativados e a energia remanescente armazenada em L1 é agora devolvida à fonte V1 através dos diodos D1 e D2 que, neste momento, estão diretamente polarizados. O mecanismo de operação de um inversor Buck EIE de quatro níveis, também pode ser descrito através de apenas dois estágios distintos de operação. A principal razão para isto reside no fato de que os interruptores localizadas na parte esquerda do conversor (S1 a S8) e aquelas localizadas no lado direito do conversor (S9 a S16) são acionados de forma complementar. Considerando-se que as fontes cc são independentes, os estágios de operação do circuito proposto podem ser ilustrados e explicados como segue abaixo. 3.1 Primeiro Estágio Aumento da Tensão de Saída Neste primeiro estágio de operação, representado pela Figura 6, os interruptores S1 a S8 são ativados, enquanto S9 a S16 desativados. Neste momento, a energia armazenada nos indutores L1 a L4 é transferida para os capacitores (C1 a C4) e para a carga, ocasionando um aumento na tensão de saída. Caso haja energia armazenada nos indutores L5 a L8 durante este estágio de operação, a mesma é transferida de volta às fontes de alimentação V5 a V6, respectivamente, através dos diodos D10 a D16. Figura 4. Estudo de Caso Conversor Buck EIE de Quatro Níveis. 3.2 Segundo Estágio Decréscimo da Tensão de Saída No segundo estágio, representado pela Figura 8, os interruptores S1 a S8 são agora desativadose S9 a S16 ativados. Neste momento as fontes de alimentação V5 a V8 e os indutores L5 a L8 constituem fontes de corrente e fazem com que a tensão sobre os capacitores de saída C1 a C4 decaia. De forma análoga ao primeiro estágio de operação, caso haja ener- 3130

4 gia armazenada nos indutores L1 a L4 a mesma é transferida para as fontes de alimentação V1 a V4 através dos diodos D1 a D8. Vs Valor do estresse de tensão sobre o interruptor Vdc - Valor de tensão da fonte de alimentação Vpeak Valor de pico da tensão de saída G ganho estático do conversor 4 Estratégia de Controle Figura 6. Estágios de Operação Primeiro Estágio. Figura 7. Estágios de Operação Segundo Estágio. Para os dois estágios de operação, cada nível do conversor possui dois interruptores sendo acionados em um único intervalo, no entanto, o estresse de tensão sobre cada um desses semicondutores é diferente. Considerando as fontes de alimentação independentes V1 a V8 como o referencial, o estresse de tensão sobre os primeiros interruptores (S1, S3, S5 e S7 à esquerda da carga e S10, S12, S14 e S16 à direita da carga) representa, no máximo, a soma do valor da fonte de alimentação com a queda de tensão sobre os diodos. Os demais interruptores (S2, S4, S6 e S8 à esquerda da carga e S9, S11, S13 e S15 à direita da carga) estão submetidas a um nível de estresse de tensão maior, que varia de acordo com a Equação (1). Uma das vantagens desta topologia é apresentar uma estratégia de controle relativamente simples, se comparada às demais estratégias aplicadas em conversores multiníveis. O circuito de controle consiste basicamente em uma comparação analógica. Uma amostra da tensão de saída é enviado à entrada inversora do comparador analógico enquanto a entrada não-inversora recebe o sinal de referencia. O dispositivo avalia os dois sinais e fornece pulsos discretos na saída do comparador, em função dos valores da comparação. Toda a estratégia de controle pode ser ilustrada como mostra a Figura 8. A saída do comparador analógico é conectada a um circuito gate driver, responsável por enviar pulsos de nível alto ao gatilho dos interruptores S9 a S16 quando o sinal de realimentação for maior que o sinal de referência; quando o sinal de referência for maior que o sinal de realimentação, o circuito gate driver será responsável por enviar pulsos em nível alto ao gatilho dos interruptores S1 a S8. Este circuito é também responsável por isolar os pulsos, uma vez que o potencial de referência de cada nível do conversor é distinto. Utilizando-se da estratégia de controle proposta, a tensão no capacitor irá seguir o sinal de referência e a forma de onda desejada será imposta à tensão de saída. O ganho máximo atingido por este conversor é 85% e, como mostrado na Equação (1), este valor interfere também diretamente nas especificações dos interruptores do conversor. As principais vantagens deste conversor são: (1) tensão de saída totalmente controlada, (2) a possibilidade de utilizar o inversor multinível em aplicações de alta tensão, graças ao valor reduzido de estresse de tensão sobre os dispositivos semicondutores, (3) tensão de saída senoidal, independente do número de níveis do conversor, sem utilização de filtros passivos e (4) estratégia de controle simples e eficiente. Onde, VS = Vdc + Vpeak G (1) Figura 8. Circuito Esquemático da Estratégia de Controle. 3131

5 5 Resultados de Simulação Experimentais Visando validar o conversor proposto, uma simulação computacional utilizando-se da plataforma PSPICE foi construída. Para isto, as formas de onda do conversor Buck EIE em quatro níveis foram analisadas em duas condições distintas: (1) carga linear e (2) carga não-linear. Para a segunda condição proposta, admitiu-se um retificador de diodos em ponte como carga. O conversor foi proposto a fim de alimentar uma carga de 1kW e, para tornar isto possível, as especificações de projeto foram consideradas como na Tabela 1. Figura 10. Tensão Dreno-Source (interruptores S1 e S3). Tabela 1. Especificações de Projeto Parâmetro e valores PARAMETER ELEMENT VALUE FONTE CC V1~V8 48V INDUTORES L1~L8 100UF CAPACITORES DE SAÍDA C1~C4 22UF DIODOS D1~D16 IDEAL INTERRUPTORES S1~S16 IDEAL 5.1 Carga Linear R = 10 ohms A partir do gráfico apresentado na Figura 9, é possível assegurar que a carga simulada é, certamente, linear, uma vez que a tensão na carga (verde) e a corrente (vermelho) estão em fase. A tensão de saída é senoidal, com pico de tensão de saída em cerca de 160V, o que implica em uma tensão rms de aproximadamente 115V. Nas figuras 10 e 11, as tensões dreno-source dos interruptores S1 e S2, respectivamente, são apresentadas. Analisando-se os gráficos é possível concluir que o maior nível de estresse de tensão sobre os interruptores nesta condição de carga é em torno do valor da fonte de alimentação cc utilizada para alimentar um único nível da topologia proposta, adicionado o valor das quedas de tensão nos diodos. Ainda que este valor possa atingir duas vezes o valor da fonte de alimentação, estes dados reafirmam a proposta deste trabalho, assegurando que os níveis de estresse de tensão sobre os interruptores estarão reduzidos, se comparados com os valores ocorridos nas topologias convencionais. Figura 11. Tensão Dreno-Source (interruptores S2 e S4). 5.2 Carga Não-Linear Analisando-se os resultados de simulação para a condição de alimentação de uma carga não-linear é possível observar que, na Figura 12, ainda que a corrente de carga apresente grandes níveis de conteúdo harmônico ( > 83%), a tensão na carga, alimentada pelo inversor proposto, não apresenta distorções significantes ( < 5%). Ainda, a partir da Figura 12, é possível assegurar que a tensão de saída se mantém em formato senoidal, fornecendo uma tensão rms de aproximadamente 115V. Nas Figuras 13 e 14, a tensão dreno-source sobre os interruptores S1 e S2, respectivamente, são apresentadas para a condição de carga não-linear. Analisando-se os gráficos, é possível concluir que o maior nível de estresse de tensão sobre um interruptor, para esta condição, é cerca de duas vezes o valor da fonte de alimentação cc utilizada para alimentar um único nível da topologia proposta. Ainda que o nível de estresse de tensão sobre os interruptores seja maior que aqueles aferidos na primeira condição de carga, estes níveis ainda são menores que aqueles encontrados em aplicações tradicionais. Ainda, em ambas as situações, o nível de estresse de tensão está diretamente relacionado com os valores das fontes de alimentação cc, o que significa que é possível limitar e controlar estes valores limitando-se o valor das fontes de alimentação. Figura 9. Corrente e Tensão na Carga. Figura 12. Tensão e Corrente na Carga. 3132

6 Figura 13. Tensão Dreno-Source (interruptores S1 e S3). Figura 14. Tensão Dreno-Source (interruptores S2 e S4). 5.3 Resultados Experimentais Preliminares A fim de verificar experimentalmente a operação do conversor, um protótipo da topologia proposta foi desenvolvido em laboratório. No presente momento foi construído o primeiro módulo do conversor, o que representa um inversor Buck EIE de um único nível. A seguir são apresentados os resultados experimentais deste protótipo sendo que a figura 15 apresenta a tensão de saída do conversor juntamente com o sinal de referência e a figura 16 apresenta um zoom da tensão de dreno-source dos interruptores S 1, S 2, S 3 e S 4. Cabe ressaltar que não foram utilizados circuitos Snubber. Figura 15. Tensão de Referência e Tensão de Saída. (a) (b) Figura 16. Tensão Dreno-Source (a) Interruptores S1 e S3 (b) Interruptores S2 e S4. 6 Conclusão Este artigo apresenta uma topologia de inversor multinível aplicando-se células de comutação EIE que se caracteriza por trabalhar com imposição de tensão na carga através de uma estratégia de controle simples e eficiente. A topologia utilizada reduz os níveis de estresse de tensão sobre os interruptores e fornece uma tensão de saída com baixa distorção harmônica. Os resultados de simulação reafirmam que o conversor proposto opera adequadamente, tornando-se uma boa alternativa para aplicações de potência em alta tensão, suprindo cargas lineares e nãolineares. Um protótipo foi desenvolvido e testado em laboratório, apresentando resultados satisfatórios que validam a operação do conversor. Resultados experimentais obtidos através da construção do Inversor EIE de quatro níveis serão apresentados em trabalhos futuros. Agradecimentos Os autores gostariam de agradecer a CAPES, CNPQ e FAPEMIG pelo apoio financeiro a este projeto. Referências Bibliográficas Batschauer, L., Heldwein, M. L., Mussa, S. A. e Perin, A. J. (2009). Hybrid Multilevel Converter Employing Half-Bridge Modules, Brazilian Power Electronics Conference, pp Bissochi Jr., C. A., Vicenzi, F.R.S., Farias, V. J., Vieira Jr., J.B., Freitas, L. C. (2001). A New Familiy of EIE Converters, COBEP 01. Freitas, L. C. G., Coelho, E. A. A., Vieira Jr., J. B., Farias, V. J. e Freitas, L. C. (2003). A New Proposal of Switched Power Oscillator Applied as a Self- Oscillating Auxiliary Medium Open Loop Power Supply, IEEE PESC 03, Vol. 2, pp Hu, B., Xu, G., Zhang, M., Kang, J. e Xia, L. (2009). Study on a Novel Clamped Topology of Multilevel Converters, Electric Machines and Drivers Conference IEMDC, pp Panagis, P., Stergiopoulos, F., Marabeas, P. e Manias S. (2008). Comparison of the Art Multilevel Inverters, PESC 08, pp Rodríguez, J., Lai, J. S. e Peng, F. Z. (2002). Multilevel Inverters: A Survey of Topologies, Controls and Applications, IEEE Trans. Ind. Electronics, Vol. 49, no. 4, pp Sneineh, A. A., Wang, M. e Tian K. (2006). A New Topology of Capacitor-Clamp Cascade Multilevel Converters, Power Electronics and Motion Control Conference IPEMC CES/IEEE, Vol. 2, pp Su, G. J. (2004). Multilevel DC Link Inverter, IEEE/IAS Annual Meeting, Vol. 2, pp Waltrich, G., Barbi, I. (2009). Three-Phase Cascades Multilevel Inverter Using Power Cells with Two Inverter Legs in Series, IEEE Energy Conversion Congress and Exposition ECCE, pp Wang, W., Li, Y. e Zheng, Z. (2009). A new transformerless casacaded multilevel converter topology, IEEE Energy Conversion Congress and Exposition ECCE, pp