Organização de Computadores
|
|
- Stefany de Barros Quintão
- 6 Há anos
- Visualizações:
Transcrição
1 Organização de Computadores Aula 21 Memória Cache Rodrigo Hausen 21 de outubro de /49
2 Apresentação 1. Bases Teóricas 2. Organização de computadores Execução de instruções 2.3. Estruturas de Interconexão 2.4. Sistema de Memórias Aula de hoje: Stallings (5a. Edição), 4.3. Memória Cache 2/49
3 Memórias Há diversas tecnologias de memória em uso atualmente Se diferenciam quanto a: custo por bit desempenho (tempo de acesso, tempo de ciclo, taxa de transferência) capacidade localização unidade de transferência método de acesso (sequencial, direto, aleatório) localização características (volatilidade, uso para somente leitura ou leitura/escrita) organização 3/49
4 Memórias Não existe nenhuma tecnologia de memória atual que satisfaça, ao mesmo tempo: maior desempenho maior capacidade menor custo por bit Solução: usar memórias diferentes para usos diferentes. Memória RAM estática x Memória RAM dinâmica Feita com latches do tipo D: Feita com transistores e capacitores: 4/49
5 Memórias Não existe nenhuma tecnologia de memória atual que satisfaça, ao mesmo tempo: maior desempenho maior capacidade menor custo por bit Solução: usar memórias diferentes para usos diferentes. RAM estática x RAM dinâmica Feita com latches do tipo D: estática Feita com transistores e capacitores: dinâmica 5/49
6 Quiz: RAM estática x Dinâmica Menor custo por bit: RAM estática RAM dinâmica Menor tempo de acesso (melhor desempenho): RAM estática RAM dinâmica Usada na memória principal do computador: RAM estática RAM dinâmica Usada nos registradores e no cache: RAM estática RAM dinâmica 6/49
7 Quiz: RAM estática x Dinâmica Menor custo por bit: RAM estática RAM dinâmica Menor tempo de acesso (melhor desempenho): RAM estática RAM dinâmica Usada na memória principal do computador: RAM estática RAM dinâmica Usada nos registradores e no cache: RAM estática RAM dinâmica 7/49
8 Quiz: RAM estática x Dinâmica Menor custo por bit: RAM estática RAM dinâmica Menor tempo de acesso (melhor desempenho): RAM estática RAM dinâmica Usada na memória principal do computador: RAM estática RAM dinâmica Usada nos registradores e no cache: RAM estática RAM dinâmica 8/49
9 Quiz: RAM estática x Dinâmica Menor custo por bit: RAM estática RAM dinâmica Menor tempo de acesso (melhor desempenho): RAM estática RAM dinâmica Usada na memória principal do computador: RAM estática RAM dinâmica Usada nos registradores e no cache: RAM estática RAM dinâmica 9/49
10 Quiz: RAM estática x Dinâmica Menor custo por bit: RAM estática RAM dinâmica Menor tempo de acesso (melhor desempenho): RAM estática RAM dinâmica Usada na memória principal do computador: RAM estática RAM dinâmica Usada nos registradores e no cache: RAM estática RAM dinâmica 10/49
11 Hierarquia de Memória custo por bit maior capacidade menor tempo de acesso menor frequência de acesso maior menor maior maior menor 11/49
12 Lista da Hierarquia Registradores: memória RAM estática (latches D) Memória cache: memória RAM estática (latches D) Memória principal: memória RAM dinâmica Cache de disco: memória RAM dinâmica Disco: memória magnética (hoje em dia começa-se a substitui-la por memória flash) Memória de backup: memória magnética (fita) ou óptica (CD/DVD/Blu-Ray) 12/49
13 Cache e a Memória Principal Transferência por palavra Transferência em bloco 13/49
14 Localidade de Referência Referências à memória tendem a se agrupar: instruções são executadas, quase sempre, sequencialmente; elementos de um vetor estão em posições subsequentes na memória principal; etc. Referência espacial: se uma posição é acessada, frequentemente as posições vizinhas também o serão Referência temporal: se uma posição é acessada, frequentemente ela será novamente acessada em um futuro próximo 14/49
15 Loc. de Referência: Exemplo for (i = 0; i < 1000; ++i) { v[i] = 0; } 15/49
16 Loc. de Referência: Exemplo... i for (i = 0; i < 1000; ++i) { v[i] = 0; } v[0] v[1] v[999] 16/49
17 Loc. de Referência: Exemplo localidade temporal... i for (i = 0; i < 1000; ++i) { v[i] = 0; } localidade espacial v[0] v[1] v[999] 17/49
18 Estrutura do Cache número da linha C 1 rótulo bloco tamanho do bloco (K palavras) endereço de memória K 1. Bloco (K palavras) Cache Bloco 2 n 1 tamanho da palavra Memória principal 18/49
19 Influência no Desempenho O principal fator que influencia na melhora do desempenho com o uso do cache é a chamada taxa de acerto (hit rate): acessos bem sucedidos ao cache H = acessos totais a dados O hit rate depende de vários fatores, mas principalmente da localidade do código sendo executado: Programas com saltos condicionais muito frequentes não têm boa localidade Acesso frequente a dados muito espalhados na memória também violam o princípio da localidade 19/49
20 Hit Rate: Exemplo Suponha que, de cada 10 requisições de dados feitas pela CPU, apenas 1 destas requer uma busca à memória principal. Nas demais, os dados já se encontram no cache pois foram obtidos em uma busca anterior. 20/49
21 Hit Rate: Exemplo Suponha que, de cada 10 requisições de dados feitas pela CPU, apenas 1 destas requer uma busca à memória principal. Nas demais, os dados já se encontram no cache pois foram obtidos em uma busca anterior. Acessos bem sucedidos ao cache: 10 1 = 9 21/49
22 Hit Rate: Exemplo Suponha que, de cada 10 requisições de dados feitas pela CPU, apenas 1 destas requer uma busca à memória principal. Nas demais, os dados já se encontram no cache pois foram obtidos em uma busca anterior. Acessos bem sucedidos ao cache: 10 1 = 9 H = 9/10 = 0,9 = 90% 22/49
23 Hit Rate: Exemplo Suponha que, de cada 10 requisições de dados feitas pela CPU, apenas 1 destas requer uma busca à memória principal. Nas demais, os dados já se encontram no cache pois foram obtidos em uma busca anterior. Acessos bem sucedidos ao cache: 10 1 = 9 H = 9/10 = 0,9 = 90% Um parâmetro relacionado é a taxa de erro (miss rate), a porção dos acessos a dados que incorrem em uma busca à memória principal miss rate = 1 - H 23/49
24 Tempo de Acesso Efetivo Suponha, no exemplo anterior (9 de 10 acessos ao cache são bem sucedidos), que os tempos de acesso são: busca em cache bem-sucedida (hit): T hit busca em cache mal-sucedida (miss): T miss 24/49
25 Tempo de Acesso Efetivo Suponha, no exemplo anterior (9 de 10 acessos ao cache são bem sucedidos), que os tempos de acesso são: busca em cache bem-sucedida (hit): T hit busca em cache mal-sucedida (miss): T miss Tempo de acesso total: 1 miss: T miss 9 hits: T hit T total = 1 x T miss + 9 x T hit = 9T hit +1T miss 25/49
26 Tempo de Acesso Efetivo Suponha, no exemplo anterior (9 de 10 acessos ao cache são bem sucedidos), que os tempos de acesso são: busca em cache bem-sucedida (hit): T hit busca em cache mal-sucedida (miss): T miss Tempo de acesso total: 1 miss: T miss 9 hits: T hit T total = 1 x T miss + 9 x T hit = 9T hit +1T miss Tempo médio de acesso: T total / Núm. de acessos = 9/10 T hit + 1/10 T miss = = H T hit + (1 - H) T miss 26/49
27 Tempo de Acesso Efetivo Tempo médio de acesso ao subsistema constituído pela memória principal/cache Uma boa aproximação é dada pela fórmula: TAE = H T + (1 H) T cache mem onde Tcache é o tempo de acesso ao cache T mem é o tempo de acesso à memória H é o hit rate Note que estamos desprezando o tempo de atualização das estruturas do cache quando trazemos um bloco da memória principal para o cache. O TAE exato é muito difícil de calcular (e pode variar, já que a localidade de referência pode variar com o tempo) 27/49
28 Hit Rate e o Desempenho Suponha que Tcache = 10ns, T mem = 60ns: H = 90%, TAE = 0,9 x 10ns + 0,1 x 60ns = 17ns (tempo de acesso diminui 75%) H = 75%, TAE = 0,75 x 10ns + 0,25 x 60ns = 22,5ns (tempo de acesso diminui 62,5%) H = 60%, TAE = 0,6 x 10ns + 0,4 x 60ns = 30ns (tempo de acesso diminui 50%) H = 45%, TAE = 0,45 x 10ns + 0,55 x 60ns = 37,5ns (tempo de acesso diminui 37,5%) H = 30%, TAE = 0,3 x 10ns + 0,7 x 60ns = 52,5ns (tempo de acesso diminui em 12,5%) 28/49
29 Hit Rate e o Desempenho TAE x hit rate TAE T mem T cache 0% 100% Hit rate 29/49
30 Por que não Hit Rate = 100%? Pelo gráfico, o menor tempo de acesso ao subsistema de memória é obtido quando H = 100% Ou seja, quando todo e qualquer acesso de dado é satisfeito pelo cache. Isto implicaria que todo e qualquer dado na memória deveria estar também no cache. Por que não é viável hit rate de 100%? Na prática, é possível fazer cache com hit rate de aproximadamente 90% (para boa localidade de memória) usando-se apenas 1MB de cache, com memória principal de até 4GB. 30/49
31 Política de Substituição Como não faz sentido manter todos os blocos da memória no cache, em algum momento precisaremos usar uma linha do cache que já contem um bloco. O que fazer? FIFO (First In, First Out) LRU (Least Recently Used) LFU (Least Frequently Used) Aleatório (escolhe qualquer um) Algoritmo de Belady, ou do vidente 31/49
32 Política de Atualização Os dados escritos no cache precisam ser atualizados na memória principal write-through: no instante que o dado é escrito no cache, também é atualizado na memória. Inconveniente: aumenta o TAE para escrita. Vantagem: dados na memória sempre estão de acordo com o cache. write-back: apenas atualiza a memória quando o bloco está para ser substituído no cache. Vantagem: menor TAE para escrita. Desvantagem: memória pode ficar desatualizada (isso é um problema quando temos mais de uma CPU no computador, ou quando o subsistema de E/S pode acessar diretamente a memória). 32/49
33 Função de Mapeamento Como associar as m linhas do cache a blocos da memória principal? Mapeamento: direto: cada bloco é associado a apenas uma linha específica do cache. núm. linha = núm. bloco % m totalmente associativo (fully associative): cada linha pode conter qualquer bloco. Busca do bloco é feita apenas pela tag. associativo por conjuntos (set associative): divide memória cache em v conjuntos de k linhas cada (v = m/k) núm. conjunto = núm. bloco % v 33/49
34 Mapeamento Direto 34/49
35 Mapeamento Direto Vantagens não há necessidade de algoritmo de substituição hardware simples e de baixo custo alta velocidade de operação Desvantagens redução no desempenho se acessos consecutivos são feitos a palavras com mesmo índice hit ratio inferior ao de outras funções de mapeamento Hit ratio aumenta com o aumento do cache, aproxima-se de caches com mapeamento associativo Tendência atual é de uso de caches grandes 35/49
36 Mapeamento Totalmente Associativo 36/49
37 Map. Totalmente Associativo Vantagem máxima flexibilidade no posicionamento de qualquer bloco da memória principal em qualquer linha do cache Desvantagens custo em hardware da comparação simultânea de todos os endereços armazenados no cache algoritmo de substituição (em hardware) para selecionar uma linha do cache na ocorrência de miss Geralmente, utilizado apenas em caches de tamanho pequeno. 37/49
38 Mapeamento Associativo por Conjuntos 38/49
39 Map. Associativo por Conjuntos Vantagem em relação ao mapeamento completamente associativo comparadores são compartilhados por todos os conjuntos algoritmo de substituição só precisa considerar linhas dentro de um conjunto Desvantagens: dado tem atraso extra do multiplexador dado vem somente DEPOIS da decisão Hit/Miss e da seleção do conjunto numa cache com mapeamento direto, linha da cache está disponível ANTES da decisão Hit/Miss 39/49
40 Cache Multinível 40/49
41 Cache Multinível 41/49
42 Cache Multinível 42/49
43 Cache Multinível Em vez de apenas uma memória mais rápida entre a CPU e a memória principal, coloca-se uma hierarquia de memórias entre esses componentes: Cache L1 (mais próximo da CPU): mais rápido, menor capacidade Cache L2 (imediatamente após L1): um pouco menos rápido, capacidade um pouco maior Cache Ln (último nível antes da memória): cache menos rápido de todos, de maior capacidade 43/49
44 TAE com Cache Multinível Para entender o TAE de todo o sistema com cache multinível, basta observar o sistema como sendo: CPU Cache L1 Memória efetiva (composta pelo subsistema memória principal e demais níveis de cache) Sejam T i o tempo de acesso e H i o hit rate do cache Li. TAE sistema =H 1 T 1 + (1 H 1 )TAE mem.efetiva 44/49
45 TAE com Cache Multinível Para um sistema que tenha apenas dois níveis de cache, L1 e L2, teremos: TAE sistema = H 1 T 1 + (1 H 1 )TAE mem.efetiva 45/49
46 TAE com Cache Multinível Para um sistema que tenha apenas dois níveis de cache, L1 e L2, teremos: TAE sistema = H 1 T 1 + (1 H 1 )TAE mem.efetiva TAE mem.efetiva = H 2 T 2 + (1 H 2 )T mem 46/49
47 TAE com Cache Multinível Para um sistema que tenha apenas dois níveis de cache, L1 e L2, teremos: TAE sistema = H 1 T 1 + (1 H 1 )TAE mem.efetiva TAE mem.efetiva = H 2 T 2 + (1 H 2 )T mem TAE sistema = H 1 T 1 + (1 H 1 )(H 2 T 2 + (1 H 2 )T mem ) 47/49
48 TAE com Cache Multinível Para um sistema que tenha apenas dois níveis de cache, L1 e L2, teremos: TAE sistema = H 1 T 1 + (1 H 1 )TAE mem.efetiva TAE mem.efetiva = H 2 T 2 + (1 H 2 )T mem TAE sistema = H 1 T 1 + (1 H 1 )(H 2 T 2 + (1 H 2 )T mem ) TAE sistema = H 1 T 1 + H 2 T 2 H 1 H 2 T 2 + (1 H 1 )(1 H 2 )T mem 48/49
49 Para Casa Deduzir uma expressão para o tempo de acesso efetivo para um sistema com 3 níveis de cache, L1, L2, L3, entre a memória e a CPU Ler seções (5a ed.) 4.1, 4.2 (com atenção, leia da introdução da seção até organização em módulos ), 4.3 e apêndice do capítulo 4. Ler 4.4 apenas pela cultura. Fazer exercícios (5a ed.): 4.3, 4.8, 4.9, 4.10, 4.11, 4.13, 4.17, 4.18, 4.20, /49
Organização de Computadores
Organização de Computadores Aula 20 Memória Principal Rodrigo Hausen 20 de outubro de 2011 http://cuco.pro.br/ach2034 1/63 Apresentação 1. Bases Teóricas 2. Organização de computadores... 2.2. Execução
Leia maisCorreção de Erros. Erros de memória de semicondutores podem ser:
Correção de Erros Erros de memória de semicondutores podem ser: Erros graves que constitui um defeito físico permanente; Erros moderados, onde a(s) célula(s) não são capazes de armazenar os dados ou fazem
Leia maisSSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 5ª e 6ª Aulas Revisão de Hierarquia de Memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Memória Memória Todo componente capaz de armazenar bits de informação
Leia maisSSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 20ª Aula Hierarquia de memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Princípios básicos Definição: Tamanho da cache Tamanho do bloco Função de
Leia maisMemória cache (cont.) Sistemas de Computação
Memória cache (cont.) Sistemas de Computação Memórias cache CPU procura por dados em L, depois em L2 e finalmente na memória principal CPU registradores barramento de cache L cache ALU barramento de sistema
Leia maisNíveis de memória. Diferentes velocidades de acesso. Memória Cache. Memórias Auxiliar e Auxiliar-Backup
Memória Níveis de memória Diferentes velocidades de acesso Pequeno Alto(a) Cache RAM Auxiliar Auxiliar-Backup Memória Cache altíssima velocidade de acesso acelerar o processo de busca de informações na
Leia maisFUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CONTINUAÇÃO CAPÍTULO 5. Cristina Boeres
FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CONTINUAÇÃO CAPÍTULO 5 Cristina Boeres Mapeamento Associativo por Conjunto! Tenta resolver o problema de conflito de blocos na mesma linha (mapeamento
Leia maisPrincípio da Localidade Apenas uma parte relativamente pequena do espaço de endereçamento dos programas é acessada em um instante qualquer Localidade
Memória Cache Princípio da Localidade Apenas uma parte relativamente pequena do espaço de endereçamento dos programas é acessada em um instante qualquer Localidade Temporal Um item referenciado tende a
Leia maisArquitectura de Computadores
Arquitectura de Computadores Hierarquia de Memória; Memória Cache (13.2 e 13.3) José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto
Leia maisHierarquia de Memória
Hierarquia de Memória Organização da cache AC1 Hierarquia da Memória: Organização 1 Mapeamento Directo A cada endereço de memória corresponde apenas uma linha da cache. linha = resto (endereço do bloco
Leia maisMemória Cache. Memória Cache. Localidade Espacial. Conceito de Localidade. Diferença de velocidade entre Processador/MP
Departamento de Ciência da Computação - UFF Memória Cache Profa. Débora Christina Muchaluat Saade debora@midiacom.uff.br Memória Cache Capítulo 5 Livro do Mário Monteiro Conceituação Princípio da localidade
Leia maisCapítulo 5 Livro do Mário Monteiro Conceituação. Elementos de projeto de memória cache
Capítulo 5 Livro do Mário Monteiro Conceituação Princípio da localidade Funcionamento da memória cache Elementos de projeto de memória cache Mapeamento de dados MP/cache Algoritmos de substituição de dados
Leia maisUniversidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação.
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de I Organização e Arquitetura Básicas B de (Parte II)
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Memória Cache Slide 1 Introdução Tamanho Função de Mapeamento Política de Escrita Tamanho da Linha Número de Memórias Cache Cache em Níveis Slide 2 Introdução
Leia maisHierarquia de Memória. Sistemas de Computação André Luiz da Costa Carvalho
Hierarquia de Memória Sistemas de Computação André Luiz da Costa Carvalho 1 Introdução l Pode ser definida como um local para armazenamento de informações, onde as duas únicas ações possíveis são a leitura
Leia maisMemória cache segunda parte. Organização de Computadores. Aula 17. Memória cache segunda parte. 1. Mapeamento completamente associativo
Universidade Federal do Rio Grande do Sul Instituto de Informática Memória segunda parte Organização de Computadores 1. Mapeamento completamente associativo 2. Mapeamento direto 3. Mapeamento conjunto
Leia maisHierarquia de Memória
No projeto de um sistema digital, deve-se ter em mente que hardware menor geralmente é mais rápido do que hardware maior. A propagação do sinal é uma das principais causas de atrasos. No caso da memória,
Leia maisArquitetura de Computadores. Hierarquia de Memória. Prof. Msc. Eduardo Luzeiro Feitosa
Arquitetura de Computadores Hierarquia de Memória Prof. Msc. Eduardo Luzeiro Feitosa efeitosa@dcc.ufam.edu.br 1 Introdução Conteúdo Exemplo da biblioteca Princípio da localidade Hierarquia de memória Cache
Leia maisOrganização e Arquitetura de Computadores. Ivan Saraiva Silva
Organização e Arquitetura de Computadores Hierarquia de Memória Ivan Saraiva Silva Hierarquia de Memória A Organização de Memória em um computador é feita de forma hierárquica Registradores, Cache Memória
Leia maisMemória e Hierarquia de Memória. Memória Vs. Armazenamento
Memória e Hierarquia de Memória Memória Vs. Armazenamento Fichário Pasta O fichário representa o disco rígido, com alta capacidade de armazenamento. A pasta sobre a mesa representa a memória, de acesso
Leia maisELECTRÓNICA DE COMPUTADORES. Sumário
ELTRÓNICA DE COMPUTADORES Aulas nº14 e15 Memórias tampão (s) 12.1 Sumário Princípio da localidade espacial e temporal Organização das caches s de dados: políticas de escrita e estratégias de alocação Interligação
Leia maisORGANIZAÇÃO DE COMPUTADORES MEMÓRIA. Prof. Dr. Daniel Caetano
ORGANIZAÇÃO DE COMPUTADORES MEMÓRIA Prof. Dr. Daniel Caetano 2014-1 Objetivos Compreender o que é a memória e sua hierarquia Compreender os diferentes tipos de memória Entender como é feito o acesso à
Leia maisSSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 18ª Aula Hierarquia de memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Memória Cache Método de Acesso: Associativo Localização de dados na memória
Leia maisMemórias cache: uma introdução
Memórias cache: uma introdução João Canas Ferreira Dezembro de 2006 Contém figuras de Computer Architecture: A Quantitative Approach, J. Hennessey & D. Patterson, 3ª. ed., MKP 2006 AAC (FEUP/MIEIC) Memórias
Leia maisFUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CAPÍTULO 5. Cristina Boeres
FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CAPÍTULO 5 Cristina Boeres Introdução! Diferença de velocidade entre Processador e MP O processador executa uma operação rapidamente e fica em
Leia maisArquitetura e Organização de Processadores. Aulas 9 e 10. Memória cache
Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Arquitetura e Organização de Processadores Aulas 9 e 10 Memória cache Tendências tecnológicas
Leia maisMemória Cache endereço de memória
Memória Cache O modelo de Von Neumann estabelece que para ser executado, o programa deve estar armazenado na memória. A memória é organizada em grupos de bits chamados células (ou palavras), onde as informações
Leia maisArquitetura de Computadores. Memórias
Arquitetura de Computadores Memórias Relembrando Arquitetura de Von Neuman Memória Acesso por palavra Programas são armazenados aqui Controlador de memoria Dispositivos de entrada Dispositivos de saída
Leia maisÉ um sinal elétrico periódico que é utilizado para cadenciar todas as operações realizadas pelo processador.
Universidade Estácio de Sá Curso de Informática Disciplina de Organização de Computadores II Prof. Gabriel P. Silva - 1 o Sem. / 2005 2 ª Lista de Exercícios 1) O que é o relógio de um sistema digital?
Leia maisSistemas de Memória II
Sistemas de Memória II José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2014-11-21 José Costa (DEI/IST) Sistemas de Memória II
Leia maisGerenciamento de memória
Gerenciamento de memória O que faz? Controla o uso dos espaços em memória Controla os modos de endereçamento dos processos Como funciona a memória? Hierarquia de memória A falta de desempenho A velocidade
Leia maisMemória Cache: Funcionamento
Microcontroladores e Interfaces º Ano Eng. Electrónica Industrial Carlos A. Silva º Semestre de 5/6 http://www.dei.uminho.pt/lic/mint Assunto: Memória Cache Aula #9 9Maio6-M Memória Cache: Funcionamento
Leia maisMemória Cache Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 60h
Memória Cache Prof. Rômulo Calado Pantaleão Camara Carga Horária: 60h Memória Cache Memória Principal Vs. Cache Fichário Quadro Pasta O fichário representa o disco rígido. A pasta sobre a mesa representa
Leia maisArquitectura de Computadores (ACom)
Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 22: Título: Sumário: cache; cache por blocos; Política de substituição; Tratamento das operações de
Leia maisORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 10: MEMÓRIA E HIERARQUIA DE MEMÓRIAS
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 10: MEMÓRIA E HIERARQUIA DE MEMÓRIAS Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação MEMÓRIA SÃO TODOS
Leia maisSistemas Operacionais Gerenciamento de Memória. Carlos Ferraz Jorge Cavalcanti Fonsêca
Sistemas Operacionais Gerenciamento de Memória Carlos Ferraz (cagf@cin.ufpe.br) Jorge Cavalcanti Fonsêca (jcbf@cin.ufpe.br) Memória Física vs. Memória do Programa Memória P Física Tamanho dos softwares
Leia maisAula 13: Memória Cache
Aula 13: Memória Cache Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) Memória: Memória Cache FAC 1 / 53 Memória Cache Diego Passos (UFF) Memória:
Leia maisMEMÓRIA CACHE FELIPE G. TORRES
MEMÓRIA CACHE FELIPE G. TORRES MEMÓRIA CACHE O uso da memória cache visa obter velocidade de memória próxima das memórias mais rápidas que existem e, ao mesmo tempo, disponibilizar uma memória de grande
Leia maisMicroprocessadores. Memórias
s António M. Gonçalves Pinheiro Departamento de Física Covilhã - Portugal pinheiro@ubi.pt Arquitectura de Microcomputador Modelo de Von Neumann Barramento de Endereços µprocessador Entrada/Saída Barramento
Leia maisCapítulo 7 Sistemas de Memória. Ch7a 1
Capítulo 7 Sistemas de Memória Ch7a 1 Memórias: Revisão SRAM (Static RAM): Valor é armazenado por meio da interligação de um par de inversores Rápido, mas consome mais espaço que DRAM (4 a 6 transistores)
Leia maisInfraestrutura de Hardware. Explorando Desempenho com a Hierarquia de Memória
Infraestrutura de Hardware Explorando Desempenho com a Hierarquia de Memória Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e
Leia maisMemória Cache. Walter Fetter Lages.
Memória Cache Walter Fetter Lages w.fetter@ieee.org Universidade Federal do Rio Grande do Sul Escola de Engenharia Departamento de Engenharia Elétrica Copyright (c) Walter Fetter Lages p.1 Introdução SRAM
Leia maisInfraestrutura de Hardware. Explorando a Hierarquia de Memória
Infraestrutura de Hardware Explorando a Hierarquia de Memória Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e executado pelo
Leia maisGerência de Memória. Paginação
Gerência de Memória Paginação Endereçamento Virtual (1) Espaço de endereçamento dos processos não linearmente relacionado com a memória física Cada vez que são usados, os endereços virtuais são convertidos
Leia maisMemória Cache. Adriano J. Holanda. 12 e 16/5/2017
Memória Cache Adriano J Holanda 12 e 16/5/2017 Memória: princípios físicos Revisão: Hierarquia de memória; Memória RAM: estática, dinâmica; Memória ROM: PROM, EPROM, EEPROM; Memória flash Memória: fundamentos
Leia mais/17. Arquitetura de Computadores Subsistemas de Memória Prof. Fred Sauer
/17 Arquitetura de Computadores Subsistemas de Memória Prof. Fred Sauer http://www.fredsauer.com.br fsauer@gmail.com 2/17 S U M Á R I O PRINCÍPIO DA LOCALIDADE Conceito : gap entre processador/memória
Leia maisOrganização e Arquitetura de Computadores
Organização e Arquitetura de Computadores Hierarquia de Memória: Introdução Alexandre Amory Edson Moreno Nas Aulas Anteriores Computação Organização interna de CPU Parte operativa: Lógica combinacional
Leia maisDivisão da lacuna em espaços na base 2: Eficiente quanto à velocidade e Ineficiente quanto à fragmentação.
% % & & Sistema Buddy Divisão da lacuna em espaços na base 2:! 1, 2, 4, 8,, até o limite da memória Até encontrar uma lacuna suficiente! Eficiente quanto à velocidade e Ineficiente quanto à fragmentação
Leia maisSistemas Operacionais Aula 16 Memória Virtual
Sistemas Operacionais Aula 16 Memória Virtual Ivan da Silva Sendin ivansendin@yahoo.com FACOM - Universidade Federal de Uberlândia Sistemas OperacionaisAula 16Memória Virtual p. 1 Memória Virtual - Definição
Leia maisArquitetura de Computadores
Departamento de Ciência da Computação Bacharelado em Ciência da Computação Arquitetura de Computadores Hierarquia de Memória Gabriel P. Silva Ementa Unidade 3: Hierarquia de Memória 3.1 Registradores 3.2
Leia maisInstituto de Matemática e Estatística - USP MAC Organização de Computadores EP1. Experimentos com o cache. Tiago Andrade Togores
Instituto de Matemática e Estatística - USP MAC0412 - Organização de Computadores EP1 Experimentos com o cache Tiago Andrade Togores - 6514230 30 de setembro de 2010 Sumário 1 Introdução 2 1.1 O que é
Leia maisMemória 21/05/2010. Introdução. Hierarquia de Memória. Hierarquia de Memória. Arquitetura de Computadores
Introdução Arquitetura de Computadores Profa. Delfa H. Zuasnábar A memória pode ser definida como um local para armazenamento de informações, onde as duas únicas ações possíveis são a leitura e a escrita.
Leia maisSistemas de Memória. CES-25 Arquiteturas para Alto Desmpenho. Paulo André Castro
Sistemas de Memória Arquiteturas para Alto Desmpenho Prof. pauloac@ita.br Sala 110 Prédio da Computação www.comp.ita.br/~pauloac Memória: O Gargalo de Von Neuman Memória principal: considerada como sendo
Leia maisArquitectura de Computadores
Arquitectura de Computadores Memória Cache; Memória Secundária (13.3) José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior
Leia maisUFRJ IM - DCC. Sistemas Operacionais I. Unidade III Memória Primária. 29/04/2014 Prof. Valeria M. Bastos
UFRJ IM - DCC Sistemas Operacionais I Unidade III Memória Primária 29/04/204 Prof. Valeria M. Bastos ORGANIZAÇÃO DA UNIDADE Processador - Escalonamento Memória Primária Fundamentos Formas de Particionamento
Leia maisHierarquia de memória e a memória cache
Hierarquia de memória e a memória cache MAC 344 - Arquitetura de Computadores Prof. Siang Wun Song Baseado parcialmente em W. Stallings - Computer Organization and Architecture Hierarquia de memória Há
Leia maisOrganização e Arquitetura de computadores. Memórias
Organização e Arquitetura de computadores Memórias Introdução Funcionamento básico de um sistema microprocessado (Figura 1.10, Gabriel Torres) Programas são armazenados aqui Controlador de memoria Dispositivos
Leia maisMemória Cache. Aula 24
Memória Cache Aula 24 Introdução Objetivo: oferecer o máximo de memória disponível na tecnologia mais barata, enquanto se fornece acesso na velocidade oferecida pela memória mais rápida Velocidade CPU
Leia maisMemoria. UNIVERSIDADE DA BEIRA INTERIOR Faculdade de Engenharia Departamento de Informática
Arquitectura de Computadores II Engenharia Informática (11545) Tecnologias e Sistemas de Informação (6621) Memoria Fonte: Arquitectura de Computadores, José Delgado, IST, 2004 Nuno Pombo / Paulo Fazendeiro
Leia maisGerência de Memória. Endereçamento Virtual (1) Paginação. Endereçamento Virtual (2) Endereçamento Virtual (3)
Endereçamento Virtual (1) Gerência de Memória Paginação Espaço de endereçamento dos processos não linearmente relacionado com a física Cada vez que são usados, os endereços virtuais são convertidos pela
Leia maisMemória. Memória Cache
Memória Memória Cache Revisão - Memória Principal Memória que armazena os dados e programas em linguagem de máquina em execução corrente Razoavelmente barata Tempo de acesso da ordem de nano-segundos a
Leia maisMemória para CAD. Aleardo Manacero Jr.
Memória para CAD Aleardo Manacero Jr. Introdução Na aula de hoje examinaremos como o subsistema de memória afeta o desempenho de um sistema computacional Veremos um pouco da sua arquitetura Veremos também
Leia mais5 de Maio de Aula 15
5 de Maio de 2005 1 Caches I Aula 15 Estrutura desta aula Hierarquia de memórias Tecnologia das memórias Fundamentos de caches Organização em blocos Colocação dos blocos Identificação dos blocos Políticas
Leia maisRegistradores de Deslocamento e Memórias
Registradores de eslocamento e Memórias Rodrigo Hausen 1 Registradores de deslocamento Exercício 1 Usando flip-flops do tipo, projete uma máquina de estado com duas entradas, (clock) e d (um bit de dado),
Leia maisPCS-2529 Introdução aos Processadores. Prof. Dr. Paulo Sérgio Cugnasca
PCS-2529 Introdução aos Processadores Prof. Dr. Paulo Sérgio Cugnasca 1 4. MEMÓRIA 2 4. MEMÓRIA A memória é um componente essencial de todo computador, sendo utilizada para armazenar as instruções a serem
Leia maisSegundo Trabalho Prático de Organização de Computadores B /2
Segundo Trabalho Prático de Organização de Computadores B - 009/ Luís Armando Bianchin - 735 Instituto de Informática Universidade Federal do Rio Grande do Sul (UFRGS) Caixa Postal 5.06 9.50-970 Porto
Leia maisHierarquia de memória
Hierarquia de memória Capítulo 6, Secção.{3..} Caches Slides adaptados dos slides do professor Pedro Pereira Consultar slides originais no moodle Centro de Cálculo Instituto Superior de Engenharia de Lisboa
Leia maisUNIVERSIDADE LUSÍADA DE LISBOA. Programa da Unidade Curricular ARQUITECTURA DE COMPUTADORES Ano Lectivo 2018/2019
Programa da Unidade Curricular ARQUITECTURA DE COMPUTADORES Ano Lectivo 2018/2019 1. Unidade Orgânica Instituto de Engenharia e Tecnologias (1º Ciclo) 2. Curso Engenharia Informática 3. Ciclo de Estudos
Leia maisArquitetura e Organização de Computadores
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO DEPARTAMENTO DEPARTAMENTO DE CIÊNCIAS CIÊNCIAS EXATAS E E NATURAIS NATURAIS CURSO DE CIÊNCIA DA COMPUTAÇÃO CURSO DE CIÊNCIA DA COMPUTAÇÃO Arquitetura e Organização
Leia maisSISTEMAS OPERACIONAIS. 2ª. Lista de Exercícios Parte 2
SISTEMAS OPERACIONAIS INF09344 - Sistemas Operacionais / INF02780 - Sistemas Operacionais / INF02828 - Sistemas de Programação II Prof a. Roberta Lima Gomes (soufes@gmail.com) 2ª. Lista de Exercícios Parte
Leia maisMemória cache. Prof. Francisco Adelton
Memória cache Prof. Francisco Adelton Memória Cache Seu uso visa obter uma velocidade de acesso à memória próxima da velocidade das memórias mais rápidas e, ao mesmo tempo, disponibilizar no sistema uma
Leia maisSistemas de Memória. CES-25 Arquiteturas para Alto Desmpenho. Paulo André Castro
Sistemas de Memória Arquiteturas para Alto Desmpenho Prof. pauloac@ita.br Sala 110 Prédio da Computação www.comp.ita.br/~pauloac Memória: O Gargalo de Von Neuman Memória principal: considerada como sendo
Leia maisUNIVERSIDADE LUSÍADA DE LISBOA. Programa da Unidade Curricular ARQUITECTURA DE COMPUTADORES Ano Lectivo 2017/2018
Programa da Unidade Curricular ARQUITECTURA DE COMPUTADORES Ano Lectivo 2017/2018 1. Unidade Orgânica Ciências da Economia e da Empresa (1º Ciclo) 2. Curso Engenharia Informática 3. Ciclo de Estudos 1º
Leia maisTecnologia dos Microprocessadores. António M. G. Pinheiro Universidade da Beira Interior Covilhã - Portugal
Tecnologia dos Microprocessadores António M. G. Pinheiro Covilhã - Portugal pinheiro@ubi.pt PIPELINES; SUPERESCALARIDADE. MEMÓRIAS CACHE. MICROPROCESSADORES RISC VERSUS CISC. PIPELINES CONSISTE NA SUBDIVISÃO
Leia maisUNIVERSIDADE LUSÍADA DE LISBOA. Programa da Unidade Curricular ARQUITECTURA DE COMPUTADORES Ano Lectivo 2014/2015
UNIVERSIDADE LUSÍADA DE LISBOA Programa da Unidade Curricular ARQUITECTURA DE COMPUTADORES Ano Lectivo 2014/2015 1. Unidade Orgânica Ciências da Economia e da Empresa (1º Ciclo) 2. Curso Engenharia Informática
Leia maisProf. Benito Piropo Da-Rin. Arquitetura, Organização e Hardware de Computadores - Prof. B. Piropo
Prof. Benito Piropo Da-Rin memória é o local onde se armazenam dados Será???? Memória é um local ou dispositivo onde podem se armazenar dados e que permite que sejam recuperados quando deles se precisar
Leia maisSSC0640 Sistemas Operacionais I
SSC0640 Sistemas Operacionais I 15ª Aula Gerenciamento de Memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Slides adaptados de Marcos José Santana / Regina H. C. Santana / Luciana A. F. Martimiano
Leia maisExperimentos com o Cache Organização de Computadores
Experimentos com o Cache Organização de Computadores Bruno Milan Perfetto - n o USP : 6552421 Steven Koiti Tsukamoto - n o USP : 6431089 Departamento de Ciência da Computação Instituto de Matemática e
Leia maisSistemas Operacionais
Introdução Memória virtual Trabalho sob a Licença Atribuição-SemDerivações-SemDerivados 3.0 Brasil Creative Commons. Para visualizar uma cópia desta licença, visite http://creativecommons.org/licenses/by-nc-nd/3.0/br/
Leia maisHierarquia de memória
Hierarquia de memória Capítulo 6, Secção.{3..} Caches Slides adaptados dos slides do professor Pedro Pereira Centro de Cálculo Instituto Superior de Engenharia de Lisboa João Pedro Patriarca (jpatri@cc.isel.ipl.pt)
Leia maisSISTEMAS OPERACIONAIS ABERTOS Prof. Ricardo Rodrigues Barcelar
- Aula 6-1. Memória Virtual Conceitos Importantes: Princípio da Localidade: Quando um programa que acessa uma porção relativamente pequena do espaço endereçável em um instante qualquer. Por este princípio,
Leia maisArquitetura e Organização de Processadores. Aula 4. Pipelines
Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Arquitetura e Organização de Processadores Aula 4 Pipelines 1. Introdução Objetivo: aumento de
Leia maisocteto e uma memória principal de 8M palavras de 1 octeto. Considere ainda que a
Exercícios sobre Gerenciamento de Memória 01. Qual a função da MMU na gerência de memória? R: É o hardware que traduz o endereço virtual em físico e mapear o endereço nas tabelas. 02. O que é o TLB? R:
Leia maisSistema de Memórias COMPUTADOR CONTROLE ENTRADA VIA DE DADOS SAÍDA PROCESSADOR MEMÓRIA S E TO R R EC RE CEI TA S T EM S E TO R C A RNE S
Sistema de Memórias COMPUTADOR S E TO R R EC EIT AS 0 16 32 RE CEI TA S 4 8 12 20 24 28 36 40 44 CONTROLE S E TO R T EM PER OS VIA DE DADOS ENTRADA 0 48 52 64 68 80 84 1 56 72 88 2 3 60 76 92 4 S E TO
Leia maisArquitetura de Computadores. Arquitetura de Computadores 1
Computadores Computadores 1 Introdução Componentes: Processador; UC; Registradores; ALU s, FPU s, etc. Memória (Sistema de armazenamento de informações; Dispositivo de entrada e saída. Computadores 2 Introdução
Leia maisIntrodução à Informática. Alexandre Meslin
Introdução à Informática Alexandre Meslin (meslin@nce.ufrj.br) Organização da Memória Conceito de hierarquia de memória Memória principal e memórias secundárias Projeto lógico da memória principal Memórias
Leia maisCache. Cache. Direct Mapping Cache. Direct Mapping Cache. Internet. Bus CPU Cache Memória. Cache. Endereço Byte offset
-- Internet Bus Memória Fully Associative Direct Mapping Direct Mapping Direct Mapping 7 Endereço Byte offset Hit Tag Endereço Byte offset Index Block offset bits 8 bits bits bits V Tag Valid Tag K entries
Leia maisMemória cache. Sistemas de Computação
cache Sistemas de Computação Princípio da localidade Programas tendem a reutilizar dados e instruções perto daqueles que foram utilizados recentemente Localidade temporal: Itens recentemente referenciados
Leia maisORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 12: MEMÓRIA CACHE: FUNÇÃO DE MAPEAMENTO (PARTE 1)
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 12: MEMÓRIA CACHE: FUNÇÃO DE MAPEAMENTO (PARTE 1) Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação FUNÇÃO
Leia maisDCC-IM/NCE UFRJ Pós-Graduação em Informática. Gabriel P. Silva. Microarquiteturas de Alto Desempenho
DCC-IM/NCE UFRJ Pós-Graduação em Informática Microarquiteturas de Alto Desempenho Hierarquia de Memória Gabriel P. Silva Introdução Os programadores sempre ambicionaram ter quantidades ilimitadas de memória
Leia maisArquitetura de Computadores
Arquitetura de Computadores AULA 4 Organização de Sistemas de Computadores s Bits Sumário de Ordem de Bytes Conceitos Básicos Secundária Códigos de Correção de Erros Prof. Edilberto M. Silva Edilberto
Leia maisArquitetura e Organização de Computadores 2. Organização Hierárquica da Memória. Uma afirmação antiga, mas perfeitamente atual
Arquitetura e Organização de Computadores 2 Organização Hierárquica da Memória Hierarquia da Memória Uma afirmação antiga, mas perfeitamente atual Ideally one would desire an indefinitely large memory
Leia maisArquitectura de Computadores (ACom)
Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 20: Título: Sumário: Sistema de primária (ciclo de acesso, memória estática, memória dinâmica, planos
Leia maisCEFET-RS Curso de Eletrônica
CEFET-RS Curso de Eletrônica 3.2 - Cache Profs. Roberta Nobre & Sandro Silva robertacnobre@gmail.com e sandro@cefetrs.tche.br Cache Wait States CPU Principal Durante o processamento normal, o processador
Leia maisProjeto de Caches. Projeto de memórias cache (ii)
Projeto de Caches Mapeamento de endereços (hashing) [bytes] tamanho de bloco [palavras] associatividade (mais hashing) três tipos de faltas tempo médio de acesso à memória UFPR BCC CI22 26-2 projeto de
Leia maisAULA Nº 11 SISTEMAS OPERACIONAIS. Técnicas de Memória Virtual
AULA Nº 11 SISTEMAS OPERACIONAIS Técnicas de Memória Virtual 1 Contextualizando Vimos Introdução ao Gerenciamento de Memória Agora Técnicas de Memória Virtual 2 O que é Memória Virtual (MV)? É uma técnica
Leia maisGERENCIAMENTO DE MEMÓRIA
GERENCIAMENTO DE MEMÓRIA Sistemas Operacionais Gerenciamento de memória O que vem em sua cabeça quando pensa em memória? Cache RAM Velocidade Custo Memória Secundária Capacidade 2 Hierarquias de Memórias
Leia maisMemória Interna. Prof. Leonardo Barreto Campos 1
Memória Interna Prof. Leonardo Barreto Campos 1 Sumário Introdução; Sistema de Memória de Computadores; Hierarquia de Memória; Memória Principal de Semicondutores; Memória Cache; Organizações das Memórias
Leia mais