Microprocessadores Tópicos Esp. em Eletrônica Industrial

Transcrição

1 UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ - UTFPR DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA - DAELT CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA - PPGSE Microprocessadores Tópicos Esp. em Eletrônica Industrial - amauriassef@utfpr.edu.br paginapessoal.utfpr.edu.br/amauriassef 1

2 Interrupção do Tiva C Módulo NVIC (Texas Instruments Interrupções são eventos importantes que devem ser reconhecidos e atendidos por um programa principal de forma prioritária 2

3 Configuração do GPIOF para o Tiva C TM4C123G LauchPad #define RED_LED GPIO_PIN_1 //PF1 #define BLUE_LED GPIO_PIN_2 //PF2 #define GREEN_LED GPIO_PIN_3 //PF3 #define SW1 GPIO_PIN_4 //PF4 #define SW2 GPIO_PIN_0 //PF0 // Habilita clock geral do sistema para rodar em 50 MHz a partir do PLL com cristal SysCtlClockSet(SYSCTL_SYSDIV_4 SYSCTL_USE_PLL SYSCTL_XTAL_16MHZ SYSCTL_OSC_MAIN); // Habilita e espera o acesso ao PORTF SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOF); while(!sysctlperipheralready(sysctl_periph_gpiof)) {} // Desbloqueia o pino PF0 HWREG(GPIO_PORTF_BASE + GPIO_O_LOCK) = GPIO_LOCK_KEY; HWREG(GPIO_PORTF_BASE + GPIO_O_CR) = 0x01; HWREG(GPIO_PORTF_BASE + GPIO_O_LOCK) = 0; #include <inc/tm4c123gh6pm.h> //Desbloqueio do pino PF0 GPIO_PORTF_LOCK_R = 0x4C4F434B; GPIO_PORTF_CR_R = 0x1F; // Configura o GPIOF para operação com LEDs GPIOPinTypeGPIOOutput(GPIO_PORTF_BASE, RED_LED BLUE_LED GREEN_LED); // Configura os dois pinos para leitura do estado das chaves SW1 e SW2 GPIOPinTypeGPIOInput(GPIO_PORTF_BASE, SW1 SW2); // Configura a força para 2 ma e resistor fraco de pull-up GPIOPadConfigSet(GPIO_PORTF_BASE, SW1 SW2, GPIO_STRENGTH_2MA, GPIO_PIN_TYPE_STD_WPU); 3

4 Exemplo de teste de chaves while(1) { chave_temp = GPIOPinRead(GPIO_PORTF_BASE,SW1 SW2); // testa se SW1 e SW2 estao abertas if ( (chave_temp & SW1) && (chave_temp & SW2)){ GPIOPinWrite(GPIO_PORTF_BASE, RED_LED BLUE_LED GREEN_LED, RED_LED); SysCtlDelay(atraso_100ms); } // testa se SW1 fechada e SW2 aberta else if (!(chave_temp & SW1) && (chave_temp & SW2)){ GPIOPinWrite(GPIO_PORTF_BASE, RED_LED BLUE_LED GREEN_LED, GREEN_LED); SysCtlDelay(atraso_100ms); } // testa se SW1 aberta e SW2 fechada else if ((chave_temp & SW1) &&!(chave_temp & SW2)){ GPIOPinWrite(GPIO_PORTF_BASE, RED_LED BLUE_LED GREEN_LED, BLUE_LED); SysCtlDelay(atraso_100ms); } // SW1 e SW2 fechadas else { GPIOPinWrite(GPIO_PORTF_BASE, RED_LED BLUE_LED GREEN_LED, RED_LED, GREEN_LED, BLUE_LED); SysCtlDelay(atraso_100ms); } } 4

5 Visão global do módulo de Interrupções As Interrupções possibilitam uma maneira para que os periféricos interrompam o programa corrente e sejam atendidos rapidamente Podem ser desencadeados por dispositivos de E/S, temporizadores, ou periféricos que requerem maior atenção para a criação de aplicativos de alto desempenho Por exemplo, ao invés de verificar e esperar ativamente o fim de algum processamento (polling), o periférico poderia gerar uma interrupção quando o MCU está executado outro código Muitos sistemas embarcados exigem temporização precisa para gerar eventos em tempos específicos, embora seja possível utilizar um temporizador por software (maneira imprecisa de controlar o tempo) Os microcontroladores incluem timers implementados em hardware que operam com base no clock do dispositivo Ao utilizar contadores de hardware o MCU pode controlar o tempo com precisão e ser capaz de executar outras funções simultaneamente 5

6 Termos relacionados com módulo de Interrupção Asynchronous Event: Um evento que ocorre e não está sincronizado com o relógio interno do microcontrolador. Pode acontecer em qualquer momento do ciclo de execução da instrução; Interrupt Enable: Um bit de um subsistema que habilita a geração um pedido de interrupção; Interrupt Flag Clearing: Em muitos microcontroladores, sub-sistemas internos, tais como o temporizador pode gerar pedidos de interrupção. Por exemplo, um pedido de interrupção pode ser gerado quando o bit sinalizador de overflow do temporizador (transbordamento) está setado. Quando isso ocorre, a rotina de serviço de interrupção deve resetar o flag que causou o pedido de interrupção a ser gerado; Interrupt Latency: É o tempo entre quando um pedido de interrupção é afirmado e a CPU começa a executar a rotina de serviço de interrupção; Interrupt Mask: Bit de controle para mascarar (impedir) que a CPU aceite pedidos de interrupção. A CPU tem instruções que podem mascarar ou desmascarar interrupções; Interrupt Prioritization: Quando várias interrupções ocorrem simultaneamente o sistema deve ter uma maneira de estabelecer qual deles é o mais importante e deve ser atendido primeiro; Interrupt Request (IRQ): Sinal com o qual algum dispositivo, tal como um bit de overflow do timer ou um sinal externo, solicita que seja atendido um pedido de interrupção; 6

7 Interrupt Return: A rotina do serviço de interrupção necessita desta instrução especial para retornar ao programa interrompido; Interrupt Service Routine (ISR): Rotina de software escrita para executar as tarefas relativas ao pedido de interrupção para um dispositivo específico; Interrupt Vector: Quando ocorre uma interrupção a CPU busca o endereço de início da rotina do serviço de interrupção a partir de um local específico e dedicado na memória. O endereço inicial é chamado de vetor e o local da memória onde este é armazenado é chamado o vetor de localização ou endereço de vector; Pending Interrupt: Quando ocorre um pedido de interrupção e a respectiva rotina do serviço de interrupção não foi atendida, a interrupção é dita pendente; Real-Time System: Um sistema em tempo real é aquele que usa interrupções para executar tarefas de processamento quando estas são necessárias; Real-Time Operating System (RTOS): Muitos sistemas de tempo real usam um sistema operacional que permite que o desenvolvedor de software crie tarefas e agende sua execução sob o controle de interrupção. 7

8 Fluxo da interrupção Programa Salva contexto (registradores) Interrupção... Identifica a origem da interrupção Obtém o endereço da rotina de tratamento Rotina de interrupção Restaura contexto (registradores) Quando a CPU recebe uma interrupção, primeiro salva o estado atual do programa (registros). Então, verifica qual ISR irá executar usando uma tabela de vetores de interrupção. Em seguida, executa o ISR e antes de concluído, flags de interrupção serão apagados. Depois de concluído, o estado do programa é restaurado e continua a ser executado 8

9 GPIO - Pinos Digitais do Tiva Registros de Controle de Interrupção 9

10 GPIOIS (GPIO Interrupt Sense) Valor Descrição 0 Configura o pino correspondente para detectar mudança de borda 1 Configura o pino correspondente para detectar mudança de nível GPIOIBE (GPIO Interrupt Both Edges) Valor Descrição 0 A geração de interrupção é controlada pelo GPIOIEV (GPIO Interrupt Event) 1 Ambas as bordas no pino correspondente disparam uma interrupção 10

11 GPIOIEV (GPIO Interrupt Event) Valor Descrição 0 Uma borda de descida ou nível 0 no pino correspondente disparou uma interrupção 1 Uma borda de subida ou nível 1 no pino correspondente disparou uma interrupção GPIOIM (GPIO Interrupt Mask) Valor Descrição 0 A interrupção do pino correspondente é mascarada (desabilitada) 1 A interrupção do pino correspondente é enviada ao controlador de interrupção GPIORIS (GPIO Raw Interrupt Status) (Read only - RO) Valor Descrição 0 Não ocorreu uma condição de interrupção no pino correspondente 1 Ocorreu uma condição de interrupção no pino correspondente 11

12 Valor GPIOMIS (GPIO Masked Interrupt Status) Descrição 0 Uma condição de int. no pino correspondente não ocorreu ou está mascarada 1 Uma condição de int. no pino correspondente disparou uma int. para o controlador de interrupções Valor GPIOICR (GPIO Interrupt Clear) (W1C) Descrição 0 A interrupção correspondente não é afetada 1 A interrupção correspondente é limpa 12

13 ARM Nested Vector Interrupt Controller (NVIC) É o controlador de interrupções das séries ARM Cortex-M Responsável por tratar a maior parte das interrupções no MCU O NVIC no Cortex-M4 apresenta: 1) Suporte de até 240 interrupções com 256 níveis de prioridade para cada interrupção A implementação do NVIC no Tiva TM4C123G suporta 78 interrupções com 8 (0-7) níveis de prioridade, sendo 0 o nível mais alto de prioridade Baixa latência nas exceções e encaminhamento de interrupções Sempre 12 cycles, ou apenas 6 cycles com tail-chaining Detecção de nível e borda de sinais de interrupção Repriorização dinâmica de interrupções Uma interrupção externa não mascarável NMI (Non-maskable interrupt) 13

14 Exceções do Core ARM (System Handler Vectors) Reset: invocada no power on NMI: interrupção não mascarável usando o sinal NMI ou por software usando o registro Interrupt Control and State (INTCTRL) Hard Fault: exceção que ocorre devido a um erro durante o processo de exceção, ou porque um exceção não pode ser gerenciada por outro mecanismo de exceção Memory Management Fault: ocorre devido a uma violação de acesso à memória Bus Fault: ocorre devido a uma falha relacionada à memória durante uma transação de instrução ou memória de dado Usage Fault: ocorre devido a uma falta relacionada à execução de instrução, tais como: instrução indefinida, acesso ilegal, estado inválido de instrução, erro de retorno de exceção (divisão por zero) 14

15 SVCall: uma chamada de supervisor (SVC - Supervisor Call) é uma exceção sincronizada pela instrução SVC em um ambiente de sistema operacional (SO) para acessar funções do Kernel e device drivers Debug Monitor: esta exceção é causada pelo monitor de depuração e só é ativa quando habilitada PendSV: indica uma requisição de interrupção pendível usada em um ambiente de SO para troca de contexto e sincronizada pelo registro Interrupt Control and State (INTCTRL) SysTick: exceção que o sistema de temporização decrescente gera quando chega no valor 0 e é habilitado como interrupção. Interrupt (IRQ): é uma IRQ sinalizada por um periférico ou gerada por requisição de software a alimentado através do NVIC 15

16 Core ARM Tiva 16

17 ISR e Interrupt Vector Table Para utilizar as interrupções é necessário encontrar o número do vetor correspondente O número de vetor é utilizado para encontrar a localização na tabela do vetor para incluir o nome da ISR (página 104 do manual do TM4C123GH6PM) Core ARM IRQ Tiva 17

18 18

19 Configuração do NVIC com o TivaWare //*******************************************************************// // Arquivo driverlib/interrupt.h // Prototypes for the APIs. //******************************************************************* bool IntMasterEnable(void); bool IntMasterDisable(void); void IntRegister(uint32_t ui32interrupt, void (*pfnhandler)(void)); void IntUnregister(uint32_t ui32interrupt); void IntPriorityGroupingSet(uint32_t ui32bits); uint32_t IntPriorityGroupingGet(void); void IntPrioritySet(uint32_t ui32interrupt, uint8_t ui8priority); int32_t IntPriorityGet(uint32_t ui32interrupt); void IntEnable(uint32_t ui32interrupt); void IntDisable(uint32_t ui32interrupt); uint32_t IntIsEnabled(uint32_t ui32interrupt); void IntPendSet(uint32_t ui32interrupt); void IntPendClear(uint32_t ui32interrupt); void IntPriorityMaskSet(uint32_t ui32prioritymask); uint32_t IntPriorityMaskGet(void); void IntTrigger(uint32_t ui32interrupt); 19

20 Configuração da interrupção do GPIO com o TivaWare //*******************************************************************// // Arquivo "driverlib/gpio.h // Prototypes for the APIs. //******************************************************************* void GPIOIntEnable(uint32_t ui32port, uint32_t ui32intflags); void GPIOIntDisable(uint32_t ui32port, uint32_t ui32intflags); uint32_t GPIOIntStatus(uint32_t ui32port, bool bmasked); void GPIOIntClear(uint32_t ui32port, uint32_t ui32intflags); 20

21 Configuração do NVIC com o TivaWare 1) IntMasterEnable(void) Função que permite ao CPU responder a todas as chamadas de interrupção utilizadas 2) IntEnable(uint32_t ui32interrupt) Função para habilitar a interrupção do periférico indicado 3) GPIOIntEnable(uint32_t ui32port, uint32_t ui32intflags) Função onde um pino da GPIO do microcontrolador é configurado como interrupção e o parâmetro ui32intflags representa o pino a ser configurado: GPIO_INT_PIN_0, GPIO_INT_PIN_1,... ou GPIO_INT_PIN_7 21

22 4) GPIOIntTypeSet(uint32_t ui32port, uint8_t ui8pins, uint32_t ui32inttype) Função onde um pino da GPIO do CPU, que é configurado como interrupção, tem o seu modo de habilitação configurado, e o parâmetro ui32inttype, que representa o modo de habilitação da interrupção, pode ser configurado como: GPIO_FALLING_EDGE (borda de descida), GPIO_RISING_EDGE (borda de subida), GPIO_BOTH_EDGE (qualquer borda), GPIO_LOW_LEVEL (nível lógico baixo) e GPIO_HIGH_LEVEL (nível lógico alto). 5) GPIOIntEnable(uint32_t ui32port, uint32_t ui32intflags) Função onde um pino da GPIO do microcontrolador é configurado como interrupção e o parâmetro ui32intflags representa o pino a ser configurado: GPIO_INT_PIN_0, GPIO_INT_PIN_1,... ou GPIO_INT_PIN_7. 22

23 Exemplo Exemplo de configuração de uma Interrupção no Port F e Pino 4 (SW1) por borda de descida: 1) Incluir as funções a seguir para configurar a interrupção do PF4 // Configura o PF4 com interrupção na borda de descida GPIOIntTypeSet(GPIO_PORTF_BASE, GPIO_PIN_4, GPIO_FALLING_EDGE); // Habilita a interrupção do pino PF4 GPIOIntEnable(GPIO_PORTF_BASE, GPIO_PIN_4); // Habilita a interrupção do GPIOF IntEnable(INT_GPIOF); 23

24 2) Para que uma função de interrupção ISR seja executada, é necessário declará-la no arquivo startup_ccs.c do projeto que possui a tabela de vetor de gerenciamento das funções. Na linha da IRQ para o GPIOF, alterar o nome da função a ser chamada GPIOD_Int_Handler (nome arbitrário) 24

25 Alterar o nome padrão IntDefaultHandler para o novo nome da função ISR GPIOD_Int_Handler 25

26 3) Declare a função a ser chamada através da interrupção desejada como função externa ao código arbitrário //*********************************************************** // Declarações externas para encaminhamento de interrupções //*********************************************************** extern void GPIOD_Int_Handler(void); 4) No arquivo principal, escrever a função de interrupção associada ao pino e limpar o flag de interrupção que o gerou. //*********************************************************************** // Interrupção por borda de descida no GPIOF Pino 4 (SW1) //*********************************************************************** void GPIOD_Int_Handler(void){ GPIOPinWrite(GPIO_PORTF_BASE, RED_LED BLUE_LED GREEN_LED, RED_LED); SysCtlDelay(atraso_100ms); GPIOPinWrite(GPIO_PORTF_BASE, RED_LED BLUE_LED GREEN_LED, 0x00); GPIOIntClear(GPIO_PORTF_BASE, SW1); } 26

27 Configuração dos registros do NVIC sem o TivaWare Pesquisar a função dos registradores: Interrupt 0-31 Set Enable (ENn) Interrupt 0-31 Clear Enable (DISn) Interrupt 0-31 Set Pending (PENDn) Interrupt 0-31 Clear Pending (UNPENDn) Interrupt 0-31 Active Bit (ACTIVEn) Interrupt 0-3 Priority (PRIm) onde n=0...4 e m = Exemplo: Qual é o registro EN e qual o bit deve ser setado para habilitar a interrupção do GPIOF (IRQ 30)? Resp: IRQ/32 => 30/32 = 0 (EN0) e resto 30 (bit 30) EN0 = 1<<30; 27

28 28

29 Referências Main page: Tiva C Series TM4C123G LaunchPad: TM4C123GH6PM folder: LaunchPad Wiki: Valvano, Jonathan. Embedded Systems (Introduction to Arm\xae Cortex\u2122-M Microcontrollers) (p. 260). Jonathan Valvano. E Microcontroladores ARM7 (Philips - Família LPC213x) : O poder dos 32 Bits - teoria e prática / Daniel Rodrigues de Sousa Microcontroladores ARMTM CortexTM-M3 (família LPC175x/6x da NXP) : Programação em linguagem C / Alberto Noboru Miyadaira Introdução aos microcontroladores ARM Cortex-M4 Tiva C Series da Texas Instruments, Stéfano Andrade de Souza, Março de