Arquiteturas Não Convencionais de Computadores

Transcrição

1 Arquiteturas Não Convencionais de Computadores

2 Interligando Processador e Periféricos

3 Roteiro da Aula Sistema de Entrada/Saída Conceitos básicos Discos Barramento Características Sincronização Arbitragem Implementando Entrada/Saída Suporte do S.O. Suporte do processador Tipos de Entrada/Saída Projetando um sistema de Entrada/Saída Resumo

4 Sistema de E/S Dependentes da tecnologia Considerações de projeto: a possibilidade de expandir o sistema o comportamento no caso de falhas o desempenho

5 Sistema de E/S Processor Interrupts Cache Memory I/O bus Main memory I/O controller I/O controller I/O controller Disk Disk Graphics output Network

6 Sistema de E/S Desempenho tempo de acesso (latência) taxa de transferência (throughput) Dependência: características do dispositivo conexão com o sistema hierarquia de memória sistema operacional (software de I/O)

7 Desempenho com E/S Aplicação: tempo execução =100 seg CPU = 90 seg, E/S = 10 seg tempo execução = tempo CPU + tempo E/S desempenho da CPU melhora de 50% a cada ano e o do sistema de E/S não tn=to/(1+c) n Quanto mais rápida será a aplicação daqui a 5 anos?

8 Desempenho com E/S N anos Tempo CPU Tempo E/S Tempo total % tempo I/O /1.5= Melhora do Desempenho CPU =7.5 Melhora do Tempo Total =4.5

9 Desempenho de E/S Métricas depende da aplicação Taxa de transferência Quantidade de dado transferido Quantidade de operações de E/S Tempo de resposta

10 Dispositivos de E/S Comportamento Entrada (read once) Saída (write only) Armazenamento( Podem ser re-lidos e reescritos) Taxa de Transferência de Dados

11 Dispositivos de E/S

12 Flash Storage Armazenamento de semicondutores não voláteis mais rápido que o disco Menor, menor potência, mais robusto Mas mais $ / GB (entre disco e DRAM)

13 Flash Types Flash NOR: bit como a porta NOR Acesso aleatório de leitura / gravação Usado para armazenamento deinstrução em sistemas embarcados Flash NAND: célula bit como porta NAND Maior densidade (bits / área), mas acesso de bloco por vez Mais barato por GB Usado para chaves USB, armazenamento de mídia,...

14 Disk Storage Armazenamento magnético rotativo não volátil

15 Disk Drivers:Terminologia Arm Head Sector Inner Track Outer Track Actuator Platter Vários pratos, com a informação armazenada magneticamente em ambas superfícies (usual) Bits armazenados em trilhas, que por sua vez são divididas em setores (e.g., 512 Bytes) O Atuador move a cabeça (fim do braço,1/superfície) sobre a trilha ( seek ), seleciona a superfície, espera pelo setor passar sob a cabeça, então lê ou escreve Cilindro : todas as trilhas sob as cabeças

16 Foto: Braço, Cabeça, Atuador e Pratos Eixo Braço Cabeça Atuador Pratos (12)

17 Discos magnéticos Platter Platters Tracks # discos: 1-15 (2 lados) rotação: rpm diâmetro: 1-8 inch # trilhas: # setores: setor: 512 bytes Sectors Track

18 Discos magnéticos Acesso: posicionamento da cabeça leitura/escrita seek time (mínimo, máximo, médio) seleção do setor rotational delay (médio) ARD = 0.5/3600 RPM = 0.5/3600/60=8.3ms tempo de transferência depende do tamanho do setor, rotação e capacidade de armazenamento da trilha 1997: 2-15 MB/seg cache de disco: 40 MB/seg

19 Discos magnéticos Calculando tempo de leitura: Qual o tempo para ler um setor de um disco rotacionando a rpm? Seek time = 6ms (médio) Taxa = 50 MB/seg Overhead controle = 0,2ms Tempo = seek + rotational + transferencia + overhead Tempo =6ms + 0.5/(10000/60) + 0.5KB/(50MB/seg) + 0,2ms Tempo =6ms ,2ms=9,2ms

20 Discos / História 1973: 1. 7 Mbit/pol2 140 MBytes 1979: 7. 7 Mbit/pol2 2,300 MBytes source: New York Times, 2/23/98, page C3, Makers of disk drives crowd even more data into even smaller spaces

21 Areal Density Discos: história : 63 Mbit/pol2 60,000 MBytes source: N.Y. Times, 2/23/98, page C : 1450 Mbit/pol Mbytes (2.5 diâmetro) Year 1997: 3090 Mbit/p Mbytes (3.5 diâmetro) 2000: 10,100 Mb/p2 25,000 MBytes 2000: 11,000 Mb/p2 73,400 MBytes

22 Discos

23 Discos

24 Sistemas de Armazenamento Confiabilidade e Disponibilidade Infra-estrutura de Hardware

25 Confiabilidade e Disponibilidade

26 Confiança, confiabilidade e Disponibilidade Confiança = qualidade de serviço 1. Especificação do serviço Serviço entregue como especificado 2. Interrupção do serviço Serviço entregue é diferente do especificado Transições de 1 para 2: falhas Transições de 2 para 1: restauração

27 Confiança, confiabilidade e Disponibilidade Service accomplishment Service delivered as specified Restoration Failure Fault: falha de componente Pode levar ou não a uma falha no sistema Service interruption Deviation from specified service Infra-estrutura de Hardware

28 Confiança, confiabilidade e Disponibilidade Confiabilidade = Medida da realização continua do serviço Tempo para a falha (MTTF) Interrupção do serviço Tempo médio para reparo (MTTR) Tempo médio entre falhas (MTBF) MTBF = MTTF + MTTR

29 Confiança, confiabilidade e Disponibilidade Disponibilidade: medida de realização de um serviço: Disponibilidade= MTTF / (MTTF + MTTR)

30 Confiança, confiabilidade e Disponibilidade Para aumentar a MTTF, deve-se melhorar a qualidade dos componentes ou projetar o sistema para continuar operando no caso de falha. Fault avoidance: previne a ocorrência de falha por construção Fault tolerance: uso de redundancia ou bypass de componentes com falhas. Detecção da Falha vs. correção da Falha Falhas permanentes vs. Faltas transientes

31 RAIDs: Disk Arrays Redundant Array of Inexpensive Disks Arrays de discos pequenos e baratos Aumento da taxa de transferência Dado espalhado sobre múltiplos discos Acessos múltiplos são feitos a vários discos simultâneamente Reliability é menor que num disco UNICO MAS availability pode ser melhorada pela adição de discos redundantes(raid) Informação perdida pode ser recuperada através da informação redundante MTTR: tempo de reparo é da ordem de horas MTTF: tempo para acontecer uma falha é dezenas de anos.

32 RAID: Level 0 (No Redundancy; Striping) blk1 blk2 blk3 blk4 Discos pequenos múltiplos em vez de um grande disco Espalhamento de blocos sobre discos múltiplos striping significa que múltiplos blocos podem ser acessados em paralelo aumentando o desempenho. Um sistema de 4 discos resulta em uma taxa 4X maior que a de um disco único. Mesmo custo que um disco grande Nenhuma redundancia, e se um disco falhar? Falha em um ou mais discos é mais provável a medida que o número de discos aumenta.

33 RAID: Level 1 (Redundancy via Mirroring) blk1.1 blk1.2 blk1.3 blk1.4 blk1.1 blk1.2 blk1.3 blk1.4 Use o dobro de discos de RAID 0 (e.g., 8 pequenos discos com um segundo conjunto de 4 duplicata de primeiro conjunto) existe uma cópia do dado. # discos redundantes = # de discos de dados então o custo duplica Escrita deve ser feita em ambos conjunto então o desempenho cai pela metade. E se um disco falha? redundant (check) data O sistema acessa o disco espelho para acessar o dado.

34 RAID: Level 2 (Redundancy via ECC) blk1,b0 blk1,b1 blk1,b2 blk1,b3 Checks 4,5,6,7 Checks 2,3,6,7 Checks 1,3,5, ECC disks ECC discos 4 e 2 aponta para o disco 6 ou 7, MAS disco ECC disco 1 informa que disco 7 está OK, então disco 6 deve ter falha. ECC discos contem a paridade de um conjunto de discos diferentes e com sobreposição # discos redundantes = log (# total de discos de dado) quase o dobro do custo de um disco grande. Escrita requer computar a paridade para escrever nos discos ECC Leitura requer ler disco ECC e confirmar a paridade. Pode tolerar falha limitada, desde que o dado pode ser Arquiteturas Não Convencionais reconstruído. de Computadores

35 RAID: Level 3 (Bit-Interleaved Parity) blk1,b0 blk1,b1 blk1,b2 blk1,b (odd) bit parity disk Custo de alta disponibilidade é reduzido a 1/N onde N é o número de discos em um protection group # discos redundantes = 1 # grupos de proteção Escrita requer escrita do dado no disco de dado assim como computar a paridade (leitura de outros discos) Pode tolerar falha limitada desde que o dado pode ser reconstruído. Leitura requer a leitura de todos os discos operacionais assim como o disco de paridade para calcular o dado desaparecido que estava armazenado no disco com falha. Arquiteturas Não Convencionais de Computadores

36 RAID: Level 3 (Bit-Interleaved Parity) blk1,b0 blk1,b1 blk1,b2 blk1,b disk fails (odd) bit parity disk Custo de alta availability é reduzido a 1/N onde N é o número de discos em um protection group # discos redundantes = 1 # grupos se proteção Escrita requer escrita do dado no disco de dado assim como computar a paridade (leitura de outros discos) Pode tolerar falha limitada desde que o dado pode ser reconstruído. Leitura requer a leitura de todos os discos operacionais assim como o disco de paridade para calcular o dado desaparecido que estava armazenado no disco com falha.

37 RAID: Level 4 (Block-Interleaved Parity) blk1 blk2 blk3 blk4 Custo para maior disponibilidade permanece 1/N mas a paridade é armazenada como blocos associados com conjuntos de blocos de dados Desempenho 4X maior (striping) block parity disk # discos redundantes = 1 # de grupos de proteção Suporta small reads e small writes (leituras e escritas que acessam apenas um disco no grupo de proteção) Olhando os bits modificados quando ecrevendo uma nova informação, necessita apenas mudar bits correspondentes no disco de paridade. O disco de paridade deve ser atualizado a cada escrita, tornando-se um bottleneck. Pode tolerar falha limitada desde que o dado pode ser reconstruído

38 RAID 3 vs RAID4

39 Pequenas Escritas RAID 3 small writes New D1 data D1 D2 D3 D4 P 3 leituras e 2 escritas envolvendo todos os discos RAID 4 small writes New D1 data D1 D2 D3 D4 P D1 D2 D3 D4 P 2 leituras e 2 escritas envolvendo apenas dois discos D1 D2 D3 D4 P

40 RAID: Level 5 (Distributed Block-Interleaved Parity) one of these assigned as the block parity disk Custo para maior disponibilidade permanece 1/N mas o bloco de paridade pode ser localizado em qualquer um dos discos (sem bottleneck para escritas) 4X mais desempenho (striping) # discos redundantes = 1 # grupos de proteção Suporta small reads e small writes (leituras e escritas em um (ou poucos) discos de dados em um grupo de proteção.) Permite escrita múltiplas e simultâneas desde que blocos de paridade não estejam localizados no mesmo disco. Pode tolerar falha limitada desde que o dado pode ser reconstruído

41 Distributing Parity Blocks RAID 4 RAID P P P P P P P3 13 P Se distribuirmos os blocos de paridades por todos os discos, escritas poderão se feitas em paralelo.

42 Comparando

43 Sistema de E/S Processor Interrupts Cache Memory I/O bus Main memory I/O controller I/O controller I/O controller Disk Disk Graphics output Network

44 Barramentos CPU Memória I/O Barramento de dados Barramento de endereços Barramento de controle Vantagens: -versatilidade - baixo custo Desvantagens: - limita taxa de transmissão - # de dispositivos - tamanho do barramento

45 Disco lendo memória envio endereço C o n t r o l l i n e s M e m o r y D a t a l i n e s P r o c e s s o r a D i s k s C o n t r o l l i n e s M e m. o r y D a t a l i n e s P r o c e s s o r D i s k s b. M e m o r y Leitura dos dados c. C o n t r o l l i n e s D a t a l i n e s D i sk s P r o c e s s o r

46 Disco escrevendo em memória envio endereço C o n t r o l l i n e s M e m o r y P r o c e s s o r D a t a l i n e s a. D i s k s C o n t r o l l i n e s M e m o r y P r o c e s s o r D a t a l i n e s b. Escrita dos dados D i s k s

47 Tipos de barramentos Processador Memória Backplane (CPU, memória, I/O) I/O Processor Processor-memory bus Memory Backplane bus Bus adapter Bus adapter I/O bus Bus adapter I/O bus c.

48 Barramento - Temporização Barramento síncrono Este tipo de barramento exige que todo o tráfego de dados e controle seja sincronizado sob uma mesma base de tempo (clock) Vantagens: simplicidade desempenho Problemas: dispositivos devem ter a mesma frequência do clock curtas distancias Processador-memória

49 Barramento - Síncrono Ciclo de leitura T1 T2 T3 MREQ - 0 RD - 0 T 1 - CPU ativa sinais de controle e endereço relógio endereço endereço de memória Memória decodifica endereço T 2 - Endereço estável no barramento dados MREQ dados Memória coloca dados no barra - mento de dados T 3 - Memória libera dados no barramento RD MREQ - 1 RD - 1 -Dados são lidos pela CPU -CPU desabilita controle

50 Barramento -Temporização Barramento assíncrono Este barramento não possui um relógio mestre. Os ciclos de barramentos podem ter qualquer duração e não precisam ser iguais para todas as situações. Podem incluir vários dispositivos Necessita de protocolo de handshake Pode ser longo Barramento de I/O

51 Protocolo de Barramento Assíncrono Leitura da memória por um I/O device ReadReq Data 1 addr 2 3 data Ack 4 6 DataRdy 5 7 I/O device sinaliza requisição ativando ReadReq e colocando addr nas linhas de dados. 1. Memória vê ReadReq, lê addr da linha de dados e ativa Ack 2. I/O device vê Ack e desativa ReadReq e linhas de dados 3. Memory vê ReadReq e desativa Ack 4. Quando dado da memória está pronto disponibiliza e ativa DataRdy 5. I/O device vê DataRdy, lê dado e ativa Ack 6. Memória vê Ack, libera linhas de dados e desativa DataRdy 7. I/O device vê DataRdy deastivado e desativa Ack

52 Melhorando o desempenho Aumentar barramento de dados Separar linhas de dados e endereços Transferência em blocos Maior custo Maior tempo de resposta

53 Acessando o barramento Mestre do barramento inicia e controla todas as requisições ao barramento Quem pode ser mestre? Processador Dispositivo de I/O

54 Mestre único (processador) Bus request lines Memory Bus Processor a. Disks Memory Bus request lines Bus Processor b. Disks Memory Bus request lines Bus Processor c. Disks

55 Mestre único (processador) Vantagem: simplicidade Desvantagem: Processador coordena todas as transações de barramento degradação do desempenho

56 Múltiplos Mestres Processador e dispositivos de E/S podem se tornar mestres Necessidade de protocolo request granted bus-release Necessidade de esquema de arbitragem

57 Barramento - Arbitragem O que acontece quando dois ou mais dispositivos querem se tornar mestres do barramento ao mesmo tempo? A arbitragem decide qual mestre terá o controle do barramento num dado instante Arbitragem centralizada Arbitragem descentralizada

58 Barramento - Arbitragem Centralizada Arbitragem no barramento PCI (centralizado) Exemplo para três dispositivos O árbitro decide qual mestre controla o barramento Desvantagem: dependência do árbitro Árbitro PCI Disp. PCI A Disp. PCI B Disp. PCI C

59 Barramento - Arbitragem Híbrido (centralizada e distribuída) Barramento de um nível usando daisy-chaining Highest priority Lowest priority Device 1 Device 2 Device n Bus arbiter Grant Grant Grant Release Request Características 1. Todos os dispositivos são ligados em série, assim a permissão, dada pelo árbitro, pode ou não se propagar através da cadeia. 2. Cada dispositivo deve solicitar acesso ao barramento. 3. O dispositivo mais próximo do árbitro tem maior prioridade.

60 Barramento - Arbitragem Híbrida (centralizada e distribuída) Arbitragem com dois níveis de prioridade Árbitro requisição nível 1 requisição nível 2 permissão 1 permissão 2 Características D1 D2 D3 D4 1. Cada dispositivo se liga a um dos níveis de requisição. 2. Os dispositivos com tempos mais críticos se ligam aos níveis de maior prioridade. 3. Se múltiplos níveis de prioridade são requeridos ao mesmo tempo, o árbitro solta a permissão apenas para os de prioridade mais alta.

61 Barramento - Arbitragem Descentralizada Arbitragem distribuída por seleção própria múltiplas linhas de requisição dispositivos requisitantes determinam quem vai usar o barramento (prioridade) Ex: NuBus (Macintosh) Arbitragem distribuída com detecção de colisão requisições independentes colisões são detectadas e resolvidas Ex: Ethernet

62 Barramento - Aspectos de projeto Considerações na implementação de do barramento do sistema: Opções Alta Performance Baixo custo Largura do barramento Endereços e dados separados Multiplexação das linhas de endereço/dados Largura de dados 16 bits, 32 bits,... (Quanto Menor, mais barato maior mais rápido) Transações por pacotes Múltiplas palavras menos overhead Transferência por palavra é mais simples Barramentos masters Múltiplos mestres (requer arbitragem) Apenas um mestre (sem arbitragem) Relógio (Clocking) Síncrono Assíncrono

63 Barramento - Padrões Firewire USB 2.0 PCI Express Serial ATA Serial Attached SCSI Intended use External External Internal Internal External Devices per channel Data width 4 2 2/lane 4 4 Peak bandwidth Hot pluggable 50MB/s or 100MB/s 0.2MB/s, 1.5MB/s, or 60MB/s 250MB/s/lane 1, 2, 4, 8, 16, MB/s Yes Yes Depends Yes Yes Max length 4.5m 5m 0.5m 1m 8m Standard IEEE 1394 USB Implementers Forum 300MB/s PCI-SIG SATA-IO INCITS TC T10

64 Executando operações de E/S Comunicação com os dispositivos de E/S: envio de comandos aos dispositivos transferência de dados de/para dispositivos análise do status dos dispositivos e da transmissão Interface entre usuário e dispositivo Sistema Operacional

65 Suporte do S.O. a E/S Proteção garante o acesso a dispositivos/dados para os quais se tenha permissão Abstração (dispositivo) possui rotinas específicas com detalhes de cada dispositivo Gerenciamento trata as interrupções causadas pelos dispositivos Escalonamento controla a utilização de dispositivos compartilhados entre processos

66 Software de E/S Organizado em camadas Processo (usuário) Rotinas indep. do dispositivo. Device drivers Interrupt handler Tradução de símbolos (dispositivos,tam.etc.) Código dependente do dispositivo

67 Implementando E/S Instruções especiais Registradores especiais status dos dispositivos dado a ser recebido/transmitido Proteção instruções privilegiadas (só podem ser executadas via S.O.)

68 Implementando E/S E/S mapeada em memória Range de endereços de memória para armazenar status e dados Instruções de E/S : instruções de acesso à memória Proteção: tradução do endereço

69 Implementando E/S Polling CPU DISPOSITIVO 1- lê status do disp. 2- envia status 3- Inspeciona status, se não está pronto va para 1 4- escreve no reg. dado 5- aceita dado, status=ocupado até escrita terminada 6- se existe mais dados vá para 1

70 Polling Vantagens: E/S controlada pela CPU simplicidade de implementação Dispositivos que iniciam E/S: Mouse Impressora Problema: CPU fica esperando pelo dispositivo

71 Polling - Overhead #ciclos pooling =400, clock= 500 MHz Qual a fração de tempo da CPU em cada um dos casos: Mouse deve ser verificado 30 vezes/seg Floppy transfere palavras de 16 bits a uma taxa de 50 KB/seg O disco rígido transfere blocos de 4 palavras a uma taxa de 4MB/seg.?

72 Polling Vantagens: E/S controlada pela CPU simplicidade de implementação Dispositivos que iniciam E/S: Mouse Impressora Problema: CPU fica esperando pelo dispositivo

73 Polling - Overhead #ciclos polling =400, clock= 500 MHz Qual a fração de tempo da CPU em cada um dos casos: Mouse deve ser verificado 30 vezes/seg Floppy transfere palavras de 16 bits a uma taxa de 50 KB/seg O disco rígido transfere blocos de 4 palavras a uma taxa de 4MB/seg.?

74 Polling- Overhead Mouse: #ciclos = 30 x #ciclos polling = 30 x 400 = ciclos Fração CPU = 12000x10 2 /500x10 6 =0.002% Floppy: (50 KB/seg)/2 bytes = 25K polling/seg #ciclos=25k x 400 = 10x10 6 Fração CPU = 10x10 6 x10 2 /500x10 6 =2%

75 Polling - Overhead Disco rígido: (4MB/seg)/16 bytes = 250K pooling/seg #ciclos=250k x 400 = 100x10 6 Fração CPU = 100x10 6 x10 2 /500x10 6 =20%

76 Interrupt-driven I/O CPU executa outras instruções enquanto espera E/S Sincronização: interrupção disp. E/S está pronto para nova transferência operação de E/S terminou ocorreu erro Vantagem: melhor utilização da CPU

77 Interrupt-driven Overhead Exemplo anterior: Disco rígido transferência em 5% do tempo Overhead interrupção = 500 ciclos (4MB/seg)/16 bytes = 250K transf./seg #ciclos=250k x 500 = 125x10 6 Fração CPU = 125x10 6 x10 2 /500x10 6 =25% como o disco só transmite em 5% do tempo: Fração CPU =25% x 5% = 1.25% Vantagem: Ausência de overhead quando dispositivo não está transmitindo

78 DMA(transf. autonoma) Transferência de blocos de dados 80 a 512 bytes E/S controlada pelo dispositivo de E/S parametros: end. memória tamanho blocos end. Dispositivo Interrupção da CPU quando DMA termina

79 DMA Overhead Exemplo anterior: Disco rígido Blocos => 8KB transmissão em 100% do tempo Setup=1000 ciclos Overhead interrupção = 500 ciclos Tempo DMA = 8KB/(4MB/seg)=2x10-3 seg #ciclos/seg= ( )/ 2x10-3 =750x10 3 Fração CPU = 750x10 3 x10 2 /500x10 6 =0,2%

80 E/S Macintosh 7200 Processor Main memory PCI interface/ memory controller Stereo input output I/O controller Serial ports I/O controller Apple desktop bus I/O controller PCI CDROM I/O controller I/O controller Disk SCSI bus Graphics output Ethernet Tape

81 Resumindo Entrada/Saída Desempenho: latência e taxa de transferência Dependability Discos e RAID Barramento Síncrono e assíncrono Arbitragem

82 Resumindo Implementando operações de E/S Software de E/S Instruções do processador Tipo de E/S Polling Interrupção DMA