Projeto NEUTRINOS ANGRA

Transcrição

1 Projeto NEUTRINOS ANGRA Trigger e Aquisição de dados para o Projeto Neutrinos Angra Centro Brasileiro de Pesquisas Físicas 24 de Maio de 2007

2 Definição PMT front-end processar sinais da eletrônica de front-end, incluindo sinais do detector central e do sistema de VETO selecionar e classificar somente os eventos de interesse (trigger) monitorar a estabilidade e a performance dos detectores front-end cintilador monitorar parâmetros como temperatura, alta tensão, etc armazenar as informações (física e monitoração) em mídia permanente detectores e front-end TRIGGER E AQUISIÇÃO DE DADOS análise de dados

3 Estrutura ÁREA Trigger e Aquisição de Dados SUB-ÁREA Eletrônica Software Transmissão e Armazenamento Neutrino VETO EQUIPE Herman 1 Artur Vilar 1 Mário Vaz 1 Wallace 1 Lucas Petersen 2 Luciano Manhães 3 Luis Fernando 2 Márcio Portes 1 Marcelo Portes 1 1. CBPF 2. UNICAMP 3. COPPE/PEE

4 Cenário Detecção de Neutrino 134 PMTs aquisição de dados (digitalização) e trigger janela de aquisição de 150 µs (máx) por evento VETO 110 cintiladores Somente Trigger (discriminadores) Calibração VEM (Vertical Muon) (?), LEDs ou fontes radioativas 110 canais (cintiladores superiores, inferiores e laterais) decodificação X&Y para os canais superiores e inferiores

5 Detecção de Neutrino - diagrama PMT Signal conditioning integrated on the PMT base 250 MSPS sample rate Analog-to-Digital conversion Trigger logic leading-edge discriminators 10-bit resolution 2 ms Buffers Control logic high-speed FPGA(s) VME bus

6 Detecção de Neutrino - buffer GPS Antenna PMT Signal conditioning ADC 250MHz Trigger logic VETO front buffer 4 µs Control logic VME bus GPS receiver long buffer 2 ms

7 Detecção de Neutrino - temporização Trigger_1 (positron) Trigger_2 (neutron) 1st pulse to front buffer (2µs) 2nd pulse to front buffer (2µs) 4µs window 150µs event window verifying VETO Long buffer capacity (per PMT channel): ordinary situation: (1 event = 2 pulses) 4 µs 500 events unusual situation: (1 event = 4 pulses) 8 µs 250 events

8 Detecção de Neutrino - tecnologias Analog-to-Digital converter AD MSPS 12 bits DNL = ±0.3 LSB INL = ±0.5 LSB MSPS FIFO (long buffer) IDT72T ,288 x MHz FPGA (logic) Stratix II EP2S15 12,480 LUTs 419,328 bits RAM 275 MHz FIFO

9 Detecção de Neutrino - módulo front panel ADCs FPGA (bus control) VME bus padrão VME 6U um módulo: 8 ADC channels (combo-d connector) P1 8 canais 250 MHz buffer por canal = 2 ms 134 PMTs => 17 módulos (1 crate) 4 generic in/out (LEMO) 23cm linhas dedicadas no P2 para o VETO linhas de interrupção para sinalizar condição buffer quase cheio 10 inputs for LVDS signals (IDC connector) P2 registradores de controle / status (ex.: número de eventos no buffer) FIFO (data buffer) TDC scale 1:2.5 16cm FPGA (time, VETO) FPGA (ADC buffer, trigger) Discriminators (leading-edge)

10 Sistema de VETO - diagrama scintillator Signal Conditioning Leading-edge discrimination front-end electronics Trigger logic and control FPGA VME bus

11 Sistema de VETO - lógica trigger signals (LVDS) FPGA TOP plane BOTTOM plane X(top) = X(bottom)? Y(top) = Y(bottom)? VEM flag AROUND volume Any logic other flags scintillators

12 Sistema de VETO - módulo LVDS input channels front panel LVDS receivers LVDS receivers FPGA VME bus P1 P2 padrão VME 6U um módulo: 2 conectores no painel frontal 68 canais de entrada LVDS (total) uso de LVDS receivers para reduzir pinos de I/O na FPGA 110 cintiladores 2 módulos 26 canais de entrada extras para novas idéias (16cm x 23cm)

13 Trigger/DAQ - integração Neutrino detection VETO 128 PMTs 110 scintillators Signal conditioning Signal Conditioning Analog-to-Digital conversion Buffers Trigger logic Control logic Leading-edge discrimination Trigger logic and control VME bus

14 Trigger/DAQ estimativa de custo Estimativa muito preliminar para o sistema completo (19 módulos) unit qty total item part number description (US$) (US$) 1 AD9230BCPZ-250 ADC, 12 bits, 250 MSPS CIs mais caros 2 3 IDT72T20128L4BB EP2S15F484C5 FIFO, x 10 FPGA Stratix II EP2C5F256C7 FPGA Cyclone II Crate VME 6U + power supply PCB manufacturing (1 board) Device mounting (1 board) Não incluído: outros CIs, cabos e conectores US$200 / canal

15 Trigger/DAQ transmissão LAN (Local Area Network) 10Mbps? 54Mbps? Angra Network Structure 2Mbps Trigger/DAQ Tecnologias Ethernet TCP/IP CBPF DETECTOR ARMAZENAMENTO

16 Projeto NEUTRINOS ANGRA Trigger e Aquisição de dados para o Projeto Neutrinos Angra Centro Brasileiro de Pesquisas Físicas 24 de Maio de 2007