SISTEMAS DIGITAIS MEEC de Janeiro de 2015, 11:30

Documentos relacionados
SISTEMAS DIGITAIS MEFT / MEAer de Junho de 2013, 11:30

SISTEMAS DIGITAIS MEEC de Janeiro de 2014, 11:30

2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

SISTEMAS DIGITAIS MEEC de Janeiro de 2014, 11:30

SISTEMAS DIGITAIS MEEC de Janeiro de 2016, 11:30

2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

SISTEMAS DIGITAIS MEEC de Fevereiro de 2018, 11:30

SISTEMAS DIGITAIS MEEC de Fevereiro de 2017, 11:30

SISTEMAS DIGITAIS MEFT / MEAer de Julho de 2016, 08:00

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

SISTEMAS DIGITAIS MEEC / LEIC-A de Novembro de 2012, 19:30

SISTEMAS DIGITAIS MEEC de Novembro de 2013, 20:00

SISTEMAS DIGITAIS MEFT / MEAer de Abril de 2013, 19:00

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

SISTEMAS DIGITAIS MEEC de Janeiro de 2019, 11:30

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

SISTEMAS DIGITAIS MEEC / LEIC-A de Novembro de 2012, 19:30

TESTE. SISTEMAS DIGITAIS MEEC de Novembro de 2013, 20:00

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

SISTEMAS DIGITAIS MEFT/MEAer de Maio de 2017, 19:00

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

SISTEMAS DIGITAIS MEEC de Novembro de 2014, 20:00

SISTEMAS DIGITAIS MEEC de Novembro de 2014, 20:00

SISTEMAS DIGITAIS MEEC de Novembro de 2015, 19:00

SISTEMAS DIGITAIS MEEC de Janeiro de 2016, 11:30

Exame 1 Sistemas Digitais - MEEC 2009/10 1. Aluno Nº

a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar).

SISTEMAS DIGITAIS MEEC de Novembro de 2016, 19:00

2º TESTE (Questões 4, 5, 6, 7 e 8)... 1h30m EXAME (Questões 1 a 8)... 2h30m

Antes de começar o exame leia atentamente esta folha de rosto

Antes de começar o exame leia atentamente esta folha de rosto

Exame de 2ª Época - 8 de Fevereiro de Antes de começar o exame leia atentamente esta folha de rosto

SISTEMAS DIGITAIS MEEC de Novembro de 2015, 19:00

Antes de começar o exame leia atentamente esta folha de rosto

Antes de começar o exame leia atentamente esta folha de rosto

Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.

SISTEMAS DIGITAIS MEEC de Novembro de 2016, 19:00

f (x 3,x 2,x 1,x 0 ) = Π M (1,4,8,9,10,15). Π M d (12,13)

Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.

Teste 2 Sistemas Digitais - MEEC 2009/10 1. Aluno Nº

Exame de 1ª Época - 23 de Janeiro de Antes de começar o exame leia atentamente esta folha de rosto

Aluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

Antes de começar o exame leia atentamente esta folha de rosto

SISTEMAS DIGITAIS MEFT/MEAer de Abril de 2016, 18:00

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Engenharia Física Tecnológica

Antes de começar o exame leia atentamente esta folha de rosto

Exame 2 Sistemas Digitais - MEEC 2008/9 1. Aluno Nº

Antes de começar o exame leia atentamente esta folha de rosto

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores. Sistemas Digitais. 1ª Teste 2 de Novembro de 2005

SISTEMAS DIGITAIS MEEC de Novembro de 2017, 20:00

Exame 2 Sistemas Digitais - MEEC 2009/10 1

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores. Sistemas Digitais. 3º Teste 21 de Dezembro de 2005

Teste 2 Sistemas Digitais - MEEC 2011/12 1. Aluno Nº

Teste 2 Sistemas Digitais - LETI/LEE 2015/16 1. Aluno Nº

Teste 2 Sistemas Digitais - MEEC 2009/10 1

Aluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

SISTEMAS DIGITAIS. MEFT / MEAer de Julho de 2017, 08:00

SISTEMAS DIGITAIS MEEC de Novembro de 2017, 20:00

Teste 1 Sistemas Digitais - MEEC 2009/10 1

A) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D

Como todos os 1 s estão resolvidos pelos implicantes primos essenciais não é necessário considerar mais nenhum implicante primo.

CD AB Exame Sistemas Digitais - MEEC 2011/12 1

Sistemas Digitais (1999/2000)

EXAME DE SISTEMAS DIGITAIS (LEIC) JAN 2007(1ª Data)

(deve ser apresentados os bit de transporte sempre que aplicável). [1]

SISTEMAS DIGITAIS II Enunciados de Laboratório

1. [1 val] Converta para base 2 o número hexadecimal (base 16) B06E. Justifique.

Teste 2 Sistemas Digitais - MEEC 2011/12 1

Aluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

Representação de Informação. 1. Converta cada um dos seguintes números para o seu equivalente decimal: a)

Empréstimo Para o caso particular da presente operação, a partir do quarto bit, o

Universidade do Porto Faculdade de Engenharia

Pedro Tomás Horácio Neto

Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br

Introdução aos Trabalhos de Laboratório (Hardware/Software) Grupo:

NOME: TURMA

Teórico-prática n.º 8 Sistemas Digitais

Eletrônica Digital Lista de Exercícios

4. Desenhe um digrama esquemático para cada uma das funções abaixo. a.

Sistemas Digitais. Planificação das aulas teóricas e aulas práticas Ano Lectivo 2005/ 2006

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Engenharia Física Tecnológica

TABELA DO F/F. T Q n Q n+1

Trabalho Prático Nº 8

Sistemas Digitais (SD)

Escola Superior de Tecnologia Instituto Politécnico de Setúbal

Laboratório 3 RELATÓRIO. Identificação dos Alunos: Nome:Gonçalo Santos Número: Nome:Bernardo Bastos Número: 84012

NOME: TURMA. a) Diga, justificando, qual é o número mínimo de bits necessário para representar os valores da tensão.

Laboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro

ENGC40 - Eletrônica Digital

Teste 1 Sistemas Digitais - MEEC 2011/12 1

SISTEMAS DIGITAIS. bbbbbaaa. 1- Responda convenientemente às seguintes questões: a) Efetue, na base 2, a seguinte operação de multiplicação: [2]

catavento Dv 9 sistema electrónico de navegação Db 9 S bússola

REFERENCIAIS DO CURSO CERTIFICADO DE NÍVEL 4 ELECTRÓNICA DIGITAL (75 H)

UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim

Teste 1 Sistemas Digitais - MEEC 2006/7 1. Grupo I

Transcrição:

ntes de iniciar a prova, tenha em atenção o seguinte: i. prova contempla 1 perguntas, distribuídas por 12 páginas, e tem a duração de 2h3m. ii. prova é sem consulta. Sobre a secretária apenas deve encontrar-se a sua identificação (cartão de estudante). iii. Identifique todas as folhas do enunciado com o seu nome e número mecanográfico. Recorde que logo após terminar a prova todas as páginas serão desagrafadas e separadas. Folhas não identificadas não serão cotadas!!! iv. Resolva a prova no próprio enunciado. Para cada questão é fornecido um espaço próprio, dentro do qual deverá responder. sua dimensão está ajustada ao tamanho expectável da resposta. v. Excepcionalmente, e caso realmente necessite, pode usar o espaço extra disponível das páginas em branco, colocadas ao longo da prova. Nesse caso, deve indicar junto ao enunciado da pergunta que a resposta à mesma se encontra na página que utilizou. vi. Justifique adequadamente todas as respostas. vii. Responda à prova com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte a ela no fim. 1. Considere o número X = 1Dh, representado na base 16. a) Converta-o para a base 1.... [1, val.] b) Represente o mesmo número na base 8.... [,5 val.] c) Represente o número Y = -X na base 2, em notação em complemento para dois.... [,5 val.] luno: Nº Pág. 1 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

2. Considere a função lógica f(,b,c,d,e) incompletamente especificada, definida da seguinte forma: f(,b,c,d,e) = Σm(1,2,6,9,13,14,15,17,22,25,29,3,31) + Σm d(7,8,18,23) variável é a de maior peso e a variável E é a de menor peso. a) presente o mapa de Karnaugh correspondente a esta função, utilizando as linhas/colunas necessárias na grelha disponibilizada para o efeito.... [1, val.] b) Identifique a expressão algébrica do seguinte mapa de Karnaugh. Justifique, apresentando os implicantes (agrupamentos) correspondentes à função no mapa.... [1, val.] CDE B 1 11 1 11 111 11 1 1 11 1 X 1 X X X 1 1 X X X 1 X 1 X 1 1 X X 1 1 c) Na solução identificada na alínea anterior, qual o valor da função quando a entrada (,B,C,D,E) toma o valor 5? Justifique.... [,5 val.] luno: Nº Pág. 2 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

3. Considere a função lógica f(, B, C) = ( B) + B. ( + C), em que a variável é a de maior peso. a) presente, na quadrícula, a tabela de verdade correspondente às funções Booleanas ( B) ; ( + C) ; B. ( + C) ; f(, B, C)... [1, val.] b) Utilizando apenas descodificadores com 2 entradas (ver figura) e portas lógicas NOR de 2 entradas (não pode usar portas inversoras), projecte e implemente a função lógica f(,b,c).... [1, val.] X/Y 1 2 EN 1 2 3 luno: Nº Pág. 3 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

(Página deixada intencionalmente em branco.) luno: Nº Pág. 4 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

4. Pretende-se projectar um circuito que compara dois números de 4 bits (3:) e B(3:) em representação de complemento para dois. O circuito deverá apresentar na sua saída X(3:) o maior dos dois operandos de entrada ( ou B). Deverá ainda ter duas saídas de 1 bit cada (EQ e GT) que tomam valores de acordo com a seguinte tabela: Comparação EQ GT X(3:) =B 1 Indiferente (3:) ou B(3:) >B 1 (3:) <B B(3:) } 1 2 P 3 1 Q } 2 3 CI 1 2 3 CO Desenhe o diagrama lógico do circuito utilizando o circuito somador ilustrado na figura acima e o mínimo de logica discreta possível.... [2, val.] luno: Nº Pág. 5 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

5. Considere o circuito da figura. presente, na quadrícula, a tabela de verdade das funções f, f B, f C, f D, f E, f F, f G, f H e Y em função das variáveis (X 3,X 2,X 1,X ). ssuma que a variável X é a de menor peso.... [1,5 val.] X =1 f D X 1 =1 f C =1 f F X 2 =1 f B & f E B C in f G F S =1 C out Y X 3 =1 f f H Utilize apenas as linhas/colunas que considerar necessário. luno: Nº Pág. 6 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

6. Considere o circuito sequencial da figura seguinte, com uma entrada X e uma saída Y, e os tempos de propagação indicados na tabela: X & & & Clk Clk 1J EN C1 1K 1J EN C1 1K FF FF1 Q Q Q Q Q Q1 Y ND FF_JK t plh 1ns 2ns t phl 2ns 2ns t Hold 1ns 1ns t Setup a) Esboce as formas de onda indicadas para o circuito da figura.... [1, val.] Clock X Q1 Q Y 1 ns b) Determine a frequência máxima de relógio para a qual o circuito funciona correctamente. Justifique. [,5 val.] luno: Nº Pág. 7 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

7. Considere o contador representado em baixo. Utilizando o mínimo de lógica combinatória adicional, implemente um circuito que realize a contagem binária da sequência de todos os números ímpares entre 13 e 27 (i.e.:,13,15,17,19,21,23,25,27,13,15,17, )... [1,5 val.] Sugestão: preencha a tabela de transição de estados do contador e observe: i) o valor apresentado pelo bit menos significativo; ii) o valor dos restantes bits. CTR DIV 32 5CT= M1[Load] M2[Count] C2+ 1,5D 2D [1] [2] [4] [8] [16] luno: Nº Pág. 8 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

8. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por duas entradas (N,E) e uma saída (Z): / -/ 1/ -1/1-1/1 B D / -1/1 1/ -1/1 C -/ Codificação dos Estados 11 B 1 C 1 D a) presente, no quadriculado, a tabela de transição de estados deste circuito. Considere a codificação de estados indicada na tabela.... [1, val.] b) Sintetize as funções lógicas correspondentes às entradas dos flip-flops e à saída do circuito. Considere a utilização de flip-flops do tipo D.... [1,5 val.] luno: Nº Pág. 9 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

(Página deixada intencionalmente em branco.) luno: Nº Pág. 1 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

9. Projecte um sistema de memória constituído por 16k endereços e com palavras de 32 bits, de acordo com o mapa de memória ilustrado na figura. Considere que para a concretização deste projecto dispõe dos seguintes dispositivos de memória: RM 4k x 32 bits Flash 4k x 8 bits ssuma que todas as memórias dispõem de uma entrada CE (chip-enable), que permite colocar o barramento de dados em alta impedância. Pode utilizar os componentes que julgar mais convenientes para realizar o circuito de descodificação....[2, val.] NOT: Para garantir a legibilidade do circuito, represente as diferentes linhas de dados e de endereços através de barramentos. 32 bits RM 12k x 32 bits Flash 4k x 32 bits...b luno: Nº Pág. 11 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

1. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por 3 entradas (,B,C) e 3 saídas (P,Q,R): Clk C1 P Q R S 1 C=1 = C= S5 1 =1 S1 11 C= C=1 B= S2 1 S4 B=1 S3 1 =1 = C=1 C= S6 1 1D n 1 ddress Bus EPROM Data Bus n 4 n 2 n 3 SEL MUX 1 SEL n 5 MUX 1 2 3 1 B C Pretende-se implementar este circuito através de uma máquina de estados micro-programada constituída por uma EPROM e um registo. a) Represente, no diagrama de estados, uma codificação possível para os diferentes estados deste circuito.... [,5 val.] b) Identifique na figura a largura (nº bits) dos sinais representados no diagrama: n 1 a n 5.... [,5 val.] c) Determine o conteúdo da fracção da EPROM que permite implementar todas as transições do diagrama de estados que saem do estado S3 (indique o endereço e o valor das correspondentes posições da memória).... [1, val.] d) Indique qual a dimensão mínima da EPROM de forma a garantir o funcionamento do circuito, tendo em conta este diagrama de estados (não precisa fazer qualquer normalização para uma potência inteira de 2).... [,5 val.] luno: Nº Pág. 12 não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.