EE61 Eletrônica Digital I Prof. Fabiano Fruett Email: fabiano@dsif.fee.unicamp.br 3_b Memórias Semicondutoras 2. Semestre de 27 Memórias 1 Circuitos Integrados Digitais Memórias Semicondutoras Classificação Arquitetura Células de memória RAM ROM Circuitos periféricos Memórias 2
Classificação das Memórias Semicondutoras RAM SRAM DRAM RWM Seqüencial FIFO LIFO Shift register ROM ROM fixa PROM EPROM EEPROM RWM - Memória de escrita e leitura ROM Memória apenas de leitura RAM Memória de acesso aleatório Memórias 3 RWM - Memória de escrita e leitura RAM Memória de acesso aleatório: Tempo de escrita e leitura independem da localização física da informação. Memória volátil. SRAM RAM estática: Utilizam flip-flops como células. Retêm o dado indefinidamente DRAM RAM dinâmica: Utilizam capacitores como células.área de célula reduzida. Circuito de leitura e escrita relativamente complexo. Necessitam regeneração periódica (refresh). Memória de acesso não aleatório (memórias seqüenciais/seriais): As informações são disponíveis em uma ordem predeterminada. Tempo de acesso depende do número de endereços interpostos entre a localização acessada no presente e a localização à qual se deseja acesso (são relativamente lentas). Apresentam a vantagem de serem mais econômicas que as RAM. FIFO First In First Out: Primeira palavra a entrar é a primeira a sair LIFO Last In First Out: Última palavra a entrar é a primeira a sair (Pilhas de memória). Registradores de deslocamento: Deslocamento de dados para direita/esquerda Memórias 4
ROM Memória apenas de leitura: Memória não volátil que contém dados fixos. Geralmente são de acesso aleatório. Alta velocidade. ROM fixa: Os dados armazenados são determinados no momento de fabricação, de acordo com as especificações do usuário. PROM ROM programável: A ROM programável evita que se faça um projeto para cada ROM encomendada. PROM programável por máscara: Utilizam a programação por máscara através da última camada de metalização. PROM programável eletronicamente: Podem ser programáveis apenas uma vez pelo usuário através da queima de fusíveis de silício. EPROM ROM programável e apagável: Pode ser apagada e reprogramada quantas vezes o usuário quiser. Processo de apagamento e reprogramação relativamente lento. Necessidade de iluminação ultravioleta. EEPROM Rom programável e apagável eletricamente: Versátil! Memórias 5 Organização da pastilha de memória RAM 2 M+N bits organizados como uma matriz de 2 M linhas 2 N colunas Memórias Fig. 13.54 6
Partição da pastilha de memória por blocos Row Address Column Address Block Address Control Circuitry Block Selector Global Amplifier/Driver Global Data Bus Vantagens: Advantages: 1. Comprimentos 1. Shorter físicos wires das within linhas blocks diminuem => resposta transitória rápida 2. Block address activates only 1 block => power savings 2. Endereço do bloco ativa apenas um bloco por vez => economia de energia I/O Memórias 7 Temporização na pastilha de memória Tempo de acesso à memória (memory access time) é o tempo entre o inicio de uma operação de leitura e o surgimento do dado na saída. Tempo de ciclo de memória (memory cycle time) é o tempo mínimo permitido entre duas operações consecutivas de memória (geralmente leitura e escrita na mesma posição). Memórias 8
A linha é uma rede distribuída que pode ser aproximada por um circuito consistindo de um resistor e um capacitor. Exemplo: A resistência de cada linha de palavra foi estimada como sendo 5 kω e a capacitância total entre a linha e o terra como sendo 2 pf. Obtenha o tempo para que a tensão na linha de palavras alcance V DD /2, assumindo que as linhas são alimentadas por uma tensão V DD fornecida por um inversor de baixa impedância. Memórias 9 Células RAM O objetivo principal do projetista é: 1) Reduzir a área da célula 2) Reduzir a dissipação de potência por célula Memórias 1
Célula de memória SRAM CMOS Memórias Fig. 13.55 11 Layout da célula de memória SRAM CMOS V DD M2 M4 Q Q M1 M3 M5 M6 GND WL BL BL Memórias 12
Operação de leitura 1 Admitimos que inicialmente a célula armazena Q=1 Memórias Fig. 13.55 13 Operação de leitura C B V DD /2 1 V DD /2 C B As colunas B e B são pré-carregadas com uma tensão intermediária, normalmente V DD /2. Memórias Fig. 13.55 14
Operação de leitura 1 C B V DD /2 1 V DD /2 C B A linha de palavra é selecionada, carregando C B e descarregando C B. V.2 V Operação não destrutiva. Memórias Fig. 13.55 15 Partes relevantes do circuito de uma SRAM durante a operação de leitura e quando a célula tem um 1 armazenado. Memórias Fonte: Sedra 16
Operação de escrita 1 Admitimos que inicialmente a célula armazena Q=1 Memórias Fig. 13.55 17 Operação de escrita 1 = V DD V DD 1 1 V Memórias Fig. 13.5518
Por que a componente do atraso de escrita é muito menor que a componente correspondente da operação de leitura? Isso ocorre porque na operação de escrita apenas uma pequena capacitância C Q (determinada pelo nó interno do flip-flop) precisa ser carregada ou descarregada. Enquanto na operação de leitura devemos carregar (ou descarregar) as capacitâncias muito maiores das linhas B e B. Memórias 19 Célula de memória dinâmica As DRAMs são normalmente 4 vezes mais densas que as SRAMs, por outro lado, DRAMs necessitam de circuitos de leitura e escrita mais elaborados e regeneração periódica (refresh). Memórias Fonte: Sedra 2
Variação da tensão na linha de bit Lei da conservação de cargas: 1 armazenado na célula resulta em um pequeno incremento positivo na linha de bit. armazenado resulta em um pequeno incremento negativo. O Processo de leitura da RAM dinâmica é destrutivo, já que a tensão sobre C S não será mais (V DD -V t ) ou. Memórias 21 Operação de leitura A variação na tensão de linha de bit é detectada e amplificada pelo amplificador sensor. O sinal amplificado é aplicado ao capacitor de armazenamento, restaurando seu nível apropriado. Todas as células na linha selecionada são restauradas. Simultaneamente, o sinal na saída do amplificador sensor da coluna selecionada é levado a linha de dados de saída pela ação do decodificador de coluna. Memórias 22
Operação de escrita O bit de dados que deve ser escrito é aplicado pelo decodificador de coluna à linha de bit selecionada. Se o bit a ser armazenado é um 1, a tensão na linha de bit é elevada para V DD (C B é carregado com V DD ). Quando o transistor de acesso é ligado, seu capacitor C S é carregado até V DD -V t. Simultaneamente, todas as outras células da linha selecionada são restauradas. Memórias 23 Circuitos periféricos Amplificador sensor Decodificador de endereços de linha Decodificador de endereços de coluna Memórias 24
Decodificador de endereço de linha -decodificador de endereços NOR na forma de matriz Linhas de palavras Entradas Memórias Fig. 13.63 25 Exemplo A: A = A 1 = A 2 = 1 1 1 1 Memórias Fig. 13.63 26
Exemplo B: A =1; A 1 = A 2 = 1 1 1 1 Memórias Fig. 13.63 27 Um decodificador de endereços de coluna Implementado pela combinação de um decodificador NOR em um multiplexador com transistores de passagem. Memórias Fig. 13.64 28
Decodificador de coluna em árvore O caminho em destaque mostra os transistores que estão conduzindo quando A =1, A 1 = e A 2 =1, que conecta a linha B 5 a linha de dados. Memórias Fig. 13.65 29 RWM seqüencial com CCD Fonte: H. Taub and D. Schilling, Digital Integrated Electronics Memórias 3
Transferência de carga Memórias 31 Memória apenas de leitura (ROM) ROM fixa (referida apenas como ROM) ROM programável (programmable ROM PROM) ROM programável e apagável (Erasable Programmable ROM EPROM) ROM programável e apagável eletronicamente (EEPROM) Memórias 32
ROM MOS fixa organizada com 8 palavras 4 bits. Decodificador de linha seletor Saída Memórias Fig. 13.66 33 ROM programável por máscara (MROM) Uma das etapas finais do processo de fabricação consiste em depositar em toda a superfície da lâmina uma camada de alumínio e depois seletivamente (usando uma máscara), remover por corrosão o alumínio. Deixando o alumínio somente onde devem existir conexões. Dessa forma os MOSFETs são incluídos em todas as localizações dos bits, mas somente as portas daqueles transistores nos quais os zeros serão armazenados serão conectados às linhas de palavras. Dessa forma, todas a ROMs são fabricadas de modo similar; a diferença ocorre apenas durante as etapas finais de fabricação. Memórias 34
ROMs programáveis PROMs podem ser programadas pelo usuário apenas uma vez. Queima de fusível policristalino (processo irreversível) EPROMs podem ser apagadas e reprogramadas quantas vezes o usuário desejar. Utilizam transistor NMOS de porta flutuante Memórias 35 PROM Memórias Fonte: R. Tocci and N. Widmer, Digital Systems 36
PROMs 1 2 3 inputs decoder 4 5 6 7 Programável por quebra de conexões Memórias 37 Transistor de porta flutuante usado como célula EPROM Memórias Fig. 13.67 38
Deslocamento na característica i D -v GS de um transistor de porta flutuante como resultado da propagação Sem carga aprisionada na porta flutuante Com carga aprisionada na porta flutuante Memórias Fig. 13.68 39 Transistor de porta flutuante durante a programação Memórias Fig. 13.694
EPROM 2764 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Memórias 41 Comparação de memórias não voláteis Memórias 42
Memória Flash Tipo de EEPROM Programação feita através de tensões elevadas, processo Fowler-Nordheim tunneling. As informações podem ser apagadas rapidamente (bulk) Memórias 43 Memória Flash Memórias http://computer.howstuffworks.com/flash-memory1.htm 44
Memória Flash comercial Memórias 45 Tecnologia MLC Multi-Level Cell propicia o armazenamento de múltiplos bits por célula através da programação do dispositivo de porta flutuante com múltiplos níveis de Vt. Memórias 46
Exercícios 7) Exemplo 13.6 Sedra p. 14; Operação dinâmica da célula CMOS SRAM 8) 13.21 Sedra p. 144 9) 13.28 Sedra p. 157; Estimativa dos vários tempos de atrasos envolvidos na operação de uma ROM Memórias 47