Organização e Arquitetura de Computadores

Transcrição

1 Organização e Arquitetura de Computadores Memória Cache: Mapeamento Direto Alexandre Amory Edson Moreno

2 Na Aula Anterior Vimos que existem memórias De rápido acesso mas pouca capacidade de armazenamento. Ex.: SRAM De alta capacidade de armazenamento, porém muito lenta. Ex.: disco magnético O conceito de hierarquia de memória Combina hierarquicamente memórias rápidas (prox do processador) e com alta capacidade de armazenamento (+ longe do processador) Da a impressão de alto desempenho e grande memória Baseado nas características de localidade temporal e espacial

3 Na Aula de Hoje Memória cache Política de atualização de blocos de memória baseado em mapeamento direto

4 Introdução Funcionalidade Área de memória rápida e com informações dinâmicas Cache só pode ter parte dos do níel mais abaixo Tamanho menor Problemas Como identificar se o dado procurado está na cache? Se estier, como acessar de forma rápida? Se não estier, como buscar eficientemente de níeis inferiores? Qual dado tirar da cache para colocar o noo dado? Processador não sabe qual memória física tem o dado Gera apenas endereços e a hierarquia se encarrega de acessar a informação endereçada

5 Mapeamento de Endereços Como fazer para pesquisar um dado na cache? Fazer cache com todos endereços não faz sentido Efetuar arredura seqüencial na cache lea muito tempo Solução Fazer mapeamento de endereços Objetio Relacionar informações ( e instruções) da memória principal com posições da cache Formas de mapeamento de memórias cache Direto Associatio Conjunto associatio

6 Mapeamento Direto Forma mais simples de mapeamento Posição na cache depende do endereço da palara na memória principal (MP) Cada palara possui uma posição fixa Grupo de palaras mapeado na mesma posição da cache

7 Memória Principal

8 Mapeamento da linha da cache Memória Principal

9 Mapeamento da linha da cache Memória Principal

10 Memória Principal E se a linha da cache estier não preenchida? Resposta: bit de alidade

11 endereço 4 bits (6 posições) (2 bits) linha (2 bits) Memória Principal

12 Bit alidade e Tag Diisão de bits no registrador de endereçamento Exemplo de uma cache com 24 linhas (2 ) com palara de 32 bits

13 Mapeamento Direto: Passos. Usar os bits menos significatios do endereço para determinar a linha da cache Ex. endereço: Linha da cache: 2. Se (bit de alidade da posição for álido) então Se (Tag diferente de endereço) então Acusar miss; buscar no níel inferior Senão Ler posição (hit) Senão Acusar miss; buscar no níel inferior

14 Exemplo Cache Mapeamento Direto Memória Principal Como fica o conteúdo da cache depois desta seqüência de acessos à memória? Assumir cache inicialmente azia,,,,,

15 Exemplo Cache Mapeamento Direto Memória Principal Validade inicia em.,,,,,

16 Exemplo Cache Mapeamento Direto Memória Principal Preenche linha da cache com o endereço.,,,,, MISS!

17 Exemplo Cache Mapeamento Direto Memória Principal Preenche linha da cache com o endereço.,,,,, MISS!

18 Exemplo Cache Mapeamento Direto Memória Principal A cache possuia o endereço e não o endereço, portanto, Miss!,,,,, MISS!

19 Exemplo Cache Mapeamento Direto Memória Principal O endereço está na cache.,,,,, Hit!

20 Exemplo Cache Mapeamento Direto Memória Principal A cache possuia o endereço e não o endereço, portanto, Miss!,,,,, Miss!

21 Exemplo Cache Mapeamento Direto Memória Principal A cache possuia o endereço e não o endereço, portanto, Miss!,,,,, Miss!

22 Exemplo Cache Mapeamento Direto Memória Principal Resultado da seqüência: 5 misses e hit!,,,,,

23 Exercício Cache Mapeamento Direto Memória Principal Como fica o conteúdo da cache depois desta seqüência de acessos à memória? Responda o conteúdo da cache ao final da seqüência e o nro de hits/misses. Assumir cache parcialmente preenchida, como representado acima.,,,,,

24 Exercício Cache Mapeamento Direto Memória Principal Resultado: 4 hits e 2 misses o status final (por coincidência) é igual ao status inicial da cache.,,,,,

25 Transferência de Blocos Transferência de blocos entre níeis de memória Exemplo da diisão de blocos em uma cache com 24 linhas (bloco com 4 palaras de 32 bits) O que ganho ao utilizar blocos ao inés de palaras?

26 Mapeamento Direto com Blocos endereço 6 bits (64 posições) (2 bits) linha (2 bits) bloco (2 bits) Memória Principal...

27 Mapeamento Direto com Blocos Como fica a cache ai final da seguinte seqüência de acessos? Qnts misses e hits ocorreram?,,,,, Memória Principal...

28 Mapeamento Direto com Blocos Como fica a cache ai final da seguinte seqüência de acessos? Qnts misses e hits ocorreram?,,,,, Miss! Memória Principal...

29 Mapeamento Direto com Blocos Como fica a cache ai final da seguinte seqüência de acessos? Qnts misses e hits ocorreram?,,,,, Hit! Memória Principal...

30 Mapeamento Direto com Blocos Como fica a cache ai final da seguinte seqüência de acessos? Qnts misses e hits ocorreram?,,,,, Miss! Memória Principal...

31 Mapeamento Direto com Blocos Como fica a cache ai final da seguinte seqüência de acessos? Qnts misses e hits ocorreram?,,,,, Hit! Memória Principal...

32 Mapeamento Direto com Blocos Como fica a cache ai final da seguinte seqüência de acessos? Qnts misses e hits ocorreram?,,,,, Miss! Memória Principal...

33 Mapeamento Direto com Blocos Como fica a cache ai final da seguinte seqüência de acessos? Qnts misses e hits ocorreram?,,,,, Hit! Memória Principal...

34 Mapeamento Direto com Blocos Como fica a cache ai final da seguinte seqüência de acessos? Qnts misses e hits ocorreram? Resposta: 4 hits e 2 misses,,,,, Memória Principal...

35 Exercício: Mapeamento Direto com Blocos Como fica o conteúdo da cache depois desta seqüência de acessos à memória? Responda o conteúdo da cache ao final da seqüência e o nro de hits/misses. Assumir cache parcialmente preenchida, como representado acima.,,,,,, Memória Principal...

36 Exercício: Mapeamento Direto com Blocos Como fica o conteúdo da cache depois desta seqüência de acessos à memória? Responda o conteúdo da cache ao final da seqüência e o nro de hits/misses. Assumir cache parcialmente preenchida, como representado acima. Resposta: 5 hits e 2 misses,,,,,, Memória Principal...

37 Exercícios. Considerando um espaço de endereçamento de Giga (2 3 ) posições na memória principal. Como ficaria a diisão de bits para uma cache de 248 linhas que trabalha com blocos de 8 palaras? Dica: se precisarem, usem a tabela no final deste slide 2. Tomando-se a cache anterior, diga qual o percentual de de memória pode efetiamente estar ocupando essa cache, considerando palaras de 8 bits?

38 Conclusões e Questões Vanens do mapeamento direto Hardware barato Procura simples (posição fixa) Simplicidade / Velocidade Desanens do mapeamento direto Pode ter mau aproeitamento das posições da cache (dependendo dos endereços gerados) Miss rate pode ser alto! Usa parte da cache para controle (armazena s e bit de alidade)

39 Anexo: Tabela de conersão de endereçamento de memória 2^2 = 4 2^3 = 8 2^4 = 6 2^5 = 32 2^6 = 64 2^7 = 28 2^8 = 256 2^9 = 52 2^ = 24 = KB 2^ = 248 = 2 KB 2^2 = 496 = 4 KB... 2^2 =,48,576 = MB 2^2 = 2,97,52 = 2 MB 2^22 = 4,94,34 = 4 MB... 2^3 =,73,74,824 = GB 2^3 = 2,47,483,648 = 2 GB 2^32 = 4,294,967,296 = 4 GB...