Ministério da Educação Secretaria de Educação Profissional e Tecnológica Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Sul

Transcrição

1 QUESTÃO: 29 Além da alternativa a estar correta a alternativa e também pode ser compreendida como correta. Segundo a definição de diversos autores, a gerência de falhas, detecta, isola, notifica e corrige operações anormais no funcionamento dos recursos de rede, para isso é necessário, como em outras áreas gerenciais, avaliar o comportamento dos objetos gerenciados (pois assim pode verificar a o ocorrência de falhas) e a eficácia das atividades de comunicação, pois se as atividades não estão ocorrendo de acordo com o esperado pode estar acontecendo alguma falha. FUNDAMENTAÇÃO: a solicitação do candidato não se refere a questão em si, pois a pergunta é clara quanto as necessidades de avaliação do comportamento dos objetos gerenciados e a eficácia das atividades de comunicação. Ambas se referem ao Gerenciamento de Desempenho, conforme pode ser visto em destaque nos anexos. Bem como, corroborando com o argumento supracitado, temos o Gerenciamento de Falhas como sendo a determinação da localização da falha, o isolamento desta falha do restante da rede, a Reconfiguração ou modificação da Rede para minimizar o impacto da falha e a substituição ou reparo do componente falho. Em resumo, todo o gerenciamento pode se basear no Gerenciamento de Desempenho para tomada de decisões (já que as áreas não são isoladas uma das outras e sim, interdependentes), mas o Gerenciamento de Falhas não pode ser caracterizado pelas definições do Gerenciamento de Desempenho, conforme podemos ver na literatura. Por fim, destaco o livro de William Stallings: Redes e sistemas de Comunicação de Dados, nas páginas 410, 411 e 412, 5ª edição, onde aparecem as devidas explicações.

2

3

4 QUESTÃO: 31 Prova na Área de Informática-Hardware e Redes de Computadores. Relativo à Questão 31: resposta no Gabarito incorreta. Consta, no gabarito como correta, a alternativa "c" Segundo a Bibliografia citada na Fundamentação do Recurso, a alternativa correta é a letra "b" Acredito que vários candidatos foram prejudicados por este erro. De acordo com o livro "Fundamentos de Sistemas Operacionais - Princípios Básicos", de Abraham Silberschatz; Peter Baer Galvin; Greg Gagne (Editora LTC, Oitava Edição, 2010), o cálculo para o tempo de espera médio é feito da seguinte forma (utilizando quatro processos no exemplo): temos quatro tarefas (processos): P1, P2, P3 e P4, com tempos de execução a, b, c e d, respectivamente. A primeira tarefa termina no tempo "a", a segunda no tempo "a + b" e assim por diante. Utilizando o escalonamento SJF, os tempos dos processos da questão 31, seriam, respectivamente: - P3 = 3 milissegundos (tempo de execução "a") - P2 = 8 milissegundos (tempo de execução "b") - P4 = 15 milissegundos (tempo de execução "c") - P1 = 24 milissegundos (tempo de execução "d") Fazendo o cálculo da Média (a + b + c + d ) / 4, temos: ( ) / 4 = 50 / 4 = 12,5ms Da mesma forma, de acordo com o livro "Sistemas Operacionais Modernos", Terceira Ed. (2010), de Andrew S. Tannenbaum, nas páginas 92 a 93, referentes ao Escalonamento SJF, é apresentada apenas a fórmula de tempo de retorno (e sua média). De acordo com a fórmula de tempo de retorno, utilizando o escalonamento SJF, os tempos de retorno seriam, respectivamente (com os processos na ordem de menor para maior tempo de processador): - P3 = 3ms - P2 = 8ms - P4 = 15ms - P1 = 24ms Cálculo da média: ( ) / 4 = 50 / 4 = 12,5ms

5 FUNDAMENTAÇÃO: Segundo Abraham Silberschatz; Peter Baer Galvin; Greg Gagne, no livro Sistemas Operacionais: conceitos e aplicações, página 100, o diagrama de Gantt para a questão 31 ficaria como segue: P3 P2 P4 P O tempo de espera para o processo P1 é de 15ms, 3ms para o processo P2, 0ms para o processo P3 e 8ms para o processo P4. Assim, o tempo de espera médio é ( ) / 4 = 6,5ms. Sendo assim, indefiro a solicitação do candidato.

6 QUESTÃO: 32 Peço anulação da Questão 32 da prova do cargo 25 (Hardware e Redes de computadores), pois a mesma possui duas alternativas corretas ("a" e "b"). Além da alternativa a estar correta a alternativa b também pode ser compreendida como correta. O mecanismo FIFO, First In First Out O primeiro a entrar é o primeiro a sair, ou seja a mesma variável/arquivo não será alterada simultaneamente. Obs. a questão fala em mecanismo, termo que pode ser compreendido de diversas maneiras, e o FIFO executa o processo como um todo do início ao fim não interrompendo o processo executado até ser finalizado, então quando um novo processo chega e existe um ainda em execução ele vai para uma fila de espera. Esta fila de espera nada mais é do que uma fila que organiza os processos que chegam até eles serem atendidos pela CPU. Não atendendo dois processos ao mesmo tempo. FUNDAMENTAÇÃO: Segundo Andrew S. Tanenbaum, no livro Sistemas Operacionais Modernos, 3ª edição, na página 71, onde diz: o que fazer para evitar condições de disputa? A resposta para evitar esse problema, aqui e em muitas outras situações que envolvem memória, arquivos ou qualquer outra coisa compartilhada, é encontrar algum modo de impedir que mais de um processo leia e escreva ao mesmo tempo na memória compartilhada. Em outras palavras, precisamos de exclusão mútua, isto é, algum modo de assegurar que outros processos sejam impedidos de usar uma variável ou um arquivo compartilhado que já estiver em uso por um processo. Por outro lado, FIFO (First In First Out), se trata de um algoritmo de escalonamento de CPU, que segundo Abraham Silberschatz, no livro Sistemas Operacionais: conceitos e aplicações, página 99, o escalonamento de CPU lida com o problema de decidir a quais processos na fila de processos prontos a CPU deverá ser alocada. Baseado nos argumentos supracitados, indefiro a solicitação do candidato.

7 QUESTÃO: 33 Na Questão número 33, terceiro item ( Memórias caches grandes tendem a ser ligeiramente mais lentas do que as pequenas... ) não necessariamente é verdadeiro. Na prática não existe diferença de velocidade. Considerando o tamanho apenas, caches grandes são tão rápidas quanto caches menores. Exemplo: Athlon 64 soquete 754 Clawhammer, modelos e Estes processadores são semelhantes, exceto pela quantidade de memória cache L2, 512kB no e 1MB no Ambos processadores operam na mesma frequência e acessam a cache na mesma frequência, portanto, ambas as caches possuem a mesma velocidade. FUNDAMENTAÇÃO: Segundo William Stallings, no livro Arquitetura e Organização de Computadores, 8ª edição, na página 99, memórias caches grandes tendem a ser ligeiramente mais lentas do que as pequenas, mesmo quando construídas com a mesma tecnologia de circuito integrado e colocadas no mesmo lugar no chip e na placa de circuito. Baseado nos argumentos supracitados, indefiro a solicitação do candidato.

8 QUESTÃO: 35 Questão número 35 gabarito Letra "A" diz que as sentenças I, II e III estão corretas. porém a sentença dois diz que: "Para usar RAID 1, é necessário que seja utilizado sempre um número par de discos." Isto não é verdade no RAID 1, existem níveis de melhorias, o mais conhecido é o 1E que permite discos ímpares. conforme fundamentação abaixo. solicito alteração do gabarito para letra "C" somente as sentenças I e III estão corretas. Observe o fabricante Intel mostra o RAID 1E. Observe o Fabricante IBM: mostra equipamento raid 1E em discios ímpares então assim como o cabo cat5 tem um padrão estendido cat5e, que também é categoria 5, existe o mesmo para o caso do RAID 1, onde padrão RAID 1 Enhanced, permite discos ímpares. provando que a sentença 2 da questão 35 esta incorreta. solicito a troca do gabarito para a letra "C" para evitarmos o trancamento do concurso, pois qualquer fabricante ou pessoa que trabalhe com isto na prática (meu caso), pode demonstrar isto simplesmente. FUNDAMENTAÇÃO: Na questão 35, o enunciado é bastante claro em se referir ao RAID 0, RAID 1 e RAID 5, nas sentenças I, II e III, respectivamente. Em nenhum momento é citado o RAID 1E, de forma que no livro Arquitetura e Organização de Computadores, 8ª edição, de William Stallings, na página 161, em RAID 1 a redundância é obtida pelo expediente de duplicar todos os dados, de modo que cada disco no array tenha um disco espelho que contenha os mesmos dados. Da mesma forma, no livro Hardware: o guia definitivo II, de Carlos E. Morimoto, página 549, afirma que é possível utilizar RAID 1 com 2 ou mais discos, desde que seja utilizado sempre um número par de discos. Nas referências enviadas pelo candidato, fica claro que RAID 1E é considerado outro nível de RAID e não é citado em momento algum no enunciado e nas sentenças da referida questão. Baseado nos argumentos supracitados, indefiro a solicitação do candidato.

9 QUESTÃO: 36 Na Questão número 36, alternativa B ( O Pipeline melhora o desempenho por diminuir o tempo de execução de uma instrução ) também poderia ser considerada como uma resposta correta para a questão (a afirmação também está incorreta). O pipeline NÃO melhora o desempenho por diminuir o tempo de execução de uma instrução individual. O tempo de execução de UMA instrução individual é o mesmo, o pipeline proporciona melhora o desempenho na execução geral do fluxo de instruções em execução. Em suma, o pipeline melhora a performance por meio do aumento do troughput das instruções, ou seja, aumentando o número de instruções por unidade de tempo, e não por meio da diminuição de execução de uma instrução individual. FUNDAMENTAÇÃO: William Stallings, no livro Arquitetura e Organização de Computadores, 8ª edição, nas páginas 364 e 365, afirma que para aplicar o conceito de pipeline à execução da instrução, precisamos reconhecer o fato que uma instrução possui vários estágios. Como uma abordagem simplificada, considere dividir o processamento da instrução em dois estágios: ler instrução e executar instrução. O pipeline possui dois estágios independentes. O primeiro obtém a instrução e coloca no buffer. Quando o segundo estágio está livre, o primeiro passa para ele a instrução do buffer. Enquanto o segundo estágio está executando a instrução, o primeiro estágio aproveita qualquer ciclo de memória não utilizado para obter a próxima instrução e colocá-la no buffer. Isto é chamado de prefetch. Deve estar claro que este processo irá acelerar a execução da instrução. Se os estágios de leitura e execução forem de duração igual, o ciclo da instrução será reduzido pela metade. Baseado nos argumentos supracitados, indefiro a solicitação do candidato.