RISC simples. Aula de Março de
|
|
|
- Célia Lemos Sacramento
- 8 Há anos
- Visualizações:
Transcrição
1 RISC simples Aula 7 31 de Março de
2 Estrutura desta aula Principais características dos processadores RISC Estrutura de um processador (MIPS) sem pipeline, de ciclo único O datapath ou circuito de dados A unidade de controlo Ref: Hennessy e Patterson, de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
3 Processadores RISC (1) Reduced Instruction Set Computer (RISC): conjunto de instruções reduzido mas completo ISA apenas com operações reg-reg modos de endereçamentos simples => nº reduzido de acessos à memória => unidade de controlo simples 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
4 Processadores RISC (2) Características de um processador RISC típico (MIPS): Instruções codificadas com formato fixo de 32 bits (3 formatos) registos GPR que suportam inteiros com (64) bits organização little-endian por omissão registos FPR que suportam números em vírgula flutuante (FP) formato IEEE 754 com precisão simples e precisão dupla Operações do tipo reg-reg com 3 endereços Modos simples de endereçamento apenas para instruções load/store: imediato e indirecto por registo (base+ deslocamento) e acesso alinhado => não há indexações Condições simples de salto (Ra==Rb? ; Ra==0?) => não há registo de flags 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
5 Registos do MIPS64 (1) 32 registos GPR de 64 bits (registos inteiros) R0, R1,..., R31 R0 tem a constante 0 32 registos FPR (para vírgula flutuante, FP) de 64 bits F0, F1,..., F31 Cada FPR pode conter um número em FP de precisão simples (32 bits em metade do registo) ou um número em FP de precisão dupla (64 bits) Existem instruções para operar em 2 números de FP em precisão simples num registo FPR É possível transferir um dado entre um GPR e um FPR 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
6 Registos do MIPS64 (2) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
7 Registos do MIPS64 (3) Os dados podem ser de 1 byte 2 bytes (meia palavra) 4 bytes (uma palavra) 8 bytes (dupla palavra) para inteiros 4 bytes (uma palavra) para números em FP e precisão simples 8 bytes (dupla palavra) para números em FP e precisão dupla Bytes, meias palavras e palavras são carregados nos GPR com zeros ou com réplicas do bit de sinal, por forma a preencher todos os 64 bits 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
8 MIPS64: instruções Classes de Instruções Aritméticas e Lógicas DADD, DADDI, DAADU, DSUB, DSUBU, DMUL, DMULU, DDIV, DDIVU, MADD, AND, ANDI, OR, ORI, XOR, XORI, LUI De acesso à memória LB, LBU, LH, LHU, LW, LWU, LD, SB, SH, SW, SD, L.S, L.D, S.s, S.D De controlo J, JAL, JR, JALR, BEZ, BNEZ 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
9 Formato das instruções do MIPS64 O formato das instruções (todas com 32 bits) é: Tipo R op rs rt rd shamt funct Registo-registo ALU: rd rs funct rt Tipo I op rs rt Immediate Loads e Stores, Imediatos: rt rs op immediate Saltos condicionados (branches) dependem de rs e rt Jump registo, jump and link registo rs=destino, immediate=0, rt=0 Tipo J 6 26 op Jump, jump and link Trap, return from exception Offset adicionado a PC 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
10 Microarquitectura Data path - estrutura de interligação entre componentes ou unidades funcionais (estática) Controlo sequência de transferência de dados entre componentes (dinâmica) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
11 Ciclo de instrução típico IF = instruction fetch Obtém instrução da memória (cache) de instruções (arquitectura de Harvard) ID = instruction decode Identifica opcode, gera sinais de controlo OF = operand fetch Lê registos, encaminha quantidade imediata EX = execute Executa operação, gera endereço,acede à memória (cache) de dados (Harvard) RS = result store Escreve registos, escreve memória NI = next instruction Incrementa PC ou actualiza PC com ender. próxima instrução 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
12 Classes de instruções do MIPS 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
13 Processador de ciclo único Pretende-se construir um caminho de dados (datapath) e um controlo que consigam executar uma instrução num ciclo de relógio Ou seja, um datapath com um ciclo por instrução (CPI) CPI = 1 Vantagens: Simples e de fácil compreensão Obtém-se directamente a partir do ISA (não muito flexível, difícil de alterar) Inconvenientes: Lllllllleeeeeennnnnnttttttoooooo OK, na próxima lição veremos como melhorar 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
14 Datapath e controlo (1) Tipos principais de instruções Operações aritméticas e lógicas (tipo R) add, sub, multiply, shift left, shift right, compare Leitura e escrita na memória de dados (tipo I) load, store Que mudam o fluxo de controlo (tipo J) Jumps (saltos incondicionais), branches (saltos condicionados) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
15 Datapath e controlo (2) Principais unidades funcionais Register file memória rápida (array de registos, RAM?) Registos especiais - para o PC (Program Counter) e para resultados temporários (intermédios) ALU para processar as operações aritméticas e lógicas (e os cálculos sobre endereços?) Multiplexers e barramentos - para a ligação das unidades funcionais Lógica de controlo - para controlar o fluxo de dados e a operação das unidades funcionais O datapath serve de suporte à execução das instruções A lógica de controlo fornece os sinais de controlo requeridos pelo datapath 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
16 ALU 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
17 IFU Instruction Fetch Unit (1) Memória (cache) para guardar as instruções PC para apontar para a instrução corrente Somador para incrementar o PC (que passa a apontar para a instrução seguinte a ser adquirida e executada a seguir) Porquê? 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
18 IFU Instruction Fetch Unit (2) Para a arquitectura MIPS32, a maioria dos registos e barramentos tem 32 bits 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
19 Instruções do tipo R Exemplo: ADD R1,R2,R3 Precisa da Register File e da ALU 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
20 Exemplo: ADD R1,R2,R3 ADD R1,R2,R3 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
21 Instruções do tipo I Loads e Stores (únicas para acesso à memória (cache) de dados Exemplo: LW R4,10(R2) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
22 Exemplo: LW R4,10(R2) LW R4,10(R2) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
23 Exemplo: LW R4,10(R2) LW R4,10(R2) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
24 Exemplo: LW R4,10(R2) LW R4,10(R2) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
25 Extensão do sinal 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
26 Exemplo: SW R4,10(R2) SW R4,10(R2) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
27 Instruções do tipo J Jumps e Branches (saltos condicionados) Não há flags Exemplo: BEQ R2,R3,offset Comparação efectuada por subtracção (R2-R3) e detecção de 0 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
28 Mais um somador Mais um somador para calcular o endereço alvo BEQ R2,R3,offset 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
29 Datapah para instr. R e memória Muxs necessários 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
30 Datapath (quase) completo 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
31 Sinais de controlo do datapath 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
32 Atenção Assegure-se que o datapath contém todas as unidades funcionais que são necessárias para implementar as instruções do ISA Ex., precisa de uma ALU, de um somador para calcular o próximo PC, e de um 2º somador para calcular o endereço de salto Se não o fizer, pode ter surpresas desagradáveis Assegure-se que tem todos os sinais de controlo para cada unidade funcional do datapath, e que sabe o que esses sinais fazem Alguns são directos ; por ex, o sinal que escreve num registo Outros são indirectos ; por ex., os sinais que dizem à ALU o que ela deve fazer NÃO estão incluídos na instrução, é preciso gerá-los com um bocado de lógica combinatória 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
33 Datapaths em silício - Pentium 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
34 Datapaths em silício - Alpha 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
35 Datapaths em silício Power PC 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
36 Formato dos datapaths (1) Possuem todos sensivelmente o mesmo formato: alto e estreito 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
37 Formato dos datapaths (2) Lógica dominada por barramentos com muitos bits (32 ou 64 bits) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
38 Formato dos datapaths (3) Lógica dominada por barramentos com muitos bits (32 ou 64 bits) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
39 Formato dos datapaths (4) Lógica dominada por barramentos com muitos bits (32 ou 64 bits) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
40 Controlo em silício - Pentium Notar controlo desordenado, característico de um controlo discreto 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
41 Controlo em silício Power PC Outro exemplo: ainda com controlo discreto 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
42 Processador embebido (1) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
43 Processador embebido (2) Ampliação do processador anterio Notar o controlo desordenado, característico de um controlo discreto 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
44 Microarquitectura Voltemos ao esquema geral da microarquitectura do datapath e do controlo Como organizar o controlo? 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
45 Controlo microprogramado (1) Uma solução usa microprogramação A lógica de estado seguinte e a lógica de saída vêm numa tabela em ROM 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
46 Controlo microprogramado (2) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
47 Controlo microprogramado (3) Exemplo de microprograma 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
48 Controlo microprogramado (4) Exemplo de microprograma (cont.) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
49 Controlo microprogramado (5) Primeira tentativa de solução (ex.) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
50 Controlo microprogramado (6) Tamanho da ROM com o microprograma MIPS: w = 6+2 c = 17 s =? no. de estados por opcode = 4 a 6 + sequência de fetch no. total de estados = (4 ciclos por opcode) x n. de opcodes + + sequência de fetch comum = 4 x estados = 42 estados => s = 6 Tamanho ROM de controlo = 2(8+6) x 23 bits ~ 48 Kbytes 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
51 Controlo microprogramado (7) ROM de controlo tem que ser rápida => dispendiosa Redução da altura da ROM (menos bits de endereço) Reduzir as entradas recorrendo a lógica externa Cada bit de entrada duplica o tamanho da ROM Reduzir o número de estados, agrupando opcodes Encontrar sequências comuns de microcódigo Condensar os bits de estado (entrada) Combinar todas as excepções numa única, por ex., excepção /ausência de excepção Redução da largura da ROM (palavras mais curtas) Restringir a codificação do estado seguinte Codificar os sinais de controlo em determinados campos (microprogramação vertical) 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
52 Controlo microprogramado (8) Microprogramação vertical 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
53 Microprogramação horizontal Micro-programação horizontal 1 bit por cada linha de controlo Várias microoperações podem ser realizadas simultaneamente Mas: Há microoperações que nunca acontecem simultaneamente Podem-se codificar diversas microoperações que nunca acontecem em simultâneo 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
54 Microprogramação vertical Por exemplo, não há instruções que envolvam simultaneamente operações na ALU e na memória (Load/Store) Micro-programação vertical Mais compacta Potencialmente mais lenta 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
55 Próxima aula RISC multiciclo Comparação com os RISC de ciclo único RISC com pipeline simples Estrutura de um pipeline típico com 5 andares 31 de Março de 2005 Arquitectura de Computadores 2004/ Aula 7
Arquitetura de Computadores
Universidade Federal de Santa Catarina Centro Tecnológico Curso de Pós-Graduação em Ciência da Computação Aula 2 Arquitetura do Processador MIPS: características gerais, registradores, formatos de instrução,
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Caminho de Dados Slide 1 Sumário Introdução Convenções Lógicas de Projeto Construindo um Caminho de Dados O Controle da ULA Projeto da Unidade de Controle Principal
Conflitos. Aula 9. 31 de Março de 2005 1
Conflitos Aula 9 31 de Março de 2005 1 Estrutura desta aula Taxonomia dos conflitos Dependências entre instruções Conflitos num pipeline Conflitos estruturais Conflitos de dados Conflitos de controlo Ref:
Sistemas Processadores e Periféricos Aula 5 - Revisão
Sistemas Processadores e Periféricos Aula 5 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão
Implementação de pipelines
Implementação de pipelines João Canas Ferreira Novembro de 2005 Contém figuras de Computer Architecture: A Quantitative Approach, J. Hennessey & D. Patterson, 3ª. ed., MKP JCF, 2005 AAC (FEUP/LEIC) Implementação
Computadores de Programação (MAB353)
Computadores de Programação (MAB353) Aula 8: 04 de maio de 2010 1 Formatos de instruções MIPS 2 Endereçamento de operandos imediatos de 32 bits Endereçamento em desvios Modos de endereçamento do MIPS 3
Arquitetura de Computadores. Linguagem de Máquina
Arquitetura de Computadores Linguagem de Máquina Ivan Saraiva Silva Formato de Instrução MAC O MIC possui dois formatos de instrução: 4 bits 12 bits Formato 1 CODOP ENDEREÇO 8 bits 8 bits Formato 2 CODOP
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Caminho de Dados Slide 1 Sumário Introdução Convenções Lógicas de Projeto Construindo um Caminho de Dados O Controle da ULA Projeto da Unidade de Controle Principal
SSC0114 Arquitetura de Computadores
SSC0114 Arquitetura de Computadores 3ª Aula Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento MIPS Monociclo: Caminho de Dados e Unidade de Controle Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br
Conjunto de Instruções e Arquitectura p.1
Conjunto de Instruções e Arquitectura Luís Nogueira luis@dei.isep.ipp.pt Departamento Engenharia Informática Instituto Superior de Engenharia do Porto Conjunto de Instruções e Arquitectura p.1 Organização
Conjunto de instruções. O Conjunto de Instruções. Conjunto de instruções. Instruções típicas. Instruções típicas. Instruções típicas
Conjunto de instruções O Conjunto de Instruções ISA Instruction Set Architecture Alguns conceitos... Linguagem máquina Combinação de 0 s e 1 s organizados segundo palavras que são as instruções que o processador
Aula 14: Instruções e Seus Tipos
Aula 14: Instruções e Seus Tipos Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) Instruções e Seus Tipos FAC 1 / 35 Conceitos Básicos Diego Passos
Índice. Tudo! (datapath de um ciclo)
Índice Sumário Instrução com atraso maior no datapath de um ciclo. Datapath multiciclo: introdução. 4. O Processador: Unidades de Caminho de Dados e de o 4.1 Diagrama de Blocos de um Processador 4.2 Unidade
ARQUITECTURA DE COMPUTADORES
ARQUITECTURA DE COMPUTADORES CAPÍTULO IV AULA II Maio 2014 Índice Processadores Revisões Pipelining Pipeline hazards Hazard estrutural Hazard de dados Hazard de controlo Pipelining datapath Pipelined control
SSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 2ª e 3ª Aulas Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Arquitetura MIPS MIPS: Microprocessor
Introdução à Organização de Computadores. Sistemas da Computação Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007
Introdução à Organização de Computadores Sistemas da Computação Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007 Tópicos Processadores Memória Principal Memória Secundária Entrada e
MODOS DE ENDEREÇAMENTO
UNINGÁ UNIDADE DE ENSINO SUPERIOR INGÁ FACULDADE INGÁ DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO ERINALDO SANCHES NASCIMENTO MODOS DE ENDEREÇAMENTO MARINGÁ 2014 SUMÁRIO 6 MODOS DE ENDEREÇAMENTO...2 6.1 ENDEREÇAMENTO
Capítulo 3 Processadores de Propósito Geral: Software
Capítulo 3 Processadores de Propósito Geral: Software Prof. Romis Attux EA075 2015 Obs: Os slides são parcialmente baseados nos dos autores do livro texto Processadores de Propósito Geral Um processador
Capítulo 4. MARIE (Machine Architecture Really Intuitive and Easy)
Capítulo 4 João Lourenço Joao.Lourenco@di.fct.unl.pt Faculdade de Ciências e Tecnologia Universidade Nova de Lisboa 2007-2008 MARIE (Machine Architecture Really Intuitive and Easy) Adaptado dos transparentes
O Nível ISA. Modelo de programação Arquitecturas CISC e RISC Introdução ao IA-32 da Intel
O Nível ISA Modelo de programação Arquitecturas CISC e RISC Introdução ao IA-32 da Intel Nível ISA (Instruction Set Architecture) Tipos de dados Inteiros (1, 2, 4 ou 8 bytes) Servem também para representar
Introdução à Arquitetura de Computadores
1 Introdução à Arquitetura de Computadores Hardware e software Organização de um computador: Processador: registradores, ALU, unidade de controle Memórias Dispositivos de E/S Barramentos Linguagens de
Arquitetura de Computadores
Arquitetura de Computadores Prof. Fábio M. Costa Instituto de Informática UFG 1S/2004 ISA: Arquitetura de Conjunto de Instruções Roteiro Introdução Classificação de conjuntos de instruções Endereçamento
Unidade Central de Processamento (CPU) Processador. Renan Manola Introdução ao Computador 2010/01
Unidade Central de Processamento (CPU) Processador Renan Manola Introdução ao Computador 2010/01 Componentes de um Computador (1) Computador Eletrônico Digital É um sistema composto por: Memória Principal
Nível da Microarquitetura
Nível da Microarquitetura (Aula 10) Roberta Lima Gomes - LPRM/DI/UFES Sistemas de Programação I Eng. Elétrica 2007/2 Agradecimentos: Camilo Calvi - LPRM/DI/UFES Máquina de Vários Níveis Modernas (ISA)
Primeiros "computadores" digitais. Execução de um programa. Consolas. Primórdios dos computadores. Memória interna. Computadores com memória interna
Execução de um O executa um Quais os seus componentes? Como estes se organizam e interactuam? entrada de dados processador, memória, input bits periféricos,etc bits saída de dados output Primeiros "es"
Arquitecturas Alternativas. Pipelining Super-escalar VLIW IA-64
Arquitecturas Alternativas Pipelining Super-escalar VLIW IA-64 Pipeline de execução A execução de uma instrução passa por várias fases: Vimos o ciclo: fetch, decode, execute fetch decode execute instrução
MIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS
Datapath do MIPS MIPS Implementação Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS Instruções de leitura (load lw) e de escrita (store sw) Instruções aritméticas e lógicas
Introdução à Organização de Computadores. Execução de Programas Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007
Introdução à Organização de Computadores Execução de Programas Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007 CPU (Central Processing Unit) é o coordenador de todas as atividades
Arquitectura de Computadores Unidade de Processamento
Sistemas Digitais Complexos: + Unidade de Controlo (Datapath): Módulo responsável pela execução das operações de processamento de dados. Unidade de Controlo: Módulo responsável pelo controlo da sequência
Conjunto de instruções do CPU. Arquitectura de um computador. Definição das instruções (1) Definição das instruções (2)
Arquitectura de um computador Caracterizada por: Conjunto de instruções do processador (ISA Estrutura interna do processador (que registadores existem, etc Modelo de memória (dimensão endereçável, alcance
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES ARQUITETURAS RISC E CISC. Prof. Dr. Daniel Caetano 2012-1
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES ARQUITETURAS RISC E CISC Prof. Dr. Daniel Caetano 2012-1 Objetivos Conhecer as premissas da Arquitetura CISC Conhecer as premissas da Arquitetura RISC Compreender
Computadores de Programação (MAB353)
Computadores de Programação (MAB353) Aula 6: 27 de abril de 2010 1 Recaptulando operações já estudadas Operações lógicas 2 3 Exercícios Referências bibliográficas Recaptulando operações já estudadas Operações
Arquitectura de Computadores RECUPERAÇÃO DO 1º TESTE
Arquitectura de Computadores RECUPERAÇÃO DO 1º TESTE Ano Lectivo: 200/2009 Data: 6 de Janeiro de 2006 INFORMAÇÕES GERAIS Duração: 2h00 1. Mantenha na secretária apenas a sua identificação e uma caneta
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Pipeline Slide 1 Pipeline Pipeline Hazards: Hazards Estruturais Hazards de Dados Hazards de Controle Organização e Arquitetura de Computadores I Caminho de Dados
Caminho dos Dados e Atrasos
Caminho dos Dados e Atrasos Arquiteturas para Alto Desmpenho Prof. pauloac@ita.br Sala 110 Prédio da Computação www.comp.ita.br/~pauloac Pipeline MIPS O MIPS utiliza um pipeline com profundidade 5, porém
Organização ou MicroArquitectura
Organização ou MicroArquitectura DataPath MIPS32 AC Micro-Arquitectura: DataPath do MIPS Datapath e Controlpath Datapath circuito percorrido pelas instruções, endereços e ados IP Inst. Mem. Register File
Anotações da 2a Edição
Anotações da 2a Edição OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson. Supõe-se que os estudantes tenham noções de lógica digital e linguagem
MICROPROCESSADORES Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico
MICROPROCESSADORES Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Controlo Conjunto de Instruções Unidade Central de Processamento (CPU)
Implementação de um soft-core em VHDL baseado no conjunto de instruções MIPS-I
UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE INFORMÁTICA E ESTATÍSTICA CURSO DE CIÊNCIAS DA COMPUTAÇÃO Rafael Vargas Implementação de um soft-core em VHDL baseado no conjunto de instruções MIPS-I
Componentes do Computador e. aula 3. Profa. Débora Matos
Componentes do Computador e modelo de Von Neumann aula 3 Profa. Débora Matos O que difere nos componentes que constituem um computador? Princípios básicos Cada computador tem um conjunto de operações e
Organização de Computadores
Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação
Processador ( CPU ) E/S. Memória. Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento
1 Processadores Computador Processador ( CPU ) Memória E/S Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento 2 Pastilha 3 Processadores (CPU,, Microcontroladores)
Arquitetura de Computadores I
Arquitetura de Computadores I Pipeline -- Conflito de dados paradas e adiantamentos -- Conflito de controle detecção de desvios e descarte de instruções -- Edson Moreno edson.moreno@pucrs.br http://www.inf.pucrs.br/~emoreno
Microcontroladores e Interfaces
Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial Carlos A. Silva 2º Semestre de 2005/2006 http://www.dei.uminho.pt/lic/mint Aula A3 15 Mar 05 - M Datapath e a sua Unidade de Controlo
Sistemas Computacionais II Professor Frederico Sauer
Sistemas Computacionais II Professor Frederico Sauer Livro-texto: Introdução à Organização de Computadores 4ª edição Mário A. Monteiro Livros Técnicos e Científicos Editora. Atenção: Este material não
Conjunto de. Instrução MIPS. Parte II. Instruções MIPS. Instruções MIPS. Instruções MIPS :: Instruções lógicas. :: Instruções lógicas
Faculdade de Ciências Aplicadas e Sociais de Petrolina FACAPE Conjunto de Pae II Transferência de Dados Lógicas Controle Supoe a procedimentos Prof. Sérgio Adaptado dos slides de Sistemas Processadores
ORGANIZAÇÃO BÁSICA DE COMPUTADORES E LINGUAGEM DE MONTAGEM
Linguagem de programação Linguagem de Alto Nível próximo ao ser humano, escrita de forma textual. Ex: if (a==b) a=b+c; Linguagem de Montagem (Assembly) próximo à linguagem de máquina, escrita em códigos
Registradores na Arquitetura MIPS. 29/4/2016 MIPS - Instruction Set Architecture
Registradores na Arquitetura MIPS 29/4/2016 MIPS - Instruction Set Architecture 1 Mapa de Memória da Arq. MIPS 2 GB 2 GB 256 MB 64 KB 2 GB 64 KB 256 4 MB 4 MB 29/4/2016 MIPS - Instruction Set Architecture
Arquiteturas de Computadores
Arquiteturas de Computadores Implementação monociclo de IPS Fontes dos slides: Patterson & Hennessy book website (copyright organ Kaufmann) e Dr. Sumanta Guha Implementando IPS Implementação do conjunto
Pipelining - analogia
PIPELINE Pipelining - analogia Pipelining OBJECTIVO: Aumentar o desempenho pelo aumento do fluxo de instruções Program execution Time order (in instructions) lw $1, 100($0) Instruction fetch ALU Data access
Universidade Federal do Rio de Janeiro Pós-Graduação em Informática IM-NCE/UFRJ. Pipeline. Gabriel P. Silva. Microarquitetura de Alto Desempenho
Universidade Federal do Rio de Janeiro Pós-Graduação em Informática IM-NCE/UFRJ Microarquiteturas de Alto Desempenho Pipeline Gabriel P. Silva Introdução Pipeline é uma técnica de implementação de processadores
ULA Sinais de Controle enviados pela UC
Solução - Exercícios Processadores 1- Qual as funções da Unidade Aritmética e Lógica (ULA)? A ULA é o dispositivo da CPU que executa operações tais como: Adição Subtração Multiplicação Divisão Incremento
Arquiteturas RISC. (Reduced Instructions Set Computers)
Arquiteturas RISC (Reduced Instructions Set Computers) 1 INOVAÇÕES DESDE O SURGIMENTO DO COMPU- TADOR DE PROGRAMA ARMAZENADO (1950)! O conceito de família: desacoplamento da arquitetura de uma máquina
Informática I. Aula 5. http://www.ic.uff.br/~bianca/informatica1/ Aula 5-13/05/2006 1
Informática I Aula 5 http://www.ic.uff.br/~bianca/informatica1/ Aula 5-13/05/2006 1 Ementa Histórico dos Computadores Noções de Hardware e Software Microprocessadores Sistemas Numéricos e Representação
MIPS ISA (Instruction Set Architecture)
MIPS ISA (Instruction Set Architecture) MIcroprocessor without Interlocking Pipeline Stages MIPS Processador RISC de 32 bits Referência dos Processadores RISC Mais de 100 Milhões de processadores vendidos
Organização de Unidades de Processamento
Organização de Unidades de Processamento João Canas Ferreira Março de 2004 Contém figuras de: Computer Organization & Design, D. A Patterson e J. L. Hennessy, 2 a ed. (cap. 5) c JCF, 2004 ASPD (FEUP/LEEC)
O Processador: Caminho de Dados e Controle
22 Capítulo 3 O Processador: Caminho de Dados e Controle O desempenho de um computador é determinado por três fatores principais: o número de instruções executadas, o período do clock e o número de ciclos
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Linguagem de Montagem Slide 1 CISC RISC MIPS Organização e Arquitetura de Computadores I Sumário Representação de instruções Slide 2 CISC O CISC (Complex Instruction
Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial
Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial Carlos A. Silva 2º Semestre de 2005/2006 http://www.dei.uminho.pt/lic/mint Assunto: Pipeline Aula #5 28 Mar 06 Revisão Na implementação
O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema.
O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema. Unidade aritmética e lógica - Executa operações aritméticas (cálculos);
ARQUITETURA DE COMPUTADORES
01001111 01110010 01100111 01100001 01101110 01101001 01111010 01100001 11100111 11100011 01101111 00100000 01100100 01100101 00100000 01000011 01101111 01101101 01110000 01110101 01110100 01100001 01100100
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n
NOTAS DE AULA Prof. Antonio Carlos Schneider Beck Filho (UFSM) Prof. Júlio Carlos Balzano de Mattos (UFPel) Arquitetura de Von Neumann
Universidade Federal de Santa Maria NOTAS DE AULA Prof. Antonio Carlos Schneider Beck Filho (UFSM) Prof. Júlio Carlos Balzano de Mattos (UFPel) Arquitetura de Von Neumann O modelo (ou arquitetura) de von
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Unidade cadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e rquitetura de Computadores I Nível da Microarquitetura (Parte
Visão Geral de Pipelining
Pipeline Visão Geral de Pipelining Instruções MIPS têm mesmo tamanho Mais fácil buscar instruções no primeiro estágio e decodificar no segundo estágio IA-32 Instruções variam de 1 byte a 17 bytes Instruções
Pipeline. Todos os estágios devem estar prontos ao mesmo tempo para prosseguir.
O throughput de um pipeline é determinado pela freqüência com que uma instrução sai do pipeline Todos os estágios devem estar prontos ao mesmo tempo para prosseguir O tempo requerido para mover uma instrução
MIPS. Prof. Carlos Bazilio http://www.ic.uff.br/~bazilio bazilio@ic.uff.br
MIPS Prof. Carlos Bazilio http://www.ic.uff.br/~bazilio bazilio@ic.uff.br Introdução Plataforma projetada da parceria entre NEC, Nintendo, Silicon Graphics e Sony Possui um conjunto de instruções que e
RISC - Reduced Instruction Set Computer
Arquietura MAC 412- Organizãção de Computadores - Siang W. Song Baseado no livro de Tanenbaum - Structured Computer Organization Arquietura Índice 1 Avaliação da arquitetura CISC (microprogramada) Críticas
Processadores BIP. Conforme Morandi et al (2006), durante o desenvolvimento do BIP, foram definidas três diretrizes de projeto:
Processadores BIP A família de processadores BIP foi desenvolvida por pesquisadores do Laboratório de Sistemas Embarcados e Distribuídos (LSED) da Universidade do Vale do Itajaí UNIVALI com o objetivo
A Unidade Central de Processamento é a responsável pelo processamento e execução de programas armazenados na MP.
A ARQUITETURA DE UM COMPUTADOR A arquitetura básica de um computador moderno segue ainda de forma geral os conceitos estabelecidos pelo Professor da Universidade de Princeton, John Von Neumann (1903-1957),
Organização de Computadores 1
Organização de Computadores 1 5 CONJUNTO DE INSTRUÇÕES Prof. Luiz Gustavo A. Martins Introdução O que é um conjunto de instruções? Coleção completa das instruções que a CPU é capaz de executar (entende).
Introdução à Engenharia de Computação
Introdução à Engenharia de Computação Tópico: Organização Básica de um Computador Digital Introdução à Engenharia de Computação 2 Componentes de um Computador Computador Eletrônico Digital É um sistema
Arquitetura de Computadores. Assembly Miscelâneas. Mário O. de Menezes. http://www.tf.ipen.br/~mario
Arquitetura de Computadores Assembly Miscelâneas Mário O. de Menezes http://www.tf.ipen.br/~mario AC Mário O. de Menezes 1 Lembrando Instruções Lógicas e Shift operam em bits individuais, diferente de
Universidade Federal de Campina Grande Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação.
Universidade Federal de Campina Grande Unidade cadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e rquitetura de Computadores I Organização e rquitetura Básicas
Arquitetura de Computadores Paralelismo, CISC X RISC, Interpretação X Tradução, Caminho de dados
Arquitetura de Computadores Paralelismo, CISC X RISC, Interpretação X Tradução, Caminho de dados Organização de um Computador Típico Memória: Armazena dados e programas. Processador (CPU - Central Processing
ULA- Unidade Lógica Aritmética. Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 60h
ULA- Unidade Lógica Aritmética. Prof. Rômulo Calado Pantaleão Camara Carga Horária: 60h Sumário Unidade Lógica Aritmetrica Registradores Unidade Lógica Operações da ULA Unidade de Ponto Flutuante Representação
PROJETO LÓGICO DE COMPUTADORES Prof. Ricardo Rodrigues Barcelar http://www.ricardobarcelar.com.br
- Aula 2 - O NÍVEL DA MICROARQUITETURA 1. INTRODUÇÃO Este é o nível cuja função é implementar a camada ISA (Instruction Set Architeture). O seu projeto depende da arquitetura do conjunto das instruções
28/9/2010. Unidade de Controle Funcionamento e Implementação
Arquitetura de Computadores Unidade de Controle Funcionamento e Implementação Prof. Marcos Quinet Universidade Federal Fluminense P.U.R.O. Operação da Unidade de Controle Unidade de controle: parte do
Relembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
BARRAMENTO DO SISTEMA
BARRAMENTO DO SISTEMA Memória Principal Processador Barramento local Memória cachê/ ponte Barramento de sistema SCSI FireWire Dispositivo gráfico Controlador de vídeo Rede Local Barramento de alta velocidade
Infraestrutura de Hardware. Implementação Monociclo de um Processador Simples
Infraestrutura de Hardware Implementação Monociclo de um Processador Simples Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço
Primeiro nível desenvolvido, historicamente Atualmente existente entre o nível da microarquitetura e do sistema operacional
Capítulo 5 Nível ISA Primeiro nível desenvolvido, historicamente Atualmente existente entre o nível da microarquitetura e do sistema operacional Compatibilidade com os níveis ISA anteriores!! => Pressão
O Hardware Dentro da Unidade do Sistema
Memória RAM Random Access Memory Memória de Acesso Aleatório Armazena: programas em execução dados dos programas em execução alguns programas do sistema operacional O objetivo é tornar mais rápido o acesso
Estrutura de um Computador
SEL-0415 Introdução à Organização de Computadores Estrutura de um Computador Aula 7 Prof. Dr. Marcelo Andrade da Costa Vieira MODELO DE VON NEUMANN PRINCÍPIOS A arquitetura de um computador consiste de
Campus Capivari Análise e Desenvolvimento de Sistemas (ADS) Prof. André Luís Belini E-mail: prof.andre.luis.belini@gmail.com /
Campus Capivari Análise e Desenvolvimento de Sistemas (ADS) Prof. André Luís Belini E-mail: prof.andre.luis.belini@gmail.com / andre.belini@ifsp.edu.br MATÉRIA: ICO Aula N : 09 Tema: Unidade Central de
Relembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
Arquitetura de Computadores I
Arquitetura de Computadores I Pipeline Edson Moreno edson.moreno@pucrs.br http://www.inf.pucrs.br/~emoreno Organização do MIPS: pipeline Visão geral do pipeline Analogia com uma Lavanderia doméstica 1
Linguagem de Montagem Funcionamento de CPU e Assembly Rudimentar
Componentes de um Computador (5) Linguagem de Montagem Funcionamento de CPU e Assembly Rudimentar Prof. João Paulo A. Almeida (jpalmeida@inf.ufes.br) 2007/01 - INF02597 Com slides de Roberta Lima Gomes
Escola Secundária de Emídio Navarro
Escola Secundária de Emídio Navarro Curso Secundário de Carácter Geral (Agrupamento 4) Introdução às Tecnologias de Informação Ficha de trabalho N.º 1 1. Refere algumas das principais áreas das Tecnologias
Arquitetura e Organização de Computadores 2
Arquitetura e Organização de Computadores 2 Escalonamento Estático e Arquiteturas VLIW Dynamic Scheduling, Multiple Issue, and Speculation Modern microarchitectures: Dynamic scheduling + multiple issue
Arquitetura de Computadores RISC x CISC. Gustavo Pinto Vilar
Arquitetura de Computadores RISC x CISC Gustavo Pinto Vilar PPF / DPF Papiloscopista Policial Federal Pós-Graduado em Docência do Ensino Superior UFRJ Graduado em Ciência da Computação e Processamento
lw, sw add, sub, and, or, slt beq, j
Datapath and Control Queremos implementar o MIPS Instruções de referência à memória: lw, sw Instruções aritméticas e lógicas: add, sub, and, or, slt Controle de fluxo: beq, j Cinco passos de execução Busca
Arquitetura e Organização de Computadores
Arquitetura e Organização de Computadores Fernando Fonseca Ramos Faculdade de Ciência e Tecnologia de Montes Claros Fundação Educacional Montes Claros 1 Índice 1- Introdução 2- Exemplo de Microarquitetura
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia
ARQUITETURA DE COMPUTADORES
ARQUITETURA DE COMPUTADORES Aula 08: UCP Características dos elementos internos da UCP: registradores, unidade de controle, decodificador de instruções, relógio do sistema. Funções do processador: controle
3º Trabalho de Laboratório. Unidade de Controlo Microprogramada
MICROPROCESSADORES 3º Trabalho de Laboratório Unidade de Controlo Microprogramada Objectivo: Pretende-se que os alunos compreendam a metodologia usada na implementação, programação e teste de uma Unidade
ARQUITETURA DE COMPUTADORES - 1866
7 Unidade Central de Processamento (UCP): O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento e de controle, durante a execução de um
Figura 1 - O computador
Organização e arquitectura dum computador Índice Índice... 2 1. Introdução... 3 2. Representação da informação no computador... 4 3. Funcionamento básico dum computador... 5 4. Estrutura do processador...