Organização de Computadores B - Trabalho 2
|
|
|
- Margarida Maranhão Gil
- 9 Há anos
- Visualizações:
Transcrição
1 Organização de Computadores B - Trabalho 2 Universidade Federal do Rio Grande do Sul Instituto de Informática César Garcia Daudt [email protected] 1. Investigar a inuência do tipo de mapeamento empregado (direto, associativo por conjunto e totalmente associativo) e da política de reposição no desempenho da cache As respostas para as perguntas a seguir são baseadas nos resultados encontrados nas tabelas 1 e 2 e nos grácos 1, 2, 3, 4, 5, 6, 7 e 8 LRU (l) RANDOM (r) FIFO (f) N o Conj. Tam. Bloco Assoc. ICache DCache ICache DCache ICache DCache Tabela 1: Benchmark Amp LRU (l) RANDOM (r) FIFO (f) N o Conj. Tam. Bloco Assoc. ICache DCache ICache DCache ICache DCache Tabela 2: Benchmark Basicmath 1.1. Dentre os experimentos realizados, qual das políticas de reposição apresenta o melhor resultado para cada uma das caches em sua opinião? Por quê? Para a cache de dados, tanto no benchmark amp quanto no benchmark basimath, a política de substituição LRU mostrou-se mais eciente. Conforme visto em aula, geralmente, para dados, é útil lograrmos da localidade temporal, o que é feito exatamente por LRU: manter na cache os dados mais utilizados recentemente.
2 Figura 1: Gráco Associatividade vs. Desempenho da Cache de Instruções - Benchmark Amp Figura 2: Gráco Num. de Conjuntos vs. Desempenho da Cache de Instruções - Benchmark Amp Para a cache de instruções, a melhor política medida foi a RANDOM. Isso pode ter ocorrido pelo fato de que a localidade temporal em instruções ocorre apenas em laços e a localidade espacial para partes seqüenciais. No entanto, para desvios, nenhum desses princípios é seguido. Assim, se cada bloco tiver a mesma chance de ser substituído (por usarmos uma política randômica), podemos ter um desempenho melhor num caso em que as situações descritas antes estão misturadas. 2
3 Figura 3: Gráco Associatividade vs. Desempenho da Cache de Dados - Benchmark Amp Figura 4: Gráco Núm. de Conjuntos vs. Desempenho da Cache de Dados - Benchmark Amp 1.2. A primeira linha das tabelas acima representam que tipo de cache em termos de mapeamento? Considerando essas mesmas linhas citadas, explique o porquê dos resultados obtidos para as três políticas aplicadas. A primeira linha da tabela dene caches com mapeamento direto. Assim, como cada bloco da memória é sempre mapeado no mesmo lugar da cache, a política de substituição não faz nenhuma diferença no desempenho. 3
4 Figura 5: Gráco Associatividade vs. Desempenho da Cache de Instruções - Benchmark Basicmath Figura 6: Gráco Num. de Conjuntos vs. Desempenho da Cache de Instruções - Benchmark Basicmath 1.3. Considerando-se que as caches de dados e instruções estão separadas, qual a melhor combinação (em termos da menor taxa de misses obtida) entre cache de instruções e de dados considerandose qualquer possibilidade de conguração para ambas (em termos de associatividade, n o de conjuntos e política de reposição)? Assumindo que apenas os dados medidos na questão são relevantes (ou seja, disconsiderando custo-benefício e aplicação): Para o benchmark amp, a melhor cache de instruções possui um mapeamento com associatividade 4, 8 conjuntos e política de substituição RANDOM, com uma taxa de cache-miss de 11,37%. A melhor cache de dados possui mapeamento totalmente associativo e política de substituição LRU, com uma taxa de cache-miss igual a 7,05%. Para o benchmark basicmath, a melhor cache de instruções é aquela com associatividade 8 ou 4
5 Figura 7: Gráco Associatividade vs. Desempenho da Cache de Dados - Benchmark Basicmath Figura 8: Gráco Núm. de Conjuntos vs. Desempenho da Cache de Dados - Benchmark Basicmath 16, 2 ou 4 conjuntos e política de substituição RANDOM, com uma taxa de miss de 22,84%. Para a cache de dados, usamos um mapeamento com associatividade 8, 4 conjuntos e política de substituição LRU, com uma taxa de cache-miss igual a 2,69% Qual o comportamento das duas caches quando do aumento da associatividade (e conseqüente diminuição do número de conjuntos)? Para a cache de dados, em ambos os benchmarks, o aumento da associatividade ocasiona uma melhora no desempenho. No entanto, este ganho se torna inexpressivo após certo ponto crítico. Na cache de instruções, temos casos diferenciados. No benchmark Amp, para todas as políticas, há ganho de desempenho quando se aumenta a associatividade de 1 para 2. Após esse ponto, 5
6 somente a política RANDOM se benecia do aumento da associatividade, saturando o ganho na associatividade 4. No benchmark Basicmath, a política RANDOM se benecia do aumento da associatividade, tenho sua melhora estagnada por volta da associatividade 8. As outras políticas têm diminuição do desempenho até a associatividade 4, e após isso têm leve melhora de eciência com o aumento da associatividade. 2. Investigar a inuência da variação do tamanho do bloco no desempenho da cache Os resultados e respostas podem ser vericados e comparados com os valores nas tabelas 3, 4 e nos grácos 9, 10, 11 e 12. N o Conj. Tam. Bloco Assoc. Política ICache DCache LRU LRU LRU LRU LRU LRU LRU LRU Tabela 3: Benchmark Amp N o Conj. Tam. Bloco Assoc. Política ICache DCache LRU LRU LRU LRU LRU LRU LRU LRU Tabela 4: Benchmark Basicmath 2.1. Qual o comportamento observado para as duas caches em termos de percentual de erro no seu acesso? O comportamento presente é antagônico para as duas caches: enquanto que a Cache de Instruções tem sua eciência melhorada com o aumento do tamanho do bloco, o oposto ocorre na Cache de Dados. 6
7 Figura 9: Gráco Tam. do Bloco vs. Desempenho da Cache de Instruções - Benchmark Amp Figura 10: Gráco Tam. do Bloco vs. Desempenho da Cache de Dados - Benchmark Amp 2.2. Como você explicaria os comportamentos observados para as caches de instruções e de dados? O aumento no tamanho do bloco benecia da localidade espacial possivelmente necessária ao perl da Cache de Instruções. Já que as próximas instruções a serem executadas, muito provavelmente estão próximas da instrução atual, com blocos maiores temos mais instruções próximas condensadas em um mesmo bloco, diminuindo a taxa de falta na cache. Quando se trata de dados, a localidade espacial não está necessariamente presente. Aumentando o tamanho dos blocos, diminui-se a quantidade total de blocos da cache. Assim, a probabilidade de encontrarmos os diferentes blocos de dados desejados é menor. 7
8 Figura 11: Gráco Tam. do Bloco vs. Desempenho da Cache de Instruções - Benchmark Basicmath Figura 12: Gráco Tam. do Bloco vs. Desempenho da Cache de Dados - Benchmark Basicmath 3. Investigar a inuência do tamanho total da cache e do tamanho de bloco no desempenho da cache Os resultados estão nas tabelas numeradas de 5 até 16 e nos grácos de 10 até 12. 8
9 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 5: Benchmark Amp, Bloco de Tamano 16, Associatividade 1 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 6: Benchmark Amp, Bloco de Tamano 32, Associatividade 1 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 7: Benchmark Amp, Bloco de Tamano 16, Associatividade 2 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 8: Benchmark Amp, Bloco de Tamano 32, Associatividade 2 9
10 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 9: Benchmark Amp, Bloco de Tamano 16, Associatividade 4 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 10: Benchmark Amp, Bloco de Tamano 32, Associatividade 4 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 11: Benchmark Basicmath, Bloco de Tamano 16, Associatividade 1 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 12: Benchmark Basicmath, Bloco de Tamano 32, Associatividade 1 10
11 Figura 13: Gráco Tam. da Cache vs. Desempenho da Cache de Instruções - Benchmark Amp Figura 14: Gráco Tam. da Cache vs. Desempenho da Cache de Dados - Benchmark Amp 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 13: Benchmark Basicmath, Bloco de Tamano 16, Associatividade 2 11
12 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 14: Benchmark Basicmath, Bloco de Tamano 32, Associatividade 2 12
13 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 15: Benchmark Basicmath, Bloco de Tamano 16, Associatividade 4 1k LRU k LRU k LRU k LRU k LRU k LRU Tabela 16: Benchmark Basicmath, Bloco de Tamano 32, Associatividade Compare, linha a linha, os resultados obtidos considerando-se a mesma associatividade (1, 2 e 4), descrevendo o comportamento das caches de instruções e de dados quando comparadas congurações de cache de mesmo tamanho total, porém com tamanhos de blocos diferentes. Existe alguma diferença observável em termos de taxa de faltas? Comparando os resultados dentro de mesmos grupos de associatividade e tamanho total, notase que as congurações com blocos de tamanho 32 têm, na maioria dos casos, um desempenho melhor do que as com tamanho 16. Nas caches de instrução, essa característica pode ser explicada pela localidade espacial das instruções. Na cache de dados, este comportamento é vericado para o benchmark Amp mas não para o benchmark Basicmath, onde somente as alterações na associatividade alteraram signicativamente a eciência da cache. 13
14 Figura 15: Gráco Tam. da Cache vs. Desempenho da Cache de Instruções - Benchmark Basicmath Figura 16: Gráco Tam. da Cache vs. Desempenho da Cache de Dados - Benchmark Basicmath 3.2. Compare os resultados obtidos quando do aumento do tamanho da cache através do aumento do n o de conjuntos, mantendo-se o mesmo tamanho de bloco (16 ou 32 bytes) para as 3 associatividades (1, 2 e 4). Ou seja, compare os resultados de taxa de faltas obtidos quando do aumento do tamanho da cache para caches de associatividade 1 e tamanho de bloco 16 bytes contra caches de associatividade 2 e tamanho de bloco 16 bytes, o mesmo sendo feito em relação às caches com tamanho de bloco de 32 bytes. Existe diferença signicativa nas taxas observadas? Para a cache de instruções, variando-se a associatividade e mantendo o tamanho de bloco constante, as mudanças não são signicativas. Isso é exemplicado no gráco 13, onde as linhas se agrupam de acordo com o tamanho de seus blocos, independentemente da associatividade. 14
15 No que diz respeito à cache de dados, o parâmetro mais importante melhora do desempenho, xando-se o tamanho da cache, é a associatividade. A variação no tamanho do bloco, para a mesma associatividade, não gera ganho signicativo. 4. Questão Final Finalmente, responda a seguinte questão: se um cache 2-way associativa possui atraso 20% maior que a de mapeamento direto, qual das duas deveria ser escolhida para compor um processador, assumindo que a CPU pode executar tão rápido quanto se queira, e a penalidade de um miss é de 20 vezes o atraso da cache de mapeamento direto. Considerando duas caches, respectivamente, uma com mapeamento 2-way associativo (dados em 1) e outra com mapeamento direto (dados em 2), extraímos a relação em 3. Considera-se, também, que o atraso na cache com mapeamento direto é t e o miss rate das caches é m. T 1 = (1 m) 1, 2t + m 20 t = t(1, , 8m) (1) T 2 = (1 m) t + m 20 t = t(1 19m) (2) A cache com mapeamento direto deve ser utilizada quando T 1 < T 2, ou seja: T 1 < T 2 T 1 T 2 < 1 m > 0, 2 37, 8 m > 0, (3) Assim, vemos que o mapeamento direto deve ser utilizado para uma taxa de misses maior que 0,53%, aproximadamente. 15
Memória cache (cont.) Sistemas de Computação
Memória cache (cont.) Sistemas de Computação Memórias cache CPU procura por dados em L, depois em L2 e finalmente na memória principal CPU registradores barramento de cache L cache ALU barramento de sistema
Princípio da Localidade Apenas uma parte relativamente pequena do espaço de endereçamento dos programas é acessada em um instante qualquer Localidade
Memória Cache Princípio da Localidade Apenas uma parte relativamente pequena do espaço de endereçamento dos programas é acessada em um instante qualquer Localidade Temporal Um item referenciado tende a
Infraestrutura de Hardware. Explorando Desempenho com a Hierarquia de Memória
Infraestrutura de Hardware Explorando Desempenho com a Hierarquia de Memória Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e
Arquitetura e Organização de Processadores. Aulas 9 e 10. Memória cache
Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Arquitetura e Organização de Processadores Aulas 9 e 10 Memória cache Tendências tecnológicas
Hierarquia de Memória. Sistemas de Computação André Luiz da Costa Carvalho
Hierarquia de Memória Sistemas de Computação André Luiz da Costa Carvalho 1 Introdução l Pode ser definida como um local para armazenamento de informações, onde as duas únicas ações possíveis são a leitura
Capítulo 5 Livro do Mário Monteiro Conceituação. Elementos de projeto de memória cache
Capítulo 5 Livro do Mário Monteiro Conceituação Princípio da localidade Funcionamento da memória cache Elementos de projeto de memória cache Mapeamento de dados MP/cache Algoritmos de substituição de dados
FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CONTINUAÇÃO CAPÍTULO 5. Cristina Boeres
FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CONTINUAÇÃO CAPÍTULO 5 Cristina Boeres Mapeamento Associativo por Conjunto! Tenta resolver o problema de conflito de blocos na mesma linha (mapeamento
Memória Cache. Memória Cache. Localidade Espacial. Conceito de Localidade. Diferença de velocidade entre Processador/MP
Departamento de Ciência da Computação - UFF Memória Cache Profa. Débora Christina Muchaluat Saade [email protected] Memória Cache Capítulo 5 Livro do Mário Monteiro Conceituação Princípio da localidade
Organização de Computadores
Organização de Computadores Aula 21 Memória Cache Rodrigo Hausen 21 de outubro de 2011 http://cuco.pro.br/ach2034 1/49 Apresentação 1. Bases Teóricas 2. Organização de computadores... 2.2. Execução de
FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CAPÍTULO 5. Cristina Boeres
FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CAPÍTULO 5 Cristina Boeres Introdução! Diferença de velocidade entre Processador e MP O processador executa uma operação rapidamente e fica em
Organização e Arquitetura de Computadores. Ivan Saraiva Silva
Organização e Arquitetura de Computadores Hierarquia de Memória Ivan Saraiva Silva Hierarquia de Memória A Organização de Memória em um computador é feita de forma hierárquica Registradores, Cache Memória
Memória Cache endereço de memória
Memória Cache O modelo de Von Neumann estabelece que para ser executado, o programa deve estar armazenado na memória. A memória é organizada em grupos de bits chamados células (ou palavras), onde as informações
Sistemas de Memória II
Sistemas de Memória II José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2014-11-21 José Costa (DEI/IST) Sistemas de Memória II
Níveis de memória. Diferentes velocidades de acesso. Memória Cache. Memórias Auxiliar e Auxiliar-Backup
Memória Níveis de memória Diferentes velocidades de acesso Pequeno Alto(a) Cache RAM Auxiliar Auxiliar-Backup Memória Cache altíssima velocidade de acesso acelerar o processo de busca de informações na
Memória Cache: Funcionamento
Microcontroladores e Interfaces º Ano Eng. Electrónica Industrial Carlos A. Silva º Semestre de 5/6 http://www.dei.uminho.pt/lic/mint Assunto: Memória Cache Aula #9 9Maio6-M Memória Cache: Funcionamento
Capítulo 7 Sistemas de Memória. Ch7a 1
Capítulo 7 Sistemas de Memória Ch7a 1 Memórias: Revisão SRAM (Static RAM): Valor é armazenado por meio da interligação de um par de inversores Rápido, mas consome mais espaço que DRAM (4 a 6 transistores)
Arquitetura de Computadores
Departamento de Ciência da Computação Bacharelado em Ciência da Computação Arquitetura de Computadores Hierarquia de Memória Gabriel P. Silva Ementa Unidade 3: Hierarquia de Memória 3.1 Registradores 3.2
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação.
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de I Organização e Arquitetura Básicas B de (Parte II)
Memória Cache Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 60h
Memória Cache Prof. Rômulo Calado Pantaleão Camara Carga Horária: 60h Memória Cache Memória Principal Vs. Cache Fichário Quadro Pasta O fichário representa o disco rígido. A pasta sobre a mesa representa
Memória. Memória Cache
Memória Memória Cache Revisão - Memória Principal Memória que armazena os dados e programas em linguagem de máquina em execução corrente Razoavelmente barata Tempo de acesso da ordem de nano-segundos a
Hierarquia de Memória
No projeto de um sistema digital, deve-se ter em mente que hardware menor geralmente é mais rápido do que hardware maior. A propagação do sinal é uma das principais causas de atrasos. No caso da memória,
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Memória Cache Slide 1 Introdução Tamanho Função de Mapeamento Política de Escrita Tamanho da Linha Número de Memórias Cache Cache em Níveis Slide 2 Introdução
Microprocessadores. Memórias
s António M. Gonçalves Pinheiro Departamento de Física Covilhã - Portugal [email protected] Arquitectura de Microcomputador Modelo de Von Neumann Barramento de Endereços µprocessador Entrada/Saída Barramento
Infraestrutura de Hardware. Explorando a Hierarquia de Memória
Infraestrutura de Hardware Explorando a Hierarquia de Memória Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e executado pelo
DCC-IM/NCE UFRJ Pós-Graduação em Informática. Gabriel P. Silva. Microarquiteturas de Alto Desempenho
DCC-IM/NCE UFRJ Pós-Graduação em Informática Microarquiteturas de Alto Desempenho Hierarquia de Memória Gabriel P. Silva Introdução Os programadores sempre ambicionaram ter quantidades ilimitadas de memória
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 12: MEMÓRIA CACHE: FUNÇÃO DE MAPEAMENTO (PARTE 1)
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 12: MEMÓRIA CACHE: FUNÇÃO DE MAPEAMENTO (PARTE 1) Prof. Max Santana Rolemberg Farias [email protected] Colegiado de Engenharia de Computação FUNÇÃO
SISTEMAS OPERACIONAIS. 2ª. Lista de Exercícios Parte 2
SISTEMAS OPERACIONAIS INF09344 - Sistemas Operacionais / INF02780 - Sistemas Operacionais / INF02828 - Sistemas de Programação II Prof a. Roberta Lima Gomes ([email protected]) 2ª. Lista de Exercícios Parte
1. A pastilha do processador Intel possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é
1. A pastilha do processador Intel 80486 possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é organizado com mapeamento associativo por conjuntos de quatro
Memórias cache. João Canas Ferreira. Abril de Porque são efectivas as memórias cache? Hierarquias de memória Caracterização do desempenho
Memórias cache João Canas Ferreira Abril de 2004 c JCF, 2004 ASPD (FEUP/LEEC) Memórias cache 1/51 Porque são efectivas as memórias cache? Hierarquias de memória Caracterização do desempenho Colocação e
Memória e Hierarquia de Memória. Memória Vs. Armazenamento
Memória e Hierarquia de Memória Memória Vs. Armazenamento Fichário Pasta O fichário representa o disco rígido, com alta capacidade de armazenamento. A pasta sobre a mesa representa a memória, de acesso
Organização e Arquitetura de Computadores
Organização e Arquitetura de Computadores Hierarquia de Memória: Introdução Alexandre Amory Edson Moreno Nas Aulas Anteriores Computação Organização interna de CPU Parte operativa: Lógica combinacional
Aula 13: Memória Cache
Aula 13: Memória Cache Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) Memória: Memória Cache FAC 1 / 53 Memória Cache Diego Passos (UFF) Memória:
Correção de Erros. Erros de memória de semicondutores podem ser:
Correção de Erros Erros de memória de semicondutores podem ser: Erros graves que constitui um defeito físico permanente; Erros moderados, onde a(s) célula(s) não são capazes de armazenar os dados ou fazem
Hierarquia de Memória
Hierarquia de Memória Introdução e Análise do Desempenho AC1 Hierarquia da Memória: Análise do Desempenho 1 Hierarquia de Memória A velocidade dos processadores tem aumentado muito mais rapidamente do
PCS-2529 Introdução aos Processadores. Prof. Dr. Paulo Sérgio Cugnasca
PCS-2529 Introdução aos Processadores Prof. Dr. Paulo Sérgio Cugnasca 1 4. MEMÓRIA 2 4. MEMÓRIA A memória é um componente essencial de todo computador, sendo utilizada para armazenar as instruções a serem
Memória Cache. Walter Fetter Lages.
Memória Cache Walter Fetter Lages [email protected] Universidade Federal do Rio Grande do Sul Escola de Engenharia Departamento de Engenharia Elétrica Copyright (c) Walter Fetter Lages p.1 Introdução SRAM
Instituto Superior Técnico Departamento de Engenharia Electrotécnica e de Computadores Arquitectura de Computadores. 2º sem.
Instituto Superior Técnico Departamento de Engenharia Electrotécnica e de Computadores Arquitectura de Computadores º sem. / // º Teste Duração:, horas Grupo I Superpilining [ valores] Admita que tem um
Hierarquia de memória
Hierarquia de memória Capítulo 6, Secção.{3..} Caches Slides adaptados dos slides do professor Pedro Pereira Consultar slides originais no moodle Centro de Cálculo Instituto Superior de Engenharia de Lisboa
/17. Arquitetura de Computadores Subsistemas de Memória Prof. Fred Sauer
/17 Arquitetura de Computadores Subsistemas de Memória Prof. Fred Sauer http://www.fredsauer.com.br [email protected] 2/17 S U M Á R I O PRINCÍPIO DA LOCALIDADE Conceito : gap entre processador/memória
Arquitectura de Computadores 2006/2007 2º Semestre 2º Teste (A) - 15/06/2007. Folha de Respostas
Arquitectura de Computadores 2006/2007 2º Semestre 2º Teste (A) - 15/06/2007 Número: Nome: INSTRUÇÕES: - A duração da prova é de 2 horas. - Responda apenas nesta Folha de Respostas ; nada mais será recebido.
SISTEMAS OPERACIONAIS. 3ª. Lista de Exercícios
SISTEMAS OPERACIONAIS INF09344 - Sistemas Operacionais / INF02780 - Sistemas Operacionais / INF02828 - Sistemas de Programação II Prof a. Roberta Lima Gomes ([email protected]) 3ª. Lista de Exercícios Data
Sistemas Operacionais Gerenciamento de Memória. Carlos Ferraz Jorge Cavalcanti Fonsêca
Sistemas Operacionais Gerenciamento de Memória Carlos Ferraz ([email protected]) Jorge Cavalcanti Fonsêca ([email protected]) Memória Física vs. Memória do Programa Memória P Física Tamanho dos softwares
Introdução à Informática
Introdução à Informática Informática Aplicada Bacharelado em Engenharia de Pesca Flávia Coelho [email protected] 1 Elaborado por Yáskara Menescal e atualizado por Flávia Coelho, em março de 2009
Arquitectura de Computadores II
O Fosso de Performance Arquitectura de Computadores II 5. Hierarquia de Memória 5.1. Cache 2004/2005 Paulo Marques Departamento de Eng. Informática Universidade de Coimbra [email protected] 2 Hierarquia
Sistemas Operacionais Aula 16 Memória Virtual
Sistemas Operacionais Aula 16 Memória Virtual Ivan da Silva Sendin [email protected] FACOM - Universidade Federal de Uberlândia Sistemas OperacionaisAula 16Memória Virtual p. 1 Memória Virtual - Definição
UMA HIERARQUIA DE MEMÓRIA PARA UM MODELO RTL DO PROCESSADOR RISC-V SINTETISÁVEL EM FPGA
UNIVERSIDADE FEDERAL DE PERNAMBUCO CENTRO DE INFORMÁTICA GRADUAÇÃO EM ENGENHARIA DA COMPUTAÇÃO UMA HIERARQUIA DE MEMÓRIA PARA UM MODELO RTL DO PROCESSADOR RISC-V SINTETISÁVEL EM FPGA PROPOSTA DE TRABALHO
AULA Nº 11 SISTEMAS OPERACIONAIS. Técnicas de Memória Virtual
AULA Nº 11 SISTEMAS OPERACIONAIS Técnicas de Memória Virtual 1 Contextualizando Vimos Introdução ao Gerenciamento de Memória Agora Técnicas de Memória Virtual 2 O que é Memória Virtual (MV)? É uma técnica
MEMÓRIA CACHE FELIPE G. TORRES
MEMÓRIA CACHE FELIPE G. TORRES MEMÓRIA CACHE O uso da memória cache visa obter velocidade de memória próxima das memórias mais rápidas que existem e, ao mesmo tempo, disponibilizar uma memória de grande
Arquitetura de Computadores. Arquitetura de Computadores 1
Computadores Computadores 1 Introdução Componentes: Processador; UC; Registradores; ALU s, FPU s, etc. Memória (Sistema de armazenamento de informações; Dispositivo de entrada e saída. Computadores 2 Introdução
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Slide 1 Memória Virtual os primeiros computadores (início dos anos 60) tinham memória principal muito reduzida O PDP-1 funcionava com uma memória de 4096 palavras
Arquitetura de Computadores. Memórias
Arquitetura de Computadores Memórias Relembrando Arquitetura de Von Neuman Memória Acesso por palavra Programas são armazenados aqui Controlador de memoria Dispositivos de entrada Dispositivos de saída
Fundamentos de Sistemas Operacionais
Fundamentos de Sistemas Operacionais Aula 19: Memória Virtual: Introdução Diego Passos Última Aula Paginação Método de gerenciamento de memória mais usado hoje. Espaço de endereçamento de um processo é
Arquitetura de Computadores
Arquitetura de Computadores AULA 4 Organização de Sistemas de Computadores s Bits Sumário de Ordem de Bytes Conceitos Básicos Secundária Códigos de Correção de Erros Prof. Edilberto M. Silva Edilberto
Aula 06. Slots para Memórias
Aula 06 Slots para Memórias Slot para as memórias 2 Slot para as memórias Os soquetes de memória são numerados: 1, 2 e 3. Instale memória primeiro no 1, depois no 2, depois no 3. Normalmente não é permitido
Introdução à Informática. Alexandre Meslin
Introdução à Informática Alexandre Meslin ([email protected]) Organização da Memória Conceito de hierarquia de memória Memória principal e memórias secundárias Projeto lógico da memória principal Memórias
Arquiteturas Von Neumann e Harvard
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Arquiteturas Von Neumann e Harvard Computador Cleópatra prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno 2 / 9 Arquiteturas de Computadores
