Estendendo o Conjunto de Instruções de um PPC para Uso de Transformadas do H.264

Transcrição

1 Estendendo o Conjunto de Instruções de um PPC para Uso de Transformadas do H.264 Marcelo Schiavon Porto Roger E. C. Porto {msporto, recporto}@inf.ufrgs.br

2 Introdução 2 O padrão H.264/AVC é o mais novo padrão para compressão de vídeo digital. O H.264 foi desenvolvido para proporcionar taxas de compressão significativamente superiores aos padrões de compressão existentes até então.

3 Codificador H Diagrama em blocos do codificador H.264

4 Decodificador H Diagrama em blocos do decodificador H.264

5 Transformada Inversa 5

6 Motivação 6 Possibilidade de extensão do conjunto de instruções do PPC; Uso de instruções especializadas para coprocessamento;

7 Problemas encontrados 7 Na realidade a extensão do conjunto de instruções só é possível para o Virtex4; Para o Virtex2 Pró só é possível extender o conjunto de instruções com um subconjunto oferecido pela Xilinx.

8 Solução aplicada 8 Implementar Hadamard inversa 4x4: Implementação em software: rodando em um PowerPC; Implementação em hardware: mapeada para o FPGA.

9 Decodificador H Seqüência de transmissão dos elementos de um macrobloco

10 Algoritmo da Hadamard 4x4 10 Algoritmo da Hadamard inversa 4x4

11 Arquitetura da Hadamard 4x4 11 Arquitetura da Hadamard inversa 4x4

12 Resultados de Síntese 12 Dispositivo utilizado: 2vp30fg676-6 Número de Slices: 1478 (10%) Number of Slice Flip Flops: 2126 (7%) Number of 4 input LUTs: 606 (2%) Freqüência: 202,02MHz Throughput: 202 milhões de amostras por segundo

13 Metodologia 13 FPGA PPC MEM Hadamard 4x4

14 Placa Digilent XUP-V2P 14 FPGA Virtex II Pro XC2VP30 com células lógicas e 2 PowerPC hardwired; Memória DIMM SDRAM DDR (até 2Gbytes); Porta USB2; Porta serial RS-232; Etc...

15 Xilinx Platform Studio 15 Detalhe do XPS mostrando a aplicação em C rodando no PowerPC

16 Xilinx Platform Studio 16 Detalhe do XPS mostrando os arquivos VHDL de uma das transformadas

17 Xilinx Platform Studio 17 Detalhe do XPS mostrando os componentes envolvidos na prototipação

18 Arquivos Texto 18 Arquivo com os valores de entrada extraídos do código de referência do H.264

19 Terminal 19 Detalhe dos resultados de cálculo sendo mostrados no terminal

20 Arquivos Texto 20 Detalhes do arquivo resultante da comparação de resultados

21 Tarefas 21 Estudo das características do PowerPC; Estudo mais aprofundado sobre a comunicação entre os componentes envolvidos no projeto (processador, memória, co-processador); Desenvolvimento dos códigos; Verificação e prototipação; Comparação dos resultados;

22 Conclusões 22 Para o Virtex2 Pro só é possível extender o conjunto de instruções com um subconjunto oferecido pela Xilinx. Taxa de processamento da IHAD 4x4 foi de 202 milhões de amostras por segundo, suficiente para HDTV.

23 Trabalhos Futuros 23 Como trabalhos futuros, pretendemos utilizar algum processador descrito em VHDL que possua seu código aberto e inserir instruções especificas para o coprocessamento das transformadas do padrão H.264. Desta forma poderemos desenvolver, rapidamente códigos que utilizem os IPs existentes para as transformadas do padrão.

24 Referências 24 DIGILENT. Digilent Inc. Digital Design Engineer s Source. Disponível em: < Acesso em: 06 jun HENNESSY, J. L. Organização e projeto de computadores : a interface hardware/software. 2. ed. Rio de Janeiro : LTC, c2000. IBM. PowerPC Microprocessor Family: The Programming Environments for 32-Bit Microprocessors. Disponível em: < Acesso em: 19 jun XILINX. PowerPC 405 Processor Block Reference Guide: Embedded Development Kit. Disponível em: < Acesso em: 14 jun XILINX. PowerPC Instruction Set Extension Guide: ISA Support for the PowerPC APU Controller in Virtex-4. Disponível em: < Acesso em: 14 jun XILINX. Virtex II Pro: PowerPC 405 Processor. Disponível em: < abilities/powerpc.htm>. Acesso em: 06 jun XILINX. Xilinx: The Programmable Logic Company. Disponível em: < Acesso em: 06 jun XILINX. Xilinx University Program Virtex-II Pro Development System: Hardware Reference Manual. Disponível em: < Acesso em: 06 jun