Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Aula 13 Memórias semicondutoras Prof. Rodrigo de Paula Rodrigues
Memórias Contexto Sistemas digitais Representação Manipulação Grau de integração Manipulação de dados Grandes quantidades de dados Memórias semicondutoras
Memórias Memórias semicondutoras O que são? Memórias semicondutoras circuitos digitais armazenamento de dados
Memórias Memórias semicondutoras Estrutura funcional Memória: Endereço Conteúdo Identificação única: endereço Posição de memória: contém uma palavra de dados Grupo de pares: 0000 0001 0010 0011... 1111 0100001 11001111 00110011 10101010... 00010000
Memórias Memórias semicondutoras Capacidade de armazenamento Capacidade (bits): Exemplo: 16x4 Exemplo: 128x8 Posições de memória X Tamanho da palavra de dados 16 posições X 4 bits = 64 bits 128 posições X 8 bits = 1024 bits (1 kbit)
Memórias Memórias semicondutoras Representação geral Entrada de dados Memória: 10101 I 0 I 1 I 2 I m-1 10101 00011 escrita de dados leitura de dados Endereço A 0 A 1 A 2 A N-1 Memória semicondutora CS W/R Controle 00011 O 0 O 1 O 2 O m-1 Saída de dados
Memórias Memórias semicondutoras Operação de leitura de dados A 0.. A N-1 W/R 1 0 1 0 Endereço CS 1 0 O 0.. O M-1 1 0 Dados válidos t e t lei
Memórias Memórias semicondutoras Operação de escrita de dados A 0.. A N-1 1 0 Endereço I 0.. I M-1 1 0 Dados válidos CS W/R 1 0 1 0 t e t esc
Memórias Memórias semicondutoras Tipos de memórias Operações de escrita e leitura Memórias ROM Memórias RAM Leitura Escrita eventual Leitura e escrita Operações freqüentes
Memórias Memórias ROM ROM: Estrutura ROM 8 x 4 coluna 0 linha A 0 A 1 A N-1 Memória ROM CS A 0 A 1 A 2 Decod dificador 3 para 8 1 2 3 4 5 6 7 O 0 O 1 O m-1 CS 0 1 2 3 Buffers de saída Célula de memória D 0 D 1 D 2 D 3
Memórias Memórias ROM ROM de máscara Célula MOS coluna coluna +Vcc linha +Vcc linha Célula BJT NPN +Vcc coluna linha +Vcc coluna linha
Memórias Memórias ROM ROM de máscara 4x4 0 +Vcc 0 1 A 1 A 0 Decodificador 1 2 +Vcc +Vcc 3 +Vcc +Vcc GND GND D 3 D 2 D 1 D 0 D 3 D 2 D 1 D 0 0 1 0 1
Memórias Memórias ROM PROM ROM programável Célula PROM MOS Célula PROM BJT coluna coluna +Vcc linha fusível +Vcc linha fusível
Memórias Memórias ROM PROM ROM programável Programação +Vcc I Ielevada +Vcc
Memórias Memórias ROM EPROM ROM programável e limpável (erasable) EPROM UV linha de bit D G porta flutuante linha da palavra porta de controle Camada fina de SiO2 (isolante) S
Memórias Memórias ROM EPROM ROM programável e limpável (erasable) Fonte: Intel
Memórias Memórias ROM EPROM ROM programável e limpável (erasable) G controle linha da palavra G controle linha da palavra linha de bit D Poucos elétrons entre as portas S linha de bit D S Muitos elétrons na porta flutuante (barreira) flutuante flutuante Poucos elétrons entre as portas, fluxo de corrente > 50%, nível lógico 1 Muitos elétrons entre as portas, fluxo de corrente < 50%, nível lógico 0
Memórias Memórias ROM EPROM ROM programável e limpável (erasable) EPROM UV Retirada do circuito Limpeza em toda a memória Limpeza: de 15 a 20 minutos
Memórias Memórias ROM EEPROM ROM programável e limpável eletricamente Mesmo princípio da EPROM UV Pulso de programação Pulso de limpeza Operação byte a byte Célula EEPROM Winbond Célula EEPROM Xicor de 1Mbit
Memórias Memórias ROM EEPROM ROM programável e limpável eletricamente Fonte: Intel
Memórias Memórias ROM FLASH Baixo custo e alta densidade das EPROM Reprogramação elétrica da EEPROM
Memórias Memórias ROM FLASH Fonte: Intel
Memórias Memórias RAM Memórias de Leitura/Escrita Voláteis Armazenamento temporário Estáticas Dinâmicas
Memórias Memórias RAM RAM Estática Célula de memória Latch SR Entrada Q Seleção controle armazenamento
Memórias Memórias RAM RAM Estática SRAM 64 x 4 I 0 I 1 I 2 I 3 0 1 2 3 Buffers de entrada WE 0 Registrador 0 A 0 A 1 1 Dec. 6 para 64 Registrador 1 CS A 5 63 Registrador 63 0 1 2 3 Buffers de saída OE O 0 O 1 O 2 O 3
Memórias Memórias RAM RAM Dinâmica Célula de memória Capacitor MOS Entrada 1 2 3 C V REF + - Amplificador sensor 4 Saída
Memórias Memórias RAM RAM Dinâmica Escrita E 1 2 E C 3 V REF + - Amplificador sensor 4 Saída
Memórias Memórias RAM RAM Dinâmica Leitura S 4 1 2 3 C V REF + - Amplificador sensor S
Memórias Memórias RAM RAM Dinâmica A 0 A 1 A N Decodificador de coluna Célula de memória A 0 A 1 A N Decodific cador de linha
Memórias Memórias RAM RAM Dinâmica Entrada / saída de dados O 0 /I 0 O 1 /I 1 O N-1 /I N-1 Endere eço A 0 / A x A 1 / A x+1 A 2 / A x+2 A X-1 / A 2x-1 Memória DRAM P x N CS W/R CAS RAS Co ontrole
Memórias Memórias RAM RAM Dinâmica Entradas de endereço Endereço da linha Endereço da coluna RAS CAS t RS t CS
Memórias Exercícios Exercício 1 Dispondo de unidades da memória ROM exemplificada ao lado, desenvolva: a) um banco de memória com capacidade de 8x8 bits; a) um banco de memória com capacidade de 16x4 bits. W/R CS A0..A2 O0..O3 Memória 8 x 4
Memórias Exercícios Exercício 2 Uma memória RAM com 512 posições de 8 bits precisa ser acoplada a um sistema com barramento de endereços de 12 bits de forma que a memória seja ativa a partir da posição 128 presente no barramento de endereços pré-existente. Desenvolva o acoplamento requisitado explicitando todas as conexões da memória aos barramentos de dados e de endereço pré-existentes. W/R CS A0..A8 RAM 512 x 8 D0..D7
Memórias Fim Conferir a presença
Memórias Fim Obrigado