2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

Documentos relacionados
2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

SISTEMAS DIGITAIS MEEC de Janeiro de 2015, 11:30

SISTEMAS DIGITAIS MEEC de Janeiro de 2014, 11:30

SISTEMAS DIGITAIS MEFT / MEAer de Junho de 2013, 11:30

2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

SISTEMAS DIGITAIS MEEC de Janeiro de 2014, 11:30

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

SISTEMAS DIGITAIS MEEC de Janeiro de 2016, 11:30

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

SISTEMAS DIGITAIS MEEC de Fevereiro de 2017, 11:30

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

SISTEMAS DIGITAIS MEEC de Fevereiro de 2018, 11:30

SISTEMAS DIGITAIS MEFT / MEAer de Julho de 2016, 08:00

SISTEMAS DIGITAIS MEEC de Janeiro de 2019, 11:30

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

SISTEMAS DIGITAIS MEEC / LEIC-A de Novembro de 2012, 19:30

SISTEMAS DIGITAIS MEFT / MEAer de Abril de 2013, 19:00

SISTEMAS DIGITAIS MEEC / LEIC-A de Novembro de 2012, 19:30

SISTEMAS DIGITAIS MEEC de Novembro de 2013, 20:00

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

TESTE. SISTEMAS DIGITAIS MEEC de Novembro de 2013, 20:00

SISTEMAS DIGITAIS MEEC de Novembro de 2014, 20:00

SISTEMAS DIGITAIS MEFT/MEAer de Maio de 2017, 19:00

SISTEMAS DIGITAIS MEEC de Novembro de 2014, 20:00

SISTEMAS DIGITAIS MEEC de Novembro de 2015, 19:00

SISTEMAS DIGITAIS MEEC de Novembro de 2016, 19:00

SISTEMAS DIGITAIS MEEC de Novembro de 2015, 19:00

SISTEMAS DIGITAIS MEEC de Janeiro de 2016, 11:30

Antes de começar o exame leia atentamente esta folha de rosto

2º TESTE (Questões 4, 5, 6, 7 e 8)... 1h30m EXAME (Questões 1 a 8)... 2h30m

SISTEMAS DIGITAIS MEEC de Novembro de 2016, 19:00

Antes de começar o exame leia atentamente esta folha de rosto

Teste 2 Sistemas Digitais - MEEC 2011/12 1. Aluno Nº

Antes de começar o exame leia atentamente esta folha de rosto

Antes de começar o exame leia atentamente esta folha de rosto

Aluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

SISTEMAS DIGITAIS MEFT/MEAer de Abril de 2016, 18:00

Teste 2 Sistemas Digitais - MEEC 2009/10 1. Aluno Nº

Exame de 2ª Época - 8 de Fevereiro de Antes de começar o exame leia atentamente esta folha de rosto

SISTEMAS DIGITAIS MEEC de Novembro de 2017, 20:00

Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.

Exame 1 Sistemas Digitais - MEEC 2009/10 1. Aluno Nº

Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.

Teste 2 Sistemas Digitais - MEEC 2009/10 1

a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar).

Exame 2 Sistemas Digitais - MEEC 2008/9 1. Aluno Nº

Antes de começar o exame leia atentamente esta folha de rosto

Aluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

f (x 3,x 2,x 1,x 0 ) = Π M (1,4,8,9,10,15). Π M d (12,13)

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores. Sistemas Digitais. 3º Teste 21 de Dezembro de 2005

Exame de 1ª Época - 23 de Janeiro de Antes de começar o exame leia atentamente esta folha de rosto

Exame 2 Sistemas Digitais - MEEC 2009/10 1

Antes de começar o exame leia atentamente esta folha de rosto

CD AB Exame Sistemas Digitais - MEEC 2011/12 1

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Engenharia Física Tecnológica

Teste 2 Sistemas Digitais - MEEC 2011/12 1

Como todos os 1 s estão resolvidos pelos implicantes primos essenciais não é necessário considerar mais nenhum implicante primo.

Antes de começar o exame leia atentamente esta folha de rosto

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores. Sistemas Digitais. 1ª Teste 2 de Novembro de 2005

SISTEMAS DIGITAIS. MEFT / MEAer de Julho de 2017, 08:00

SISTEMAS DIGITAIS MEEC de Novembro de 2017, 20:00

A) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D

Teste 2 Sistemas Digitais - LETI/LEE 2015/16 1. Aluno Nº

Pedro Tomás Horácio Neto

EXAME DE SISTEMAS DIGITAIS (LEIC) JAN 2007(1ª Data)

UNIVERSIDADE DE AVEIRO DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I

SISTEMAS DIGITAIS II Enunciados de Laboratório

Representação de Informação. 1. Converta cada um dos seguintes números para o seu equivalente decimal: a)

Teórico-prática n.º 8 Sistemas Digitais

Universidade do Porto Faculdade de Engenharia

UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim

Aluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim

Sistemas Digitais (SD)

4. Desenhe um digrama esquemático para cada uma das funções abaixo. a.

Eletrônica Digital Lista de Exercícios

Teste 3 Sistemas Digitais - MEEC 2006/7 1

Sistemas Digitais (1999/2000)

Laboratório 3 RELATÓRIO. Identificação dos Alunos: Nome:Gonçalo Santos Número: Nome:Bernardo Bastos Número: 84012

(deve ser apresentados os bit de transporte sempre que aplicável). [1]

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Engenharia Física Tecnológica

CONTADORES DIGITAIS (Unidade 6)

catavento Dv 9 sistema electrónico de navegação Db 9 S bússola

Laboratório 1 (Trabalho sem Relatório) Semana 20 de Setembro a 24 de Setembro

Organização e Arquitetura de Computadores I

Introdução aos Trabalhos de Laboratório (Hardware/Software) Grupo:

1. [1 val] Converta para base 2 o número hexadecimal (base 16) B06E. Justifique.

Teste 1 Sistemas Digitais - MEEC 2009/10 1

Eletrónica Digital. Fundamentos e Projeto. Acxcro MANUEL RAPOSO AMARAL. EDIÇÕES SíLABO

NOME: TURMA

REFERENCIAIS DO CURSO CERTIFICADO DE NÍVEL 4 ELECTRÓNICA DIGITAL (75 H)

1 REPRESENTAÇÃO DIGITAL DE INFORMAÇÃO Bases de Numeração Representação de Números em Base 2 5

ENGC40 - Eletrônica Digital

SISTEMAS DIGITAIS (SD)

Sistemas Digitais. Planificação das aulas teóricas e aulas práticas Ano Lectivo 2005/ 2006

Trabalho Prático Nº 8

Transcrição:

ntes de iniciar a prova, tenha em atenção o seguinte: i. O enunciado da prova inclui 14 páginas. ii. O teste contempla as perguntas 5, 6, 7, 8, 9 e 1 e tem a duração de 1h3m. iii. O exame contempla todas as perguntas e tem a duração de 2h3m. iv. Existem 4 variantes distintas da prova:, B, C e D. v. prova é sem consulta. Sobre a secretária apenas deve encontrar-se a sua identificação (cartão de estudante). vi. Identifique todas as folhas do enunciado com: a) Nome; b) Número de aluno; c) Prova que pretende realizar: teste ou exame. vii. Recorde que logo após terminar a prova: a) Todas as páginas serão desagrafadas e separadas; b) s páginas 1 a 6 serão destruídas, caso tenha manifestado a intenção de fazer o teste; c) Folhas não identificadas não serão cotadas!!! viii. Resolva a prova no próprio enunciado. Para cada questão é fornecido um espaço próprio, dentro do qual deverá responder. sua dimensão está ajustada ao tamanho expectável da resposta. ix. Excepcionalmente, e caso realmente necessite, pode usar o espaço extra disponível das páginas em branco, colocadas ao longo da prova. Nesse caso, deve indicar junto ao enunciado da pergunta que a resposta à mesma se encontra na página que utilizou. Tenha presente o aviso descrito no ponto vii.b). x. Justifique adequadamente todas as respostas. xi. Responda à prova com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte a ela no fim. MUITO IMPORTNTE: indique, no rodapé de cada página, a prova que pretende realizar: 2º TESTE (Questões 5, 6, 7, 8, 9 e 1)... 1h3m (Questões 1 a 1)... 2h3m luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 1

1. Considere a função lógica f(, B, C) = ( + B) C a) presente, na quadrícula, a tabela de verdade correspondente às funções Booleanas: ( + B), C e f(, B, C).... [1, val.] b) Utilizando unicamente descodificadores semelhantes aos ilustrados na figura ao lado e portas NND de duas entradas, projecte e implemente a função lógica f(, B, C).... [1,5 val.] 1 2 & EN X/Y 1 2 3 luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 2

2. Considere a função lógica f(,b,c,d,e) incompletamente especificada, definida da seguinte forma: f(,b,c,d,e) = Σm(1,3,6,1,13,16,18,19,2,26,3,31) + Σmd(,2,4,9,14,15,17,22,24,25,29) variável é a de maior peso e a variável E é a de menor peso. a) presente o mapa de Karnaugh correspondente a esta função, utilizando as linhas/colunas necessárias na grelha disponibilizada para o efeito.... [1, val.] b) Identifique a expressão algébrica da função. Justifique.... [1, val.] c) Na solução por si identificada, qual o valor da função quando a entrada (,B,C,D,E) toma o valor 25? Justifique.... [1, val.] luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 3

3. Considere o circuito da figura. presente, na quadrícula, a tabela de verdade das funções f, fb, fc, fd, fe, ff, fg e fh em função das variáveis (X2, X1, X). ssuma que a variável X2 é a de maior peso e a variável X é a de menor peso.... [2,5 val.] 1 X X 1 X 2 B B C in C in F C out F C out S S f D f C f B f 1 2 3 X/Y 1 V f F f E f G =1 f H Utilize apenas as linhas/colunas que considerar necessário. luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 4

4. Pretende-se implementar uma unidade aritmética com uma única entrada de 4 bits (3:), representada em complemento para 2, que realize o cálculo da operação aritmética: f(7: ) = 3 (3: ) Desenhe o diagrama lógico do circuito utilizando um circuito somador de 8 bits e o mínimo de lógica discreta possível.... [2 val.] luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 5

(Página deixada intencionalmente em branco.) luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 6

TESTE / 5. Considere o circuito sequencial da figura seguinte, com uma entrada I e uma saída Y, e os tempos de propagação indicados na tabela: I MUX 2:1 1 CLK 1D C1 Q Q1 1D CLK C1 Q Q =1 Y tp tsu th FF_D 2ns 2ns 1ns ND 3ns OR 3ns XOR 6ns MUX 7ns 1 a) Esboce as formas de onda indicadas para o circuito da figura.... [1, val.] 1ns 4ns 4ns CLK I Q1 Q Y b) Determine a frequência máxima de relógio para a qual o circuito funciona correctamente. Justifique.... [,5 val.] luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 7

TESTE / 6. Considere o contador ilustrado em baixo, ligado a um sinal de relógio de 5 Hz (T=2ms). Utilizando a lógica adicional que considerar necessária, utilize um ou mais contadores deste tipo de modo a gerar um sinal com período de 6ms, com um duty-cycle de 5% (i.e., TH=TL=T/2).... [1, val.] CTR DIV 16 5CT= M1[Load] M2[Count] G3 3CT=15 G4 C5/2,3,4+ 1,5D [1] [2] [4] [8] luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 8

TESTE / 7. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por duas entradas (,B) e uma saída (X): -/ 1-/ -/1-1/1 S S1 S2 -/ 1-/ Codificação dos Estados S S1 1 S2 1 a) presente, no quadriculado, a tabela de transição de estados deste circuito.... [1, val.] b) Sintetize as funções lógicas correspondentes às entradas dos flip-flops. Considere a utilização de flip-flops do tipo D.... [1,5 val.] Utilize apenas as linhas/colunas que considerar necessário. luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 9

(Página deixada intencionalmente em branco.) luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 1

TESTE / 8. Projecte um sistema de memória constituído por 16k endereços e com palavras de 32 bits, de acordo com o mapa de memória ilustrado na figura. EPROM deverá ser endereçada a partir dos endereços mais baixos. Considere que para a concretização deste projecto dispõe dos seguintes dispositivos de memória: RM 16k x 32 bits EPROM 4k x 16 bits ssuma que estes dispositivos dispõem de entrada de CE que, quando inactiva, permitem colocar o barramento de dados no estado de alta impedância. Pode utilizar os componentes que julgar mais convenientes para realizar o circuito de descodificação.... [1,5 val.] NOT: Para garantir a legibilidade do circuito, represente as diferentes linhas de dados e de endereços através de barramentos. 32 bits RM 12k EPROM 4k...h luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 11

TESTE / 9. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por 4 entradas (,B,C,D) e 2 saídas (X,Y): X Y =1 1 = B= E2 B=1 11 C=1 C= = 11 =1 Clk M1[Load] M2[Count] C2+ 1D n 1 ddress Bus EPROM Data Bus n 2 n 3 n 4 MUX 1 SEL C= D=1 n 6 E6 11 C=1 D= 1 C= n 5 SEL MUX 1 2 3 C=1 B C D Pretende-se implementar este circuito através de uma máquina de estados micro-programada constituída por uma EPROM e um contador binário com carregamento paralelo. a) Complete o diagrama de estados, indicando uma codificação válida para os estados não identificados (utilize a notação adoptada: E3=estado 3).... [,5 val.] b) Identifique (ex: letra, nome ou acrónimo) e indique a largura (nº bits) dos sinais representados no diagrama: n1, n2, n3, n4, n5 e n6.... [,5 val.] c) Determine o conteúdo da fracção da EPROM que permite implementar todas as transições do diagrama de estados que saem dos estado E2 e E6. Não se esqueça de identificar os diversos campos, bem como os endereços correspondentes a essas posições de memória.... [1, val.] d) Indique a dimensão mínima da EPROM de forma a garantir o funcionamento do circuito, tendo em conta este diagrama de estados (não precisa fazer qualquer normalização para uma potência inteira de 2).... [,5 val.] luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 12

TESTE / 1. Considere uma fechadura activada através de uma chave de plástico perfurado. o inserir a chave na fechadura existe um conjunto de 4 sensores que identificam se cada furo está aberto (valor lógico 1) ou tapado (valor lógico ). 1 2 3 4 5 6 Ordem de Leitura O código da chave é constituído por 3 números codificados em binário (H1,H) pertencentes ao conjunto {1,1,11}. Estes 3 números são lidos sequencialmente, intercalados pela leitura do número separador (H1,H)=(,) correspondente ao espaçamento de plástico entre furos. O código é antecedido pela activação do sinal Start (S), que assinala o início da leitura do código. O final do código é assinalado pela activação do sinal End (E), a que corresponderá a abertura do trinco (Unlock) caso o código esteja correcto. Em caso de inserção de um código inválido deverá ser aceso um led (Invalid) após a detecção do erro. S H H1 E pós a leitura do sinal End (E) ou a detecção de erro a máquina de estados deve permanecer parada até que se volte a activar o sinal Start (S), correspondente à segunda passagem pelo furo Start (S) pelo sensor, aquando da retirada da chave da fechadura. Nessa altura a máquina deverá voltar ao estado inicial. Durante o movimento de retirada da chave todos os sensores, excepto o Start (S), são ignorados. Start (S) Hole (H) Hole1 (H1) End (E) Unlock (U) Invalid (I) Clock Cartão ENTR no leitor Se o código estivesse errado, este sinal passaria a High num destes pontos Cartão SI no leitor IGNORDO Se o código estivesse errado, este sinal passaria a Low neste ponto Esboce o diagrama de estados correspondente a esta máquina. Tome as decisões e/ou simplificações que julgar mais razoáveis. Justifique a resposta, explicando sucintamente o funcionamento da máquina de estados.... [1, val.] luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 13

(Página deixada intencionalmente em branco.) Start (S) Hole (H) Hole1 (H1) End (E) Unlock (U) Invalid (I) Clock Cartão ENTR no leitor Se o código estivesse errado, este sinal passaria a High num destes pontos Cartão SI no leitor IGNORDO Se o código estivesse errado, este sinal passaria a Low neste ponto luno: Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas. Pág. 14