Revisão: sist. combinacional x sist. sequencial

Transcrição

1 UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA ELETRÔNICA DIGITAL - ET75C Prof.ª Elisabete Nakoneczny Moraes Aula 2- ÁLGERA DE OOLE Curitiba, 10 março de Revisão: sist. combinacional x sist. sequencial Sistemas Combinacionais as variáveis de saída dependem exclusivamente do valor presente das variáveis de entrada. Sistemas Sequenciais o comportamento de sinais variáveis de saída não dependem somente do valor presente das variáveis de entrada mas também do histórico desse subsistema (estado interno). 10 Mar 17 Aula 02 - Álgebra de oole 2 1

2 Revisão: sistemas de numeração Sistema decimal: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. Ex.: = 3x x x10 0 Sistema binário: 0 e 1 base 2 Ex.: = 1x x x2 0 =5 Sistema octal: 0, 1, 2, 3, 4, 5, 6, 7 base 8 Ex.: 54 8 = 5x x8 0 = Sistema hexadecimal: sistema alfanumérico, ou seja, composto por letras e números. 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A,, C, D, E, F base 16 Ex.: 3A1 16 = 3x x x16 0 = Mar 17 Aula 02 - Álgebra de oole 3 Principais famílias lógicas RTL: resistor transistor logic RCTL: resistor capacitor transistor logic DTL: diode transistor logic ECL: emitter coupled logic Atualmente, as famílias mais empregadas são a TTL e a CMOS, que são usadas em uma grande quantidade de equipamentos digitais. Família TTL (transistor transistor logic): Desenvolvida pela Texas Instruments, a base do seu funcionamento está no agrupamento de transistores bipolares de junção (TJ) que operam como chave. São alimentados em 5Vcc e é reconhecida pelos números 54 (uso militar) e 74 (uso comercial) para indicar a série desta família. Família CMOS (complementary metal oxide semicondutor FET): O nível de tensão da alimentação é mais flexível, podendo estar na faixa de 3 a 18Vcc. Devido a sua construção são sensíveis à eletricidade estática, sendo primordial o cuidado com o manuseio do CI. 10 Mar 17 Aula 02 - Álgebra de oole 4 2

3 Noções Família TTL TTL transistor transistor logic Prefixo 74 uso comercial Prefixo 54 uso militar Contagem no sentido anti-horário 74xxDD função lógica: E, OU,... S=>Schottky LS=>Schottky de baixa potência AS=>Schottky avançada ALS=>Schottky avançada de baixa potência uso comercial 10 Mar 17 Aula 02 - Álgebra de oole 5 Noções Família CMOS A família lógica MOS complementar (CMOS) utiliza MOSFETs tanto de canal-p quanto de canal-n para obter diversas vantagens sobre as famílias N-MOS e P-MOS; De um modo geral, CMOS é mais rápido e consome menos que as outras famílias MOS; Estas vantagens são contrabalançadas pelo aumento da complexidade para a fabricação do CI e pela menor densidade de integração. Série 74C Esta série CMOS é pino a pino compatível e funcionalmente equivalente a componentes TTL com a mesma numeração; Muitas das funções, mas não todas, que estão disponíveis para TTL também estão disponíveis nesta série CMOS; É possível substituir alguns circuitos TTL por um equivalente CMOS. Série 74HC/HCT (High Speed CMOS) É uma versão aperfeiçoada da série 74C, que tem um aumento na velocidade de operação, agora comparável a componentes 74LS, e uma capacidade de corrente muito mais alto do que a da série 74C; Nesta série os CIs são compatíveis pino a pino e funcionalmente equivalentes a CIs TTL com a mesma numeração. 10 Mar 17 Aula 02 - Álgebra de oole 6 3

4 Nível lógico x nível elétrico Nomenclatura usual: IN (entrada) i OUT (saída) o TTL Vcc=5V 5V >2,3V 0,2V 1 HIGH (alto) h LOW (baixo) l VDD >0,7VDD 10% CMOS VDD= 3 a 18V 1 <0,8V 0,2V 0 <0,3VDD 10% 0 0V 0V 10 Mar 17 Aula 02 - Álgebra de oole 7 Contextualização: Alimentação CMOS-datasheet 10 Mar 17 Aula 02 - Álgebra de oole 8 4

5 Tabela da verdade (TV): 2 n 2 2 = 4 linhas 2 3 = 8 linhas 2 4 = 16 linhas A S A C S A C D S Mar 17 Aula 02 - Álgebra de oole Diagramas de conexão de CI s TTL usuais Consulta às folhas de especificação datasheets: O sinal * ao lado do símbolo indica configuração coletor aberto. 10 Mar 17 Aula 02 - Álgebra de oole 10 5

6 Equivalência entre portas lógicas Em alguns circuitos, determinadas portas lógicas podem ser substituídas por um conjunto de portas que realizem a mesma função lógica. Esta ação auxilia na redução do custo final do circuito eletrônico, do custo ou mesmo o reaproveitamento de estoque. A porta lógica que possibilita a implementação de qualquer expressão lógica é a porta NAND, pois em combinações apropriadas resulta nas operações lógicas elementares como a NOT, AND e OR. Idoeta & Capuano: cap 3: oole, De Morgan e Simplificação Tocci: cap 3 10 Mar 17 Aula 02 - Álgebra de oole 11 Universalidade da porta NAND 10 Mar 17 Aula 02 - Álgebra de oole 12 6

7 Álgebra de OOLE George oole ( ) matemático e pensador inglês que em 1854 apresentou o seu trabalho que serviu de base matemática das proposições lógicas. POSTULADOS entes abstratos que provocam uma definição intuitiva sem que haja a necessidade da demonstração. 1-Complemento Se A 0 A 1 Se A 1 A 0 Matemática dos circuitos lógicos 2-Adição Multiplicação Mar 17 Aula 02 - Álgebra de oole 13 Álgebra de OOLE Propriedades: 1-Associativa 2-Comutativa.. C A.. C.. A C A C A 3-Elemento Neutro 4-Distributiva 1. A A A. C. C. 0 A A A. C A. A C 5-Complemento A. A 0 A A 1 10 Mar 17 Aula 02 - Álgebra de oole 14 7

8 Teoremas São regras, leis não intuitivas que necessitam ser demonstradas para se tornar evidentes. 1-Teorema da Dualidade A. A A A A A 3-Teorema de De Morgan A C... A.. C... A.. C... A C... 2-Teorema da Convolução A A 4-Teorema da Adjacência ( A. ) ( A. ) A Sequência de solução: Operação E (.) prioridade sobre OU (+) 1º ( ) 2º [ ] 3º { } 10 Mar 17 Aula 02 - Álgebra de oole Identidades Multiplicação Adição Porta E multiplicador booleano Porta OU somador booleano 10 Mar 17 Aula 02 - Álgebra de oole 16 8

9 Conexões de entradas Cis na prática CI s da família TTL quando estão com a entrada aberta 1 nível lógico alto CI s da família CMOS quando estão com a entrada aberta instabilidade Flutuação é uma condição que deve ser evitada, pois o terminal aberto serve como captador de ruídos. Empregar a condição elétrica que não interfira na condição elétrica sendo isso feito pela propriedade da identidade 3 e 7 : x. x x x x x 10 Mar 17 Aula 02 - Álgebra de oole 17 Identidades auxiliares 1) A A. A 2) A A 3) A. A 4) A A. 7). A. A. 8). C C.. C A. A. C 9). C. C. A C 5) 6). C A. C. 10 Mar 17 Aula 02 - Álgebra de oole 18 9

10 Demonstração da identidade 3 (exemplo 1) 1) Aplicando convolução para não alterar a expressão e fazendo: A. Z A A. A Z 2) Aplicando De Morgan na primeira negação : A. Z A. A 3) Retornando o valor de Z: A. A. 4) Aplicando De Morgan no termo entre ( ): A. A. A A 5) Aplicando a propriedade distributiva e desenvolvendo: A. A A. 0 A. 6) Aplicando novamente De Morgan : A A 10 Mar 17 Aula 02 - Álgebra de oole 19 Demonstração da identidade 3 (exemplo 2) A. A 1) Empregando propriedade do elemento neutro para a multiplicação: A.1, A 1 A. 2) Na sequência propriedade identidade: A. 3) Propriedade distributiva: A A A. 4) Agrupando os termos em :. A A.1 A A 10 Mar 17 Aula 02 - Álgebra de oole 20 10

11 Exercícios Exercícios resolvidos do livro Idoeta & Capuano: item 3.8.1, p.99 Exercícios propostos: item 3.10, p. 148 R : AC R : A C D R : C A Dica: use a identidade auxiliar 8!! R: CD A AD 10 Mar 17 Aula 02 - Álgebra de oole 21 Exercícios Mar 17 Aula 02 - Álgebra de oole 22 11

12 Exercícios 7-Obtenha a equação lógica a partir da equivalência entre a associação dos interruptores 8-10 Mar 17 Aula 02 - Álgebra de oole 23 Exercícios 9-10 Mar 17 Aula 02 - Álgebra de oole 24 12

13 Características básicas: TTL & CMOS Ao longo do desenvolvimento da tecnologia a família TTL foi dominante e ainda prevalece em muitas aplicações. Tal fato decorre de que apresenta maior velocidade de comutação e imunidade a descargas eletrostáticas. Atualmente CMOS está em vantagem e pode eventualmente substituir CI s TTL de pequena e média integração. A vantagem desta família é o baixo consumo de potência, por empregar transistores de efeito de campo de metal óxido semicondutor. Acrescenta-se ainda que a velocidade de comutação da família CMOS está competitiva Rd com a TTL. I N N C I C I G 0 Vdd Vd E I E 1 2 P 10 Mar 17 Aula 02 - Álgebra din V processador de oole dd. CL. N sw. fclock 25 2 Tempo (de atraso) de propagação Tempo de Propagação O tempo de propagação de LOW para HIGH (t PLH ) e o tempo de propagação de HIGH e LOW (t PHL ) são definidos como o tempo que a tensão de saída demora a atingir o valor médio entre os valores máximo e mínimo da tensão de saída, desde o momento em que a entrada comuta. Ou seja, o tempo que decorre entre a definição do nível lógico de entrada e a definição do nível lógico na saída. Naturalmente, é desejável que t PHL e t PHL sejam iguais dado que o pior destes tempos define a velocidade máxima a que a porta lógica pode operar. CONDIÇÃO TEÓRICA 10 Mar 17 Aula 02 - Álgebra de oole 26 13

14 Tempo (de atraso) de propagação CONDIÇÃO REAL 50% tphl = tempo entre o pulso de entrada e o correspondente pulso na saída de ALTO para AIXO. 50% tplh = tempo entre o pulso de entrada e o correspondente pulso na saída de AIXO para ALTO. 10 Mar 17 Aula 02 - Álgebra de oole 27 Tempo (de atraso) de propagação Avalia o comportamento dinâmico em termos do atraso temporal no chaveamento da tensão de entrada da porta (de baixo para alto e vice-versa) e a mudança correspondente na saída. Motivos: 1. Os transistores que implementam as chaves exibem tempos de chaveamento finitos (diferente de zero). 2. Capacitância presente entre a saída e o terra, que necessita ser carregada ou descarregada antes que a saída atinja os níveis VOH ou VOL. A camada de depleção, comporta-se essencialmente como uma região sem portadores portanto um isolante entre camadas opostas. Na polarização reversa, essa camada aumenta, ou seja, a distância d é maior, o que resulta em uma redução na capacitância nesta região. Circuito equivalente Vcc do inversor R1 Saída C d TJ como chave MODO JE JC Corte Reversa Reversa Saturação Direta Direta Modelo elétrico do TJ Sedra, seção Mar 17 para frequências Aula 02 - Álgebra de oole 28 Tocci, cap 8 14

15 Tempo: de subida (rise) - de descida (fall) Tempos de subida (tr) e descida (tf) O tempo que uma porta lógica demora a comutar está relacionado com os tempos de subida e descida, ou seja, com os tempos de comutação de LOW para HIGH e de HIGH e LOW respectivamente. O tempo de subida (t r ) rise time - é definido como o tempo que a tensão na saída da porta lógica demora a subir entre 10% e 90% do seu valor máximo. De forma complementar, o tempo de descida (t f ) fall time - é definido como o tempo que a tensão na saída demora a descer entre 90% e 10% do seu valor máximo. Thomas Floyd 10 Mar 17 Aula 02 - Álgebra de oole 29 Tempo de (atraso) propagação Minha máquina (HP Pavilion x360) 2,16GHz Inversor TTL Inversor CMOS 10 Mar 17 Aula 02 - Álgebra de oole 30 15