O teste misto (IEEE )
|
|
|
- Maria das Graças Esteves Lancastre
- 7 Há anos
- Visualizações:
Transcrição
1 O teste misto (IEEE ) J. M. Martins Ferreira FEUP / DEEC - Rua Dr. Roberto Frias Porto - PORTUGAL Tel / Fax: ([email protected] / J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 1 Conteúdo O âmbito do Apresentação geral da arquitectura O circuito de interface ao barramento de teste (TBIC, Test Bus Interface Circuit) e os módulos periféricos analógicos (ABM, Analog Boundary Modules) O na prática: Teste de ligações e teste paramétrico J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 3 Objectivos Introduzir o tema do teste de circuitos mistos Realçar o facto de que a norma IEEE é uma extensão do Permitir aos alunos compreender a arquitectura e funcionamento da infra-estrutura J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 2 A norma IEEE O constitui uma extensão da norma IEEE e define as estruturas adicionais a serem adicionadas a um componente : Um TAP analógico (ATAP) com dois pinos (AT1, AT2) Um barramento de teste analógico interno constituído por (pelo menos) duas linhas (AB1, AB2) Um circuito de interface ao barramento de teste (TBIC) Módulos periféricos analógicos (ABM) em cada pino analógico e opcionalmente em outros pinos funcionais J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 4
2 A infra-estrutura de teste P Cada pino de E/S analógico tem um ABM associado que proporciona operações de controlabilidade e observabilidade também no domínio misto Os sinais de teste analógicos podem ser encaminhados de / para os pinos funcionais analógicos através do TBIC e ATAP, que ligam o barramento de teste interno ao exterior (barramento na CCI e equipamento de teste) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 5 Estrutura de um componente compatível com a norma (2) A operação da infra-estrutura pode ser exemplificada como se segue: Uma entrada analógica é aplicada externamente em AT1 e a saída analógica é observada em AT2 AT1 e AT2 podem ser ligados ao barramento interno constituído pelas linhas AB1 e AB2 De AB1 o sinal pode ser encaminhado para o circuito interno ou para um pino funcional de saída As respostas são encaminhadas para AB2 a partir do circuito interno ou de um pino funcional de entrada J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 7 Estrutura de um componente compatível com a norma (1) (as células digitais são agora designadas por DBM) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 6 Estrutura de registos de teste no (1) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 8
3 Estrutura de registos de teste no (2) A estrutura de registos de teste no é inteiramente digital e essencialmente idêntica à que é definida para o O registo BS compreende a estrutura de controlo do TBIC e dos ABM (para além da estrutura de controlo, quer o TBIC quer os ABM possuem também uma estrutura de comutação) Os registos de controlo do TBIC e dos ABM definem os modos de operação destes blocos J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 9 BYPASS, S/P e EXTEST Para além da descrição apresentada na norma , aplicam-se as seguintes regras no : BYPASS e S/P: i) AT1 / AT2 devem estar isolados de AB1 / AB2, bem como de outras fontes de tensão; ii) todos os pinos funcionais analógicos devem estar ligados ao circuito interno; iii) todos os pinos funcionais analógicos devem estar isolados de AB1 / AB2, bem como de outras fontes de tensão EXTEST: Os ABM devem interromper a ligação entre o pino e o circuito interno J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 11 A instrução PROBE Para além das três instruções obrigatórias, a norma define uma quarta instrução obrigatória designada PROBE: O registo de dados seleccionado é o registo BS Cada ABM liga o pino respectivo ao circuito interno AT1 e AT2 estão ligados a AB1 e AB2 A ligação entre os pinos funcionais analógicos e AB1 / AB2 é definida pelo registo de controlo de cada ABM Cada módulo periférico digital (DBM) opera em modo transparente (como para S/P e BYPASS) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 10 Instruções opcionais As instruções opcionais são as mesmas que no (INTEST, ID / USERCODE, RUNBIST, CLAMP e HIGHZ) Para além da descrição apresentada na norma , a descrição destas instruções inclui as regras que definem o modo de operação do TBIC e dos ABM J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 12
4 O circuito de interface ao barramento de teste (TBIC) O TBIC controlo as ligações entre o ATAP (AT1 e AT2) e o barramento de teste interno (pelo menos duas linhas de teste analógico internas AB1 e AB2) Os ABM e o TBIC asseguram a característica principal do a aplicação e observação de sinais de teste analógicos O TBIC contém uma estrutura de comutação e uma estrutura de controlo J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 13 TBIC: Estrutura de comutação (2) A estrutura de comutação do TBIC permite: Ligar AT1 ou AT2 a V H ou V L Ligar AT1 ou AT2 a AB1 ou AB2 Ligar AT1 ou AT2 à fonte de tensão interna V CLAMP Obter uma representação em um bit da tensão em AT1 ou AT2 (comparativamente ao valor de V TH ) O uso adequado destes modos de operação permite o teste de ligações e paramétrico J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 15 TBIC: Estrutura de comutação (1) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 14 TBIC: Estrutura de controlo (1) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 16
5 TBIC: Estrutura de controlo (2) A estrutura de controlo do TBIC (quatro bits) faz parte do registo BS e contém: Um andar de captura / deslocamento: CALIBRATE, CONTROL, DATA1 e DATA2 (a representação em um bit das tensões em AT1 e AT2 é capturada nos bits DATA1 e DATA2) Um andar de retenção, que define (em conjunto com o descodificador de instruções) o modo de operação da estrutura de comutação (as células do TBIC são semelhantes a células , a menos do mux de saída no andar de retenção) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 17 ABM: Estrutura de comutação (1) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 19 Os módulos periféricos analógicos (ABM) O coração do Os ABM determinam o fluxo de sinais analógicos de / para os pinos funcionais A aplicação e observação de sinais de teste através dos ABM é possível combinando o acesso série ao registo BS e o acesso de estímulos analógicos ao ATAP Cada ABM contém uma estrutura de comutação e uma estrutura de controlo J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 18 ABM: Estrutura de comutação (2) A estrutura de comutação dos ABM permite: Desligar o circuito interno do pino funcional Comandar o pino a partir de AB1 (controlabilidade) Comandar AB2 a partir do pino (observabilidade) Capturar uma representação em um bit da tensão no pino (comparada com V TH ) Ligar V H ou V L ao pino (para o teste de ligações) Ligar a tensão de uma fonte de referência (V G ) ao pino (útil para a realização de medidas paramétricas) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 20
6 ABM: Estrutura de controlo (1) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 21 Teste de ligações com o O teste de ligações (para a detecção de circuitos abertos ou curto-circuitos) é idêntico ao : No caso de pinos digitais, os dados são carregados directamente nos DBM No caso dos pinos analógicos, os códigos que provocam a aplicação das tensões internas (V H ou V L ) aos pinos são carregadas nas estruturas de controlo dos ABM A aplicação de vectores de teste e a captura de respostas começa com a instrução S/P e lida apenas com valores digitais (para pinos digitais ou analógicos) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 23 ABM: Estrutura de controlo (2) A estrutura de controlo de cada ABM (quatro bits) faz parte do registo BS e contém: Um andar de captura / deslocamento: DATA, CONTROL, BUS1 e BUS2 (a representação em um bit da tensão no pino é capturada no andar DATA) Um andar de retenção, que define (em conjunto com o descodificador de instruções) o modo de operação da estrutura de comutação J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) : Medida de uma impedância entre um pino e massa (1) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 24
7 1149.4: Medida de uma impedância entre um pino e massa (2) Procedimento: Injectar a corrente I T na impedância desconhecida (Z D ), através de AT1 e dos interruptores S5 e SB1 Medir a tensão V T em AT2, ligado a Z D através dos interruptores SB2 e S6 Z D será então dada por Z D = V T / I T Assunções: Z V >> Z S6 + Z SB2 (queda de tensão em S6 e SB2) Z V + Z S6 + Z SB2 >> Z D (percentagem de I T que não atravessa Z D ) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) : Informações adicionais (2) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) : Informações adicionais (1) J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) 26
PROJECTO PARA A TESTABILIDADE
PROJECTO PARA A TESTABILIDADE (TEXTO DE APOIO) (http://www.fe.up.pt/~jmf/ppt) J. M. Martins Ferreira Faculdade de Engenharia da Universidade do Porto Departamento de Engenharia Electrotécnica e de Computadores
CIRCUITOS E SISTEMAS ELECTRÓNICOS
INSTITUTO SUPERIOR DE CIÊNCIAS DO TRABALHO E DA EMPRESA Apontamentos sobre Conversores A/D e D/A CIRCUITOS E SISTEMAS ELECTRÓNICOS APONTAMENTOS SOBRE CONVERSORES ANALÓGICO-DIGITAL E DIGITAL-ANALÓGICO Índice
Teste de Circuitos Integrados PROF. PROTÁSIO DEE-UFPB
Teste de Circuitos Integrados PROF. PROTÁSIO DEE-UFPB 2 DESIGN FOR TESTABILITY DISCIPLINA: TEEE TESTE DE CIRCUITOS INTEGRADOS Testabilidade (TESTABILITY) A noção de testabilidade é muito ampla e inclui
A representação de sistemas digitais. Circuitos combinatórios. Equações algébricas. Tabelas de verdade. Organização: Formas básicas de representação:
ircuitos combinatórios Organização: ormas básicas de representação Síntese por mapas de Karnaugh Projectos com blocos SSI / MSI nálise e teste ircuitos combinatórios - representação de sistemas digitais
Barramentos: interface e temporização
Barramentos: interface e temporização Os barramentos (endereços, dados, controlo) são o meio de comunicação entre o microcontrolador e o exterior A nossa análise deste assunto incidirá sobre dois tipos
Teste e Caracterização de Circuitos Integrados
Teste e Caracterização de Circuitos Integrados Tiago Roberto Balen [email protected] Sumário 1) Introdução 2) Definições e teoria básica do teste 3) Aspectos econômicos e equipamentos 4) Projeto Visando
RESOLUÇÃO. Identifique todas as folhas! Não escreva nada fora dos rectângulos
Teste de Arquitectura de Computadores LEIC, LERCI e LEE IST - Taguspark Profs responsáveis: José Delgado e Rui Rocha 2º Semestre 2004/2005 1º teste, turno B 2 de Abril de 2004 RESOLUÇÃO Início: 10H00 FIM:
Sistemas Digitais Registos. João Paulo Carvalho
Sistemas Digitais Registos João Paulo arvalho Registos Um FF permite memorizar um bit. Um Registo é um circuito que permite memorizar um conjunto de bits. registo permite tratar esse conjunto de bits como
Introdução Estrutura Conectores Jumpers Outros componentes ROM BIOS CHIPSET. Cap. 2 - Placas mãe
Cap. 2 - Placas mãe Arquitectura de Computadores 2010/2011 Licenciatura em Informática de Gestão Dora Melo (Responsável) Originais cedidos gentilmente por António Trigo (2009/2010) Instituto Superior de
1 REPRESENTAÇÃO DIGITAL DE INFORMAÇÃO Bases de Numeração Representação de Números em Base 2 5
PREFÁCIO 1 REPRESENTAÇÃO DIGITAL DE INFORMAÇÃO 1 1.1 Bases de Numeração 3 1.1.1 Representação de Números Inteiros em Base b 3 1.1.2 Representação de Números em Base 2 5 1.1.3 Representação de Números Fraccionários
Trabalho Prático Nº3 Porta Paralela
Trabalho Prático Nº3 Porta Paralela 1. OBJECTIVOS - Utilização da porta paralela como porto genérico de Entrada e Saída. 2. INTRODUÇÃO A porta paralela é um meio frequentemente utilizado para efectuar
Entrada e Saída e Dispositivos
Entrada e Saída e Dispositivos Uma das funções do Sistema Operacional é: - Gerência de dispositivos de E/S. Operações: - Tratamento de interrupções - Tratamento erros - Interfaceamento entre os dispositivos
Organização de Computadores (revisão) André Tavares da Silva
Organização de Computadores (revisão) André Tavares da Silva [email protected] Conceitos Básicos Microcomputador é um sistema computacional que possua como CPU um microprocessador. Microprocessador
8. Instrumentação Digital 1
8. Instrumentação Digital 8. Instrumentação Digital Conversão analógico-digital Quantum x b Q = 2 n Relação entrada-saída v i x b = Int Q + 0,5 = Int 2 n v i + 0,5 V F Estados da saída 7 6 5 4 3 2 Código
Lic. Engenharia de Sistemas e Informática
Conceitos de Sistemas Informáticos Lic. Engenharia de Sistemas e Informática 1º ano 2004/05 Luís Paulo Santos (baseado no trabalho de A.J.Proença) Módulo Arquitectura de Computadores LPSantos, CSI: Arquitectura
Dr. Joaquim de Carvalho
Planificação Anual 2016/2017 Curso Profissional de Técnico de Gestão de Equipamentos Informáticos Sistemas Digitais e Arquitectura de Computadores (SDAC) 12º ano 1 MÓDULO 7: Arquitectura de Computadores
Capítulo 14. Expandindo as portas de comunicação 8031 com a PPI Interface PPI 8255
Capítulo 14 Expandindo as portas de comunicação 8031 com a PPI 8255 Como discutido ao longo do livro, o 8031 deixa 8 bits para controle genérico de dispositivos. Em situações nas quais se necessita um
CAPÍTULO 2 MÉTODOS DE MEDIÇÃO E INSTRUMENTAÇÃO
CAPÍTULO 2 MÉTODOS DE MEDIÇÃO E INSTRUMENTAÇÃO 2.1. Métodos de Medição Definição: Um método de medição é uma sequência lógica de operações, descritas genericamente, utilizadas na execução de medições [VIM
Aula 14: Lógica e circuitos digitais
Aula 14: Lógica e circuitos digitais Circuitos combinacionais circuitos sequenciais Rodrigo Hausen [email protected] 29 de setembro de 2011 http://cuco.pro.br/ach2034 Rodrigo Hausen ([email protected]) Aula 14:
Escola Secundária de Emídio Navarro
Escola Secundária de Emídio Navarro Curso Secundário de Carácter Geral (Agrupamento 4) Introdução às Tecnologias de Informação Bloco I 11.º Ano Ficha de avaliação sumativa n.º 1 Duração: 50 min. + 50 min.
Escola Secundária de Emídio Navarro
Escola Secundária de Emídio Navarro Curso Secundário de Carácter Geral (Agrupamento 4) Introdução às Tecnologias de Informação Bloco I 11.º Ano Ficha de avaliação sumativa n.º 1 Duração: 50 min. + 50 min.
Arquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.)
LEEC/MEEC (2006/07 2º Sem.) Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Controlo Conjunto de Instruções Unidade Central de Processamento
A utilização de elementos de memória como as ROM s permitem realizar a implementção de circuitos combinatórios: ROM Dados = OUT S
Sequenciadores A utilização de elementos de memória como as ROM s permitem realizar a implementção de circuitos combinatórios: Endereços = IN S ROM Dados = OUT S Se num circuito sequêncial as saídas são
VIP X1600 XFMD. Módulo descodificador. Guia de instalação rápida
VIP X1600 XFMD Módulo descodificador pt Guia de instalação rápida 2 pt VIP X1600 XFMD Estas instruções Guia de instalação rápida referem-se ao módulo descodificador VIP X1600 XFMD.! ATENÇÃO! Deve familiarizar-se
Técnicas de Manutenção de Computadores
Técnicas de Manutenção de Computadores Professor: Luiz Claudio Ferreira de Souza Componentes e Periféricos do Computador Fonte de Alimentação As fontes de alimentação tem como função a conversão da corrente
+ - Projecto REIVE R E V E. Desenvolvimento de subsistema de monitorização e gestão de carga em baterias de Iões-Lítio
Desenvolvimento de subsistema de monitorização e gestão de carga em baterias de Iões-Lítio Sessão de Apresentação Pública Porto, 6 de Setembro de 2011 Objectivos do subsistema de monitorização: Conceber,
LAB04 Circuitos digitais combinacionais: descodificadores, multiplexers, demultiplexers, e codificadores i
DEP. DE ENG.ª ELECTROTÉCNICA E DE COMPUTADORES FACULDADE DE CIÊNCIAS E TECNOLOGIA UNIVERSIDADE DE COIMBRA LAB04 Circuitos digitais combinacionais: descodificadores, multiplexers, demultiplexers, e codificadores
Escola Secundária de Emídio Navarro
Escola Secundária de Emídio Navarro Curso Secundário de Carácter Geral (Agrupamento 4) Introdução às Tecnologias de Informação Bloco I 11.º Ano Ficha de avaliação sumativa n.º 1 Duração: 50 min. + 50 min.
Sistemas Digitais I LESI :: 2º ano. Introdução
Sistemas Digitais I LESI :: 2º ano Introdução António Joaquim Esteves João Miguel Fernandes www.di.uminho.pt/~aje Bibliografia: capítulo 1, DDPP, Wakerly DEP. DE INFORMÁTICA ESCOLA DE ENGENHARIA UNIVERSIDADE
Hardware. 5- Faça o fluxograma para efectuar o debounced de uma tecla por temporização(20ms). Implemente uma rotina para a leitura da tecla.
1- Na ligação de Microprocessadores a periféricos são utilizados, básicamente dois métodos, I/O-polling e I/O-interrupt. Quais as vantagens e desvantages de cada método, exemplifique. 2- Qual a diferença
Organização de Computadores
Organização de Computadores Aula 19 Barramentos: Estruturas de Interconexão Rodrigo Hausen 14 de outubro de 2011 http://cuco.pro.br/ach2034 1/40 Apresentação 1. Bases Teóricas 2. Organização de computadores
Sistemas de Telecomunicações I. Comutação
Sistemas de Telecomunicações I Capítulo 6 Comutação João Pires Estrutura de uma central de comutação digital Uma central de comutação digital local é constituída por duas grandes unidades: Unidade de assinante
2.º Teste de Introdução à Arquitetura de Computadores IST LEIC-Taguspark 1.º Semestre 2014/2015 Duração: 60 minutos 16 dezembro 2014
2.º Teste de Introdução à Arquitetura de Computadores IST LEIC-Taguspark 1.º Semestre 2014/2015 Duração: 60 minutos 16 dezembro 2014 NOME NÚMERO 1. (1,5+1,5 + 1 valores) Considere o seguinte programa,
Rede Telefónica Pública Comutada - Principais elementos -
- Principais elementos - Equipamento terminal: o telefone na rede convencional Equipamento de transmissão: meio de transmissão, e.g. cabos de pares simétricos, cabo coaxial, fibra óptica, feixes hertzianos,
1 Ligações com cabo ou conector Identidade fixa
1 Ligações com cabo ou conector Identidade fixa Preto 1 = 0 Volts (-) Vermelho 2 = +Vcc ( 24v) Azul 3 = Rs485- (Low) Branco 4 = Rs485+ (High) 2 Conector Seleção identidade 1 = 0 volts (-) 2 = +Vcc ( 24v)
Documento: Descritivo Simplificado do Projeto SPDMAI
1/5 Descritivo Simplificado do Projeto SPDMAI O Sistema de Processamento Digital para Medição e Automação Industrial (SPDMAI) é baseado no kit de desenvolvimento DSP TMS320C6711 DSK da Texas Instruments,
DRIVER DUPLO - DRO100D25A
2 2 SUPPLIER INDÚSTRIA E COMÉRCIO DE ELETRO ELETRÔNICOS LTDA. DRIVER DUPLO - DRO00D25A Descrição Geral O DRO00D25A é um driver isolado de dois canais, projetado para comandar transistores IGBT de até.200
Sistemas Digitais e Arquitectura de Computadores
Ano Letivo 2013/2014 Planificação Anual Resumida Sistemas Digitais e Arquitectura de Computadores 12ºAno João Paulo Portela Araújo Elenco Modular e Cronograma Geral Sistemas Digitais e Arquitetura de Computadores
Telecomando multifunções de segurança não polarizado para blocos autónomos de iluminação de segurança
Telecomando multifunções de segurança não polarizado para blocos autónomos de de segurança R 039 00 Características técnicas Alimentação... : 230 VA 50 Hz 15 ma Capacidade dos terminais : 2 X 1,5 mm 2
Introdução: É um sistema de barramento de comunicação baseado na norma EN e que utiliza o protocolo de comunicação DP.
Profibus DP Configuração da ET200S PROFIBUS DP Introdução: É um sistema de barramento de comunicação baseado na norma EN 50170 e que utiliza o protocolo de comunicação DP. Este protocolo garante uma cíclica,
5. Tipos de produtos multimédia Baseados em páginas
5. Tipos de produtos multimédia 5.1. Baseados em páginas 1 2 Baseados em páginas Os tipos de produtos multimédia baseados em páginas são desenvolvidos segundo uma estrutura organizacional do tipo espacial
Multiplexador / Demultiplexador UFJF FABRICIO CAMPOS
Multiplexador / Demultiplexador Multiplexador / Demultiplexador 2 dados 1 bit de seleção 8 dados 3 bit de seleção 9.6) Multiplexadores (Seletores de dados) O Multiplexador seleciona um dos diversos dados
Módulo 3 - Estrutura e configuração de Sistemas Operativos monoposto
Módulo 3 - Estrutura e configuração de Sistemas Operativos monoposto 20-05-2009 - Aula nº 121,122 Funções de um Sistema Operativo Gestão do processador ao nível da sua planificação Gestão da Memória Gestão
ELECTRÓNICA GERAL CONVERSOR DIGITAL ANALÓGICO 2º TRABALHO DE LABORATÓRIO 1º SEMESTRE 2015/2016 PEDRO VITOR E JOSÉ GERALD
ELECTRÓNICA GERAL 2º TRABALHO DE LABORATÓRIO CONVERSOR DIGITAL ANALÓGICO 1º SEMESTRE 2015/2016 PEDRO VITOR E JOSÉ GERALD AGOSTO 2015 1. Objectivos Pretende-se neste trabalho proceder ao estudo de um conversor
2 Ressonância e factor de qualidade
Universidade Nova de Lisboa, Faculdade de Ciências e Tecnologia Departamento de Física Electromagnetismo e Física Moderna 2 Ressonância e factor de qualidade Os circuitos RLC Observar a ressonância em
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Entrada e Saída Slide 1 Entrada e Saída Dispositivos Externos E/S Programada Organização e Arquitetura de Computadores I Sumário E/S Dirigida por Interrupção
Primeiros "computadores" digitais. Execução de um programa. Consolas. Primórdios dos computadores. Memória interna. Computadores com memória interna
Execução de um O executa um Quais os seus componentes? Como estes se organizam e interactuam? entrada de dados processador, memória, input bits periféricos,etc bits saída de dados output Primeiros "es"
INTRODUÇÃO: MICROCONTROLADORES
INTRODUÇÃO: MICROCONTROLADORES MICROCONTROLADOR X MICROPROCESSADOR Baixa capacidade de processamento Freq. Operação em MHz Custo de R$ 7,00 a 30,00 Aplicações mais restrita Alta capacidade de processamento
HARDWARE IMC Prof. Amaral PLACA MÃE BARRAMENTOS DE EXPANSÃO
HARDWARE IMC Prof. Amaral PLACA MÃE BARRAMENTOS DE EXPANSÃO Slots periféricos são slots onde são instaladas placas de rede, vídeo, som, etc. Nas placa On Board são encontrados em poucas quantidades, mas
Sistemas de Entrada e Saídas III
Sistemas de Entrada e Saídas III José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2014-12-10 José Costa (DEI/IST) Sistemas de
WINGMAN HD. A COMERCIALFOTO apresenta. Câmara de acção à prova de água mais leve do mundo.
A COMERCIALFOTO apresenta WINGMAN HD Câmara de acção à prova de água mais leve do mundo Waterproof WingmanHD é uma Câmara de Acção à prova de água, uma câmara POV HD (Point-of-View), compacta com um menu
Somadores Binários E.T.M./2005 (revisão)
Somadores Binários E.T.M./2005 (revisão) RESUMO Esta experiência tem por objetivo a familiarização com somadores binários, notadamente os paralelos, que realizam a soma simultânea de todos os bits de dois
SSC510 Arquitetura de Computadores 1ª AULA
SSC510 Arquitetura de Computadores 1ª AULA REVISÃO DE ORGANIZAÇÃO DE COMPUTADORES Arquitetura X Organização Arquitetura - Atributos de um Sistema Computacional como visto pelo programador, isto é a estrutura
Escola Secundária de Emídio Navarro
Escola Secundária de Emídio Navarro Curso Secundário de Carácter Geral (Agrupamento 4) Introdução às Tecnologias de Informação Bloco I 11.º Ano Ficha de avaliação sumativa n.º 1 Duração: 50 min. + 50 min.
Folha de instruções P/N _05
Portuguese Folha de instruções P/N 3931_0 Tradução do original 0/2012 Kit da placa de expansão de entrada/saída P/N 1030 Este kit contém os componentes necessários para expandir a capacidade de I/O de
Módulo 32 ED 24 Vdc Opto
Descrição do Produto O módulo, integrante da Série Ponto, possui 32 pontos de entrada digital para tensão de 24 Vdc. O módulo é do tipo lógica positiva ( tipo `sink`) e destina-se ao uso com sensores com
Guia de escolha Altivar 212
Guia de escolha Altivar 212 de velocidade para motores assíncronos trifásicos 0.75 a 75 kw/1 a 100 HP Características elétricas do comando Fontes internas Entradas analógicas PP P24 VIA VIB Protegidas
Função Fundamental do SO
Função Fundamental do SO Gestão do Hardware Uma das funções fundamentais do sistema operativo é gerir os recursos do hardware de um modo o mais transparente possível ao utilizador Recursos principais a
TRABALHO 1 Leis de Kirchhoff, Equivalente de Thévenin e Princípio de Sobreposição
GUIA DE LABORATÓRIO Análise de Circuitos - LEE TRABALHO 1 Leis de Kirchhoff, Equivalente de Thévenin e Princípio de Sobreposição INSTITUTO SUPERIOR TÉCNICO Departamento de Engenharia Electrotécnica e de
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de
defi departamento de física
defi departamento de física Laboratórios de Física www.defi.isep.ipp.pt Estudo de um Amperímetro Instituto Superior de Engenharia do Porto- Departamento de Física Rua Dr. António Bernardino de Almeida,
SISTEMAS DIGITAIS ELEMENTOS DE TECNOLOGIA
ELEMTOS DE TECNOLOGIA ELEMTOS DE TECNOLOGIA - 2 SUMÁRIO: CIRCUITOS INTEGRADOS TECNOLOGIAS COMPONTES TTL NÍVEIS LÓGICOS FAN-OUT E FAN-IN TRANSISTORES CMOS PORTAS TRI-STATE TEMPOS DE PROPAGAÇÃO LÓGICA POSITIVA
1. Objectivos Verificação experimental de uma relação exponencial entre duas grandezas físicas. Fazer avaliações numéricas.
Ciências Experimentais P9: Carga e descarga do condensador 1. Objectivos Verificação experimental de uma relação exponencial entre duas grandezas físicas. Fazer avaliações numéricas. 2. Introdução O condensador
BMXART0414 MODULO X80-4 ENTRADAS ANALOGICAS - RTD/TERMOPAR - 16BIT
ficha técnica do produto Características BMXART0414 MODULO X80-4 ENTRADAS ANALOGICAS - RTD/TERMOPAR - 16BIT Complementar Conversão analógica/digital Resolução de entrada analógica Impedância de entrada
Arquitectura de Computadores
Arquitectura de Computadores Fundamentos (9, 10.1 a 10.3) José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico
Departamento de Matemática e Ciências Experimentais
Questões-problema Departamento de Matemática e Ciências Experimentais Física e Química A 10.º Ano Atividade Prático-Laboratorial APL 1.3 Física Assunto: Capacidade térmica mássica - Porque é que no Verão
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de
Controladores DDC Modulares
TM Controladores DDC Modulares entelibus Controladores Modulares Vantagens para os utilizadores - Desing modular, facilmente expansível - BACnet B-BC Os controladores modulares da gama entelibus são B-BC
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de
Objetivos MICROCONTROLADORES HARDWARE. Aula 03: Periféricos. Prof. Mauricio. MICRO I Prof. Mauricio 1. Arquitetura de um Microcontrolador
MICROCONTROLADORES HARDWARE 1 Prof. Mauricio Aula 03: Objetivos 2 Arquitetura de um Microcontrolador Unidade Central de Processamento Portas de Entrada e Saída Porta Serial Temporizador / Contador Conversor
INDICADOR DE RESISTÊNCIA OHMICA IRO-103 MANUAL DE INSTRUÇÕES
INDICADOR DE RESISTÊNCIA OHMICA IRO-103 MANUAL DE INSTRUÇÕES Recomendações de Segurança As seguintes recomendações adicionais de segurança devem ser observadas durante todas as fases de operação ou manutenção
Departamento de Matemática e Ciências Experimentais
Departamento de Matemática e Ciências Experimentais Física e Química A 10.º Ano Atividade Prático-Laboratorial AL 2.1 Física Assunto: Características de uma pilha Objetivo geral Determinar as características
