SEMINÁRIO ASSEMBLY: Arquitetura 8051

Transcrição

1 UNIVERSIDADE FEDERAL DE SANTA CATARINA CENTRO TECNOLÓGICO DEPARTAMENTO DE INFORMÁTICA E ESTATÍSTICA Curso de Ciências da Computação SEMINÁRIO ASSEMBLY: Arquitetura 8051 Fernando Takeshi Sato Diego Schmitt Ellinger Florianópolis Santa Catarina Fevereiro 2007

2 Introdução O Intel 8051 faz parte de uma popular família de microcontroladores de 8 bits lançada pela Intel em É conhecido por ser facilmente programável, em linguagem assembly, devido a um poderoso conjunto de instruções (o 8051 é um microcontrolador CISC) e tido como o microcontrolador mais popular do mundo, pois existem inúmeras aplicações para o mesmo. Diversos fabricantes produzem microcontroladores da família 8051 (as principais sendo Intel, AMD, Atmel, Dallas, OKI, Matra, Philips, Siemens, SMC, SSI, entre outras). A Intel iniciou a produção dos 8051 em 1981, e sua produção cresceu significantemente (2 milhões de unidades em 1892, 18 milhões em 1985 e 126 milhões em 1993). Arquitetura O 8051 possui uma memória ROM interna ao chip, exclusiva para o armazenamento do programa que será executado pela CPU. Essa memória de programa só pode ser escrita uma vez, o que torna o 8051 pouco flexível, porém a possibilidade de armazenar programas internamente dificulta sensivelmente a cópia ilícita do código. Os dados que serão utilizados durante qualquer processamento são armazenados em memória RAM (essa, por sua vez, podendo ser interna ou externa ao chip). Na figura abaixo, o layout de um chip 8051:

3 Características - 3 Portas de I/O bidirecionais endereçáveis por bit - 1 Canal serial UART com interrupção e 3 modos de operação - 2 Timers/Contadores de 8/16 bit com 4 modos de operação cada um - 5 Entradas de interrupção com arquitetura nesting bytes de memória RAM interna, sendo apenas 128 bytes de uso geral - 8 Kbytes de memória PROM interna (desabilitáveis) - Até 64Kbytes de memória RAM externa (não compartilhada) - Até 64Kbytes de memória ROM externa (não compartilhada) - Pino de saída de oscilador de meia onda (1/4 do clock) - Clock de 1 a 12Mhz - 4 bancos de registradores - Arquitetura CISC Estas são as características mais básicas, que formam o núcleo da família 8051, que pode ser acrescida de uma ou mais características especiais, tais como: Como exemplo, a tabela a seguir apresenta as características de alguns componentes da família 8051 com a indicação de seus fabricantes. Existe uma infinidade de variantes; a Philips, por exemplo, produz mais de 40 tipos diferentes.

4 Encapsulamentos O encapsulamento mais utilizado é o DIL (Dual in Line), mas há também o tipo Quad Pack. Ambos estão na gravura logo a seguir. Organização de Memórias A memória reservada para armazenar o programa a ser executado pela CPU no 8051 pode ocupar até 64 KB. O microcontrolador ainda traz a opção da utilização ou não de sua memória ROM interna. Se esta for utilizada, então será mapeada nos primeiros 4 KB do espaço (64 KB) de endereçamento, ocupando assim a faixa de endereços 0000H 0FFFH. Caso a ROM interna não for utilizada, então toda a memória será externa. Segue abaixo a organização interna das memórias de programa e de dados no 8051.

5 Registradores Os microcontroladores possuem, em geral, um maio número de registradores do que os microprocessadores, que são utilizados no acesso aos componentes periféricos on-chip. O seguinte modelo apresenta apenas os registradores de caráter geral:

6 O registrador A é um acumulador, responsável pelas principais operações, sobretudo as lógicas e aritméticas. B é um registrador de caráter geral, bem como os registradores de R0 até R7. DH e DL também são de uso geral, mas podem ser utilizados como um registrador de 16 bits, chamado DPTR. Tal registrador é o único que pode armazenar valores de 16 bits sendo, portanto, frequentemente utilizado no endereçamento da memória externa, que é sempre indireto. PC contém o endereço da próxima instrução a ser executada e SP aponta para o topo da pilha. Todos os flags do 8051 incluindo 2 flags para uso geral do programador, F0 e F1 - estão condensados no registrador PSW (Program Status Word), que contém também os bits de seleção do banco de registradores, RS0 e RS1. O acesso à memória interna e externa é diferente. A interna é composta pelos bancos de registradores, que possibilita o endereçamento à memória pelo nome de cada registrador, além de endereçamento pela posição de memória. Há também um conjunto de registradores especiais, que têm funções específicas dentro do microcontrolador. Segue uma lista e uma pequena descrição de suas funcionalidades: - TH1, TH0, TL1, TL0 (Timer High e Timer Low): são registradores de 8 bits cada que, em conjunto (high e low), formam os registradores de contagem para cada Timer (TIMER0 e TIMER1). - TCON (Timer Control Register): controla as atividades dos TIMERS. - TMOD (Timer Mode Register): permite a programação dos modos de atuação de cada TIMER - PCON (Power Control Register): Altera a forma de funcionamento do microcontrolador com relação ao consumo de potência quando há falta de energia, por exemplo. - SCON (Serial Port Control Register): Junto com o SBUF controla todas as atividades do periférico seria. - SBUF (Serial Buffer): Registrador que armazena dados recebidos da serial ou que serão transmitidos pela mesma. - IE (Interrupt Enable): habilita qual fonte de interrupção será utilizada. - IP (Interrupt Priority): define a prioridade de cada interrupção.

7 Clock A operação de clock do 8051 pode ser feita de duas maneiras: interna ou externamente. A utilização do clock externo é útil quando o 8051 está ligado a outros componentes que já possuam clock. No caso de utilização de clock interno, uma simples configuração envolvento dois capacitores e um cristal na freqüência desejada farão o trabalho. Interrupções O 8051 pode ter sua execução normal interrompida de 5 maneiras: duas de entradas externas (INT0 e INT1), dois temporizadores/contadores (Timer 0 e Timer 1) e o canal de comunicação serial. Os endereços de desvio das interrupções são fixos e dados pela tabela a seguir: O fato de uma interrupção estar ativa não impede que outra seja ativada ao mesmo tempo. Nesse caso, surge um conceito chamado prioridade. Se uma interrupção de prioridade 0 (menor) estiver sendo atendida e surgir outra de prioridade 1 (maior), esta interromperá a de menor prioridade. Quando a execução terminar, o 8051 voltará a atender a outra interrupção e depois continuara a execução normal do programa. No caso de haver duas interrupções de mesma prioridade o procesamento será de acordo com a figura a seguir:

8 Quando o 8051 atende uma interrupção o SP recebe o valor do PC. Os outros registradores não terão seus conteúdos salvos. Caso haja necessidade disso, a rotina de interrupção deverá tratar. O 8051 possui 2 registros de 8 bits cada uma que servem para controle e configuração de interrupções. O primeiro deles é o IE (Interrupt Enable) que tem por finalidade indicar qual das interrupções será ou não habilitada. A tabela a seguir mostra a composição dos bits de controle do IE: EA (Enable All): Quando em "0" desabilita todas as interrupções. Quando em "1"permite que cada interupção seja habilitada individualmente. ES (Enable Serial) - Habilita ou desabilita a interrupção pedida pelo canal de serial. Quando em "0" desabilita e em "1" habilita se EA = 1; ET1 (Enable Timer 1) - Habilita ou desabilita a interrupção pedida pelo temporizador 1. Quando em "0" desabilita e em "1" habilita se EA = 1; EX1 (Enable External 1) - Habilita ou desabilita a interrupção externa 1. Quando em "0" desabilita e "1" habilita se EA = 1; ET0 (Enable Timer 0) - Habilita ou desabilita a interrupção pedida pelo temporizador 0. Quando em "0" desabilita e "1" habilita se EA = 1; EX0 (Enable External 0) - Habilita ou desabilita a interrupção externa 0. Quando em "0" desabilita e "1" habilita se EA = 1; O outro registrador de interrupções é o IP (Interrupt Priority). Neste registrador é estabelecido o nível de prioridade das interrupções. A tabela a seguir mostra os bits que compõem esse registrador: PS (Priority Serial): Nível de prioridade para o canal serial. PT1 (Priority Timer 1): Nível de prioridade para o temporizador 1. PX1 (Priority External 1): Nível de prioridade para a interrupção externa 1. PT0 (Priority Timer 0): Nível de prioridade para o temporizador 0. PX0 (Priority External 0): Nível de prioridade para a interrupção externa 0.

9 Uma interrupção de nível baixo poderá ser interrompida por outra de nível alto, mas não por outra de nível baixo. Uma interrupção de nível alto não poderá ser interrompida por qualquer outra fonte de interrupção. O atendimento a uma interrupção ocorrerá apos um certo tempo desde a solicitação. Isso porque alguns desvios de endereço e alterações nos registros internos se fazem necessários. Menor Tempo para Atendimento: Solicitação pouco antes dos últimos 14 ciclos de clock, o que corresponde ao final de uma instrução. Próxima instrução não seja multiplicação ou divisão. Maior Tempo para Atendimento: Solicitação chega depois dos últimos 14 ciclos de clock da instrução que está em execução. Próxima instrução é multiplicação ou divisão, pois consomem mais de 48 períodos de clock. Forma de ativação das interrupções externas, por nivel lógico 0 ou por transição de 1 para 0. Os bits que controlam essas interrupções estão no registrador TCON e podem ser observadas na tabela a seguir: IT0: Quando em "0", ativa a interrupção com nível lógico baixo no pino INT0, quando em"1", ativa a interrupção com borda de descida no pino INT0. IT1: Quando em "0", ativa a interrupção com nível lógico baixo no pino INT1, quando em "1", ativa a interrupção com borda de descida no pino INT1. IE x:: Fica em "1"quando for detectado uma borda de descida ( pedido de interrupção ). É resetado após o atendimento da rotina de tratamento da interrupção. Timers O 8051 possui dois timers/contadores de 16 bits. Quando está trabalhando na função de timer, o registrador de contagem é adicionado a todos os ciclos de máquina. Dessa maneira, pode-se chamá-lo de contador de ciclos de máquina. Como um ciclo possui 12 períodos de clock, a contagem é feita 1/12 da frequência do cristal. Quando ele se encontra na função de contador, o registrador é adicionado como resposta a uma mudança de 1 para 0 em seu pino de entrada externa correspondente (T0 ou T1). Essa operação leva 2 ciclos de máquina para ser executada, 24 períodos de clock do oscilador, ou seja, a contragem é feita 1/24 da frequência do oscilador. Para se fazer a seleção de timer ou contador, há quatro modos de operação possíveis, conforme a tabela a seguir:

10 O modo 0 é um timer/contador de 13 bits: 8 do registrador THX e 5 do TLX. O modo 1 é um timer/contador de 16 bits: 8 do registrador THX e 8 do TLX. O modo 2 é um contador de 8 bits com recarregamento automático. O modo 3 é composto por 2 timers/contadores de 8 bits, sendo dois registradores de contagem. O Canal Serial A interface serial do 8051 conta com dois registradores de dados, uma deles é usado na transmissão e o outro na recepção. O conjunto de instruções, contudo, referencia ambos pelo nome SBUF. A distinção entre eles é feita de acordo com a natureza da operação, escrita ou leitura. Desta froma, escrever em SBUF implica no envio do byte escrito atravez da interface serial; analogamente, a leitura desse registrador retorna o último byte recebido. O controle do canal serial é feito pelo registrador SCON e pelo bit SMOD do registrador PCON. Os bits SM0 e SM1 do registrador SCON selecionam o modo de funcionamento, de acordo com a tabela a seguir: Registrador SCON: Registrador PCON:

11 Modo 0 (SM0 = 0 e SM1 = 0) Este modo implementa a comunicação síncrona de palavras de 8 bits. As palavras são transmitidas e recebidas atravez do pino RxD, o que significa que, neste modo, apenas a comunicação half-duplex (transmissão nos dois sentidos mas não simultânea) é possivel. O sinal de clock necessário para o sincronismo é enviado pelo pino TxD. A taxa de transmissão é fixa e igual a 1/12 da frequência do clock do sistema. Nos demais modos, os dados são enviados através de um pino TxD e recebidos através de um pino RxD. Assim, esses modos permitem comunicação full-duplex (transmissão simultânea nos dois sentidos). Modo 1 (SM0 = 0 e SM1 = 1) A palavra transmitida é composta por 10 bits: um start bit (nivel logico 0), oito bits de dados, e um stop bit (nivel logico 1). A taxa de transmissão é dada pela equação a seguir: Onde SMOD é o bit 7 do registrador PCON e TH1 é o registrador mais significativo da contagem do timer 1. Modo 2 (SM0 = 1 e SM1 = 0) Cada palavra de dados é composta de 11 bits. O bit adicional enviado é o bit TB8 de SCON. Na recepção esse é o bit que se lê em RB8. a taxa de transmissão pode ser escolhida entre 1/64 (SMOD = 0) ou 1/32 (SMOD = 1 ) da frequência do clock do sistema. Modo 3 (SM = 1 e SM1 = 1) O bit SM2 do registrador SCON tem diferentes interpretações, dependendo do modo de operação selecionado: -No modo 0, não tem qualquer efeito, devendo permanecer em 0; -No modo 1, inibe (SM2 = 1) ou habilita (SM2 = 0) a geração de um pedido de interrupção da porta serial quando da recepção de um stop bit inválido; -Nos modos 2 e 3, permite habilitar a comunicação entre varios REN (Reception Enable) habilita a recepção. Quando está em 1, o primeiro start bit em RxD implica recepção de um dado em SBUF. TI é o bit de requisição de interrupção da transmissão. É setado pelo hardware após a transmissão do oitavo bit de dados quando no modo 0, e no início da transmissão do stop bit nos outros modos. RI é o bit de requisição de interrupção na recepção.é setado pelo hardware no momento da recepção do oitavo bit de dados no modo 0, ou durante a recepção de um stop bit nos outros modos. TI e RI devem ser reinicializados pelas rotinas de tratamento das respectivas interrupções de modo a habilitar novas interupções.

12 Algoritmos - Multiplicação O seguinte algoritmo utiliza a instrução MUL. Como essa apenas multiplica o conteúdo do registrador B como o acumulador A, considerando ambos UNSIGNED, o tratamento de sinais dos operandos faz-se necessário. O resultado de 16 bits é armazenado pela instrução MUL em B e A; sendo o resultado tratado de acordo com os sinais dos operandos logo em seguida e, finalmente, armazenados em R0 e R1 ; Algoritmo da Multiplicação utilizando instrução MUL ; Rotina que multiplica os valores de R2 e R3, armazenando a resposta em R0+R1 ; Neste caso, multiplicamos -3 (FDhex, ou 253dec) * 7 ; O resultado armazenado em R0+R1 é FFEBhex (-21dec, em complemento de 2) ; Setando variáveis... MOV R0,#0H ; Resposta MSBits MOV R1,#0H ; Resposta LSBits MOV R2,#253 ; Multiplicador MOV R3,#7 ; Multiplicando MOV R4,#0 ; Informação dos sinais MOV A,R2 MOV R5,A MOV A,R3 MOV R6,A ; Temporário Multiplicador ; Temporário Multiplicando ; Verificação dos sinais dos operandos MOV A,#80H ; Máscara do MSBit do registrador ANL A,R5 ; Verifica o sinal de R2 (pré-armazenado em R5) CJNE A,#80H,NaoNegativo1 INC R4 MOV A,R5 ; R2 é negativo, portanto retira-se seu sinal DEC A ; DEC e CPL convertem o número de complemento de 2 CPL A ; para notação normal MOV R5,A ; R5 é re-setado com o valor em módulo de R2 NaoNegativo1: ; R2 não é negativo, verificar R3 MOV A,#80H ; Máscara do MSBit do registrador ANL A,R6 ; Verifica o sinal de R3 (pré-armazenado em R6)

13 CJNE A,#80H,Mult INC R4 MOV A,R6 ; R2 é negativo, portanto retira-se seu sinal DEC A ; DEC e CPL convertem o número de complemento de 2 CPL A ; para notação normal MOV R6,A ; R6 é re-setado com o valor em módulo de R3 ; Realizando a multiplicação. A instrução MUL multiplica A * B (endereço 0F0H) Mult: MOV A,R6 MOV 0F0H,A MOV A,R5 ; Setando Multiplicando ; Setando Multiplicador MUL AB ; Multiplicando os operandos (Resultado = MSBits em B, LSBits em A) MOV R1,A MOV A,0F0H MOV R0,A ; Alocando os resultados ; Tratando os sinais MOV A,R4 CJNE A,#1H,Fim ; Se houver 0 ou 2 operandos negativos, resposta é positiva ; Caso contrário, Fazer o complemento de 2 MOV A,R1 CPL A ADD A,#1H MOV R1,A ; Complemento de 2 dos 8 LSBits da resposta ; Como há uma adição, se ouver carry ele deverá ser tratado MOV A,R0 ; Complemento de 2 dos 8 MSBits da resposta CPL A ADDC A,#0H ; ADDC soma o bit de carry se este estiver ativo. MOV R0,A Fim: ; A resposta encontra-se em R0 (8 MSBits) e R1 (8 LSBits) ; No caso de resposta negativa, está estará em complemento de 2 END

14 - Salvamento de Contexto Quando uma instrução PUSH é chamada, ela incrementa o SP em 1 antes de executar a operação, portanto armazenar SP com um PUSH é, na realidade, armazenar SP+1 PUSH 081h ;SP (o valor correto de SP é SP-1) PUSH 0h ;R0 PUSH 1h ;R1 PUSH 2h ;R2 PUSH 3h ;R3 PUSH 4h ;R4 PUSH 5h ;R5 PUSH 6h ;R6 PUSH 7h ;R7 PUSH 080h ;P0 PUSH 082h ;DPL PUSH 083h ;DPH PUSH 087h ;PCON PUSH 088h ;TCON PUSH 089h ;TMOD PUSH 08ah ;TL0 PUSH 08bh ;TL1 PUSH 08ch ;TH0 PUSH 08dh ;TH1 PUSH 090h ;P1 PUSH 098h ;SCON PUSH 099h ;SBUF PUSH 0a0h ;P2 PUSH 0a8h ;IE PUSH 0b0h ;P3 PUSH 0b8h ;IP PUSH 0d0h ;PSW (nenhum flag é acionado quando se executa PUSH's) PUSH 0e0h ;A PUSH 0f0h ;B END