CAPÍTULO V ARQUITETURA DO PC E BARRAMENTO ISA
|
|
- Renan Yui Hebita
- 5 Há anos
- Visualizações:
Transcrição
1 Arquitetura do PC e Barramento ISA Cap5: 24 CAPÍTULO V ARQUITETURA DO PC E BARRAMENTO ISA A Escolha do Primeiro Processador Família 6502 da Apple Z80 bom desempenho muitos usuários muitas ferramentas de desenvolvimento muitos aplicativos sistema operacional CPM endereçamento limitado sem recursos para paginação sem perspectivas de migração Z-8000 totalmente incompatível (Motorola) e (Intel) - ambos de 6 bits (Motorola) chip de 24 bits de endereços e 6 bits de dados, iria requerer projeto mais caro (os sistemas usavam 8 bits) barramento de dados de 6 bits iria requerer o dobro de chips (ROM e RAM) para um sistema mínimo desempenho acima do 8086, mas com menor eficiência de uso da memória que o 8086 => "sistemas pequenos" menos competitivos faltava ao uma série de chips periféricos, algo que a Intel oferecia em abundância falta de apoio de software, de ferramentas de desenvolvimento, de sistemas operacionais e de aplicativos 8088 (Intel) menor custo de implementação perspectiva de melhor desempenho e maior espaço de endereçamento escolha diferente da concorrência (a IBM queria ser vista como uma líder e não como uma seguidora) caminho de migração do software escrito para o Editora Ltda.
2 Arquitetura do PC e Barramento ISA Cap5: 224 Alguns PCs PC original CPU 8088 Circuitos de controle 4,77 MHz do teclado Soquete para Circuitos de controle coprocessador 8087 do gravador K-7 Temporizadores Canal de áudio e contadores controlado por software 4 Canais de DMA BIOS KB ROM NMI e 8 interrupções RAM do sistema com Bancos de 6 KB x 9 bits Barramento de expansão e slots de interface Teclado de 84 teclas Gravador Alto-falante 5 Slots Barramento de dados com 8 bits (62 pinos). Figura 5.. O PC original. PC XT CPU 8088 Circuitos de controle 4,77 MHz do teclado Soquete para Circuitos de controle coprocessador 8087 do gravador K-7 Temporizadores Canal de áudio e contadores controlado por software 4 Canais de DMA BIOS KB ROM NMI e 8 interrupções RAM do sistema com Bancos de 64 KB x 9 bits Barramento de expansão e slots de interface Teclado de 84 teclas Gravador Alto-falante adaptador de HD, portas, etc. 8 Slots Barramento de dados com 8 bits (62 pinos). Figura 5.2. O PC XT. PC XT com 80860MHz PC AT 286 Editora Ltda.
3 Arquitetura do PC e Barramento ISA Cap5: 324 CPU Circuitos de controle 6 a 25 MHz do teclado Soquete para Relógio permanente e coprocessador 287 RAM CMOS (64 bytes) Temporizadores Canal de áudio e contadores controlado por software 7 Canais de DMA, BIOS 4 de 8 bits e 3 de 6 bits 64 KB ROM NMI e 6 interrupções RAM do sistema 2 x KB x 9 bits Barramento de expansão e slots de interface Teclado de 0 teclas Bateria Alto-falante 8 Slots Barramento de dados com 8 ou 6 bits Figura 5.3. Típico PC AT. PS2 - MCA da IBM e PC AT da Compaq Arquitetura do PC XT Lógica para Temporização, Decodificação de Memória e IO Barramento Local (Local Bus) Cristal 4,388 MHz 4,77 CPU MHz Contr. Barram Controle Latches Ender. Endereços (3x) Slots de 62 Pinos IRQ0... IRQ7 Pedido Espera Coproc. Matem CKT Estado Espera Contr. Inter ROM BIOS BASIC (4x) 2764 Transc. Dados 245 Controle Endereços Dados Dados Dados D0-D7 A0-A5 Endereço para DMA A0-A7 A8-A5 245 (2x) Controle Endereços Control. DMA 8237 Reg. Pag. DMA 670 Interface Paralela 8255 A6-A9 Chaves de Configuração Teclado Gravador K (2x)58 RAM Dinâmica Cheque de Paridade Lógica NMI Contador Temporiz Figura 5.4. Diagrama de blocos do PC XT. Editora Ltda.
4 Arquitetura do PC e Barramento ISA Cap5: 424 MN*MX terra para o modo máximo AD0...AD7 linhas de endereços e dados multiplexados A8...A5 - linhas de endereços não multiplexados A6S3...A9S6 endereços e estado multiplexados CLK relógio de 4,77 MHz com ciclo de carga de 33% *RQ*GT0 conectado ao *RQ*GT0 do coprocessador matemático *RQ*GT - não utilizado LOCK não utilizado INTR pedido de interrupções gerado pelo controlador de interrupções NMI interrupção não mascarável READY usado para inserção de estados de espera em: todos os acessos de IO todos os ciclos de DMA circuito conectado ao barramento de expansão RESET sinal de inicialização QS0 e QS permite que o coprocessador acompanhe a fila interna TEST conectado à saída BUSY do 8087 *S0, *S e *S2 ligados ao 8288 (controlador de barramento), onde são decodificados. Circuito de relógio e base de tempo 4,388 MHz ,3388 MHz 4,77 MHz 4 Barramento de Expansão.9 MHz 8253 OUT 0 OUT DataHora Refresco DRAM OUT2 Áudio Figura 5.5. Geração do relógio no PC XT. ROM do sistema inicialização do sistema diagnóstico de "power on" e checagem do sistema determinação da configuração do sistema "Basic InputOutput System" (BIOS) "Boot Strap Loader" padrão de bits para os primeiros 28 caracteres do conjunto total de 256 caracteres (para o monitor de vídeo) Editora Ltda.
5 Arquitetura do PC e Barramento ISA Cap5: 524 FFFFFh F6000h F5FFFh (5 x) 2764 ROM 40 KB EPROM 8 KB 32 KB FFFFFh FE000h FDFFFh F6000h BIOS e Sistema Interpretador Basic F4000h F3FFFh F0000h 8 KB Não Usado 6 KB NOTA: Depois do RESET, a primera instrução a ser executada é a que está no endereço FFFF0h Figura 5.6. ROMs existentes no PC XT. RAM do sistema Contadorestemporizadores DMA do sistema Interrupções do sistema Arquitetura do PC AT CPU Relógios iniciais de 6 e 8 MHz ISA ("Industry Standard Architecture") adição de um segundo conector de 36 pinos (2 x 8), adjacente ao de 62 pinos (2 x 3) que existia no PC XT recursos para barramento de dados de 8 ou 6 bits recursos para endereçamento de memória de 20 e 24 bits adição de 3 canais de DMA de 6 bits adição de mais 6 níveis de interrupção ciclos de barramento com maior velocidade apoio para ciclos de IO sem estados de espera ("0 wait state") Editora Ltda.
6 Arquitetura do PC e Barramento ISA Cap5: 624 Lógica para Temporização e Decodificação de Memória e IO Cristal 2 MHz Barramento Local (Local Bus) CPU MHz Contr. Barram Controle Latches Ender. Endereços (4x) 373 A0-A23 6 Slots de Pinos IRQ0... IRQ5 Pedido Espera Copro. Matem CKT Estado Espera Contr. Inter ROM BIOS Transc. Dados Dados D0-D5 245 Endereço para DMA D0-D5 A0-A23 A-A8 A0-A7 A9-A6 A8-A5 A6-A23 (2x) 245 (3x) Controle Endereços Dados Controle Endereços Dados Control. DMA 8237 Reg. Pag. DMA 74LS62 Control. Teclado 8042 Contador Temporiz. Chaves de Configuração Teclado Gravador K (2x)58 RAM Dinâmica Cheque de Paridade 2 Slots de 62 Pinos Lógica NMI 8254 Relógio Permanente MC4688 Figura 5.8. Diagrama em blocos dos primeiros PC AT 286. Slots de expansão Painel Traseiro 62 pinos B A B A B A B A B A B A B A B A pinos DC DC DC DC DC DC slots AT de 8 bits semelhantes aos do XT Slots de 6 bits Figura 5.9. Configuração dos slots dos primeiros PC AT. Editora Ltda.
7 Arquitetura do PC e Barramento ISA Cap5: 724 Alterações da parte XT para o ISA pino B8, não usado no XT, passou a ser "*0WS" "IRQ2" passou a ser "IRQ9" "MEMR" e "MEMW" viraram "SMEMR" e "SMEMW" CLK de 4,77 MHz passou a ser de 8 MHz (ou 8,33 MHz) Sinais ISA herdados do PC XT Unidade de Interface com o Barramento do Sistema A0-A9 20 D0-D7 8 *DACK DRQ -3 3 IRQ *IOR *IOW *SMEMR *SMEMW ALE OSC CLK TC RESET DRV AEN *IO CH CK IO CH RDY GND 3 +5 V 2 +2 V -5 V -2 V 5 Slots de Expansão (6 Sinais usados em um conector de 62 pinos) Figura 5.0. Sinais originais do barramento de expansão. OSC (oscilador), saída: 4,388 MHz CLK("Clock"), saída: 4,77 MHz (808688) e 8 ou 8,33 MHz (286 em diante) RESET DRV ("Reset Driver"), saída: inicialização dos periféricos SA0-SA9, (endereços) saídas: linhas de endereços SD0-SD7, (dados) bidirecional: linhas de dados ALE ("Address Latch Enable"), saída: início de ciclo de barramento Editora Ltda.
8 Arquitetura do PC e Barramento ISA Cap5: 824 *IO CH CK ("IO Channel Check"), entrada (coletor aberto): gera a interrupção não mascarável (NMI) IO CH RDY ("IO Channel Ready"), entrada (coletor aberto): permite alongar os ciclos do barramento IRQ 2-7 ("Interrupt Request" de 2 até 7), entrada: pedidos de interrupção *IOR ("IO Read"), saída: leitura em IO (nos ciclos de IO) ou leitura em memória (nos ciclos de DMA) *IOW ("IO Write"), saída: escrita em IO (nos ciclos de IO) ou escrita em memória (nos ciclos de DMA) *SMEMW ("Memory Write"), saída: escrita no primeiro megabyte de memória *SMEMR ("Memory Read"), saída: leitura no primeiro megabyte de memória DRQ -3 ("DMA Request" de até 3), entrada: pedidos de DMA *DACK 0-3 ("DMA Acknowledge" de 0 até 3), saída: reconhecimento de pedidos de DMA AEN ("Address Enable"), saída: AEN = 0 => ciclo de IO e AEN = => ciclo de DMA TC ("Terminal Count"), saída: término do número programado de transferências por DMA GND, +5 VDC, +2 VDC, -5 VDC, -2 VDC Editora Ltda.
9 Arquitetura do PC e Barramento ISA Cap5: 924 GND RST DRV + 5V IRQ2-5V DRQ2-2V reservado + 2V GND *MEMW *MEMR *IOW *IOR *DACK3 DRQ3 *DACK DRQ *DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 *DACK2 TC ALE + 5V OSC GND B B2 B3 B4 B5 B6 B7 B8 B9 B0 B B2 B3 B4 B5 B6 B7 B8 B9 B20 B2 B22 B23 B24 B25 B26 B27 B28 B29 B30 B3 A A2 A3 A4 A5 A6 A7 A8 A9 A0 A A2 A3 A4 A5 A6 A7 A8 A9 A20 A2 A22 A23 A24 A25 A26 A27 A28 A29 A30 A3 *IO CH CK SD7 SD6 SD5 SD4 SD3 SD2 SD SD0 IO CH RDY AEN SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA SA0 SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA SA0 GND RST DRV + 5V IRQ9-5V DRQ2-2V *0WS + 2V GND *SMEMW *SMEMR *IOW *IOR *DACK3 DRQ3 *DACK DRQ *DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 *DACK2 TC ALE + 5V OSC GND B B2 B3 B4 B5 B6 B7 B8 B9 B0 B B2 B3 B4 B5 B6 B7 B8 B9 B20 B2 B22 B23 B24 B25 B26 B27 B28 B29 B30 B3 A A2 A3 A4 A5 A6 A7 A8 A9 A0 A A2 A3 A4 A5 A6 A7 A8 A9 A20 A2 A22 A23 A24 A25 A26 A27 A28 A29 A30 A3 *IO CH CK SD7 SD6 SD5 SD4 SD3 SD2 SD SD0 IO CH RDY AEN SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA SA0 SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA SA0 (a) *MEM CS 6 *IO CS 6 IRQ0 IRQ IRQ2 IRQ5 IRQ4 *DACK0 DRQ0 *DACK5 DRQ5 *DACK6 DRQ6 *DACK7 DRQ7 + 5V *MASTER GND D D2 D3 D4 D5 D6 D7 D8 D9 D0 D D2 D3 D4 D5 D6 D7 D8 C C2 C3 C4 C5 C6 C7 C8 C9 C0 C C2 C3 C4 C5 C6 C7 C8 *SBHE LA23 LA22 LA2 LA20 LA9 LA8 LA7 *MEMR *MEMW SD8 SD9 SD0 SD SD2 SD3 SD4 SD5 Figura 5.. (a) Slot original do PC XT. (b) Conector ISA, para 286, 386, 486, etc.. Notar as diferenças nos pinos B4, B8, B e B2. (b) Editora Ltda.
10 Arquitetura do PC e Barramento ISA Cap5: 024 Sinais ISA introduzidos com o PC AT Unidade de Interface com o Barramento do Sistema SA0-SA9 20 SD0-SD7 8 *DACK0-3 4 DRQ-3 3 IRQ3-7, 9 6 *IOR' *IOW' *SWMR' *SMEW4 ALE OSC, CLK 2 TC RESET DRV AEN, *0WS 2 *IO CH CK, IO CH RDY 2 GND 3 +5 V 2 +2 V -5 V -2 V Slot de 62 Pinos Herdado dos Primeiros PCs LA SD8-SD5 8 *DACK 0, 5, 6, 7 4 DREQ 0, 5, 6, 7 4 IRQ 0,, 2, 4, 5 5 *MEMR' *MEMW 2 *MEM CS6, *IO CS6 2 *SBHE *MASTER +5 V GND Slot de 36 Pinos Acrescentado a Partir do AT Figura 5.2. Sinais que trafegam pelos slots de expansão ISA. *SBHE ("System Bus High Enable"), saída: tipo *BHE - habilita acesso à parte alta do barramento *SBHE A0 Função 0 0 Transferência de 6 bits 0 Transferência do byte alto 0 Transferência do byte baixo Inativo Figura 5.3. Decodificação dos modos de transferência de dados. *MEMR ("Memory Read"), saída: leitura a partir do segundo megabyte de memória *MEMW ("Memory Write"), saída: escrita a partir do segundo megabyte de memória Editora Ltda.
11 Arquitetura do PC e Barramento ISA Cap5: 24 DRQ 5-7 ("DMA Request 5 a 7"), entrada: novos pedidos de DMA *DACK 5-7 ("DMA Acknowledge 5 a 7"), saída: novos reconhecimentos de pedidos de DMA DRQ 0*DACK 0, entradasaída: pedidoreconhecimento do canal 0, usado no XT e não usado no AT *MEM CS6 ("Memory Chip Select 6 bits"), entrada coletor aberto: aciona barramento de 6 bits em ciclos de memória *IO CS6 ("IO Chip Select 6 bits"), entrada coletor aberto: aciona barramento de 6 bits em ciclos de IO *MASTER, entrada: solicitação para mestre de barramento IRQ 0,, 2, 4 e 5 ("interrupt request"), entradas: novos pedidos de interrupção LA 7-23 ("unlatched address 7-23"), saídas. complemento das linhas de endereço SD 8-5 (dados), bidirecionais: complemento das linhas de dados Ciclos de barramento Ciclo de barramento para a leitura da memória Ciclo de barramento para a escrita na memória Ciclo de barramento para a leitura de um dispositivo de IO Ciclo de barramento para escrita em um dispositivo de IO Ciclo de barramento para reconhecimento de interrupção Ciclo de escrita via DMA Ciclo de leitura via DMA Ciclos no PC XT Editora Ltda.
12 Arquitetura do PC e Barramento ISA Cap5: 224 T T2 T3 T4 CLOCK (relógio) ALE SA0 - SA9 Endereço Válido *MEMR SD0 - SD7 OBSERVAÇÕES: *MEMW=*IOR=*IOW=HIGH IO CH RDY=HIGH (ativado) Dado Válido (entregue pela memória) Figura 5.4. Ciclo de barramento original para leitura da memória (no PC XT). Ciclos do Barramento ISA 8 ou 8,33 MHz? placa-mãe insere estado de espera nos ciclos de memória placa-mãe insere 3 estados de espera nos ciclos de IO ativação de *0WS retira estados de espera introduzidos pela placamãe T TW T2 Relógio (8 MHz) do Barramento ISA ALE SA0-SA9, *SBHE endereço válido LA7-LA23 endereço válido *SMEMR ou *MEMR Data Setup Data Hold SD0-SD5 Dado Válido *MEM CS6 IO CH RDY Figura Ciclo para leitura de memória, com um estado de espera (ISA). Editora Ltda.
13 Arquitetura do PC e Barramento ISA Cap5: 324 Relógio (8 MHz) do Barramento ISA T TW TW2 TW3 TW4 T2 ALE SA0-SA5 *SBHE endereço válido *IOR SD0-SD5 (gerado pela placa ISA) *IO CS6 Data Setup Dado Válido Data Hold IO CH RDY Figura Ciclo para leitura de IO, com quatro estados de espera (ISA). Relógio (8 MHz) do Barramento ISA T TW TW2 TW3 TW4 T2 ALE SA0-SA5 *SBHE endereço válido *IOW SD0-SD5 (gerado pela CPU) *IO CS6 Data Setup Dado Válido Data Hold IO CH RDY Figura Ciclo para escrita de IO, com quatro estados de espera (ISA). Editora Ltda.
14 Arquitetura do PC e Barramento ISA Cap5: 424 Relógio DMA DMA IDLE DMA DMA 2 DMA 3 DMA 4 DMA IDLE DRQ XX AEN *DACK XX SA0-SA9, *SBHE endereço válido LA7-LA24 endereço válido *SMEMR ou *MEMR *IOW SD0 - SD5 IO CH RDY dado Data Data Setup Hold Figura Ciclo de barramento para leitura por DMA (escrita em IO) (ISA). Geração de estados de espera T T2 T3 TW T4 CLOCK Ready Desativado Máximo READY (Entrada READY da CPU) Ready Setup Hold Time Figura Sistema normalmente "ready" inserindo um estado de espera. Editora Ltda.
15 Arquitetura do PC e Barramento ISA Cap5: V R C *RDYWAIT DMA WAIT +5V X F*C RES Cristal X AEN CLK RDY RESET READY AEN2 RDY2 CLK RESET READY CPU 8088 Figura Conexão do 8284 com a CPU. DECODIFICADOR ADR BITS ADR SELECT SELECIONA IO AEN(A) AEN VCC 4K7 *IOR(B4) *IOW(B3) 2 74LS D P R CLK C L Q 5 Q 6 74LS74 Coletor Aberto 2 74LS05 IO CH RDY (A0) RESET(B02) LS02 CLK(B20) 3 D Q 2 4 D2 Q2 5 6 D3 Q3 7 D4 Q4 0 3 D5 Q5 2 4 D6 Q6 5 9 CLK CLR 74LS74 Seleção do Número de Estados de Espera SW DIP-5 Figura 5.3. Circuito para gerar estados de espera, em ciclos de leitura ou escrita em IO. Editora Ltda.
16 Arquitetura do PC e Barramento ISA Cap5: 624 VCC *DACK(B7) *DACK2(B26) *DACK3(B5) LS D P R CLK C L Q 5 Q 6 74LS74 Coletor Aberto 2 74LS05 IO CH RDY (A0) RESET(B02) LS02 CLK(B20) 2 74LS D Q D2 Q2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 CLK CLR 74LS Seleção do Número de Estados de Espera SW DIP Figura Circuito para gerar estados de espera para qualquer canal de DMA. T TW TW2 T2 Relógio (8 MHz) do Barramento ISA ALE SA0-SA9, *SBHE endereço válido *MEMR ou *MEMW SD0-SD5 *MEM CS6 Data Setup Dado Válido Data Hold IO CH RDY Adição um Estado de Espera (TW2) RDY Setup RDY Hold Figura Temporização para inserir estados de espera em ciclos de acesso à memória (ISA). Editora Ltda.
17 Arquitetura do PC e Barramento ISA Cap5: 724 T TW TW2 TW3 TW4 T2 Relógio (8 MHz) do Barramento ISA ALE SA0-SA5, *SBHE endereço válido *IOR ou *IOW SD0-SD5 *IO CS6 Data Setup Dado Válido Data Hold IO CH RDY Adição um Estado de Espera (TW4) RDY Setup Figura Temporização para provocar estados de espera em ciclos de acesso a IO (ISA). RDY Hold Relógio DMA DMA IDLE DMA DMA 2 DMA 3 DMA WAIT DMA 4 DMA IDLE DRQ XX AEN *DACK XX SA0-SA9 endereço válido LA7-LA24 endereço válido *MEMR ou *IOR *MEMW ou *IOW SDO -SD5 IO CH RDY Inserido um Estado de Espera RDY Setup RDY Hold Data Setup dado Data Hold Figura Temporização para provocar estados de espera em ciclos de DMA. Editora Ltda.
18 Arquitetura do PC e Barramento ISA Cap5: 824 T T2 Relógio (8 MHz) do Barramento BALE A, *SBHE endereço válido Leitura ou Escrita SD0-SD5 Dado Válido Data Setup Data Hold *MEM ou *IO CS6 * 0WS *0WS Setup *0WS Hold Figura Temporização para ativação do sinal *0WS. Outros barramentos Barramento EISA ("Extended Industry Standard Architecture") 8,33 MHz 32 bits de dados configuração de placas por software 00 novos sinais em profundidade modo rajada Barramento MCA ("Micro Channel Architecture") patente da IBM desempenho semelhante ao EISA Barramento VESA Local Bus ("Video Equipment Standard Association") consórcio de 20 companhias 33 MHz 32 bits e previsão para 64 bits dependência do processador (486) carrega o barramento => máximo de 3 slots aplicações principais: placas de vídeo, rede e disco Editora Ltda.
19 Arquitetura do PC e Barramento ISA Cap5: 924 CPU Cache (Barramento Local) Subsistema de Memória Controlador VL BUS VL BUS 32 BITS 33 MHz Controlador Gráfico Controlador de Disco Placa de Rede Controlador de Barramento ISA Barramento ISA 6 BITS 8 MHz Placa FAX Modem IO IO IO Figura 5.4. Barramento local (VL-BUS) proposto por VESA. Barramento PCI ("Peripheral Component Interconnect") plug and play permite até 0 carregamentos elétricos (um deles pode ser um controlador para barramento ISA) trabalha com 32 ou 64 bits a uma velocidade de 33 MHz ou 66 MHz não carrega demais o barramento da CPU não possui dependência com o processador, por não se tratar de um barramento local conceitos de iniciador e alvo especificação permite a comunicação entre diversos barramentos isolados eletricamente através de uma Ponte PCI-PCI Editora Ltda.
20 Arquitetura do PC e Barramento ISA Cap5: 2024 CPU Cache (Barramento Local) Subsistema de Memória Ponte PCI Barramento PCI 3264 bits 3366 MHz Controlador Gráfico Placa de Rede IO Ponte ISA Controlador de Disco Aúdio Vídeo Animado Memória Barramento ISA 6 bits 8 MHz Memória IO Placa FAX Modem IO Figura Arquitetura PCI. Barramento USB ("Universal Serial Bus") Barramento AGP ("Accelerated Graphics Port") Barramento FireWire - IEEE 394-A Chipsets modernos Chipset é um grupo de circuitos integrados destinados a uma tarefa específica, como, por exemplo, construir um computador. No caso dos PCs, o chipset traz integrado uma série de dispositivos auxiliares, tais como: controladores de interrupções, de DMA e de memória dinâmica, temporizadores, pontes PCI e ISA, etc.. Cada chipset define um computador diferente. importância do chipset 440BX e 440GX => barramentos de 00 MHz Editora Ltda.
21 Arquitetura do PC e Barramento ISA Cap5: VX 430HX 430TX 440FX 440BX 440GX Nome Triton II Triton III Triton IV Lançamento Início 96 Início 96 Início 97 Início 97 Início 98 Início 98 Mercado Mediano Ponta Mediano Mediano Ponta Ponta Custo Médio Alto Alto Médio Alto Alto Clock (MHz) 50, 60, 66 50, 60, 66 50, 60, 66 50, 60, 66 60, 66, 00 60, 66, 00 Nr. CPU s Limite cache 52 KB 52 KB 52 KB possível cache 64 MB 52 MB 64 MB GB 2 GB 2 GB Paridade Não Sim Não Sim Sim Sim USB Não Sim Sim Sim Sim Sim AGP Não Não Não Não Sim Sim Oscilador 66 MHz 66 MHz CPU P566 MHz Relógio Barramento Local 66MHz 64 bits PCI Chipset 430LX "Mercury" 32 bits 33MHz 66MHz 64 bits Ponte PCI RAM Cache ISA 6 bits 8MHz Ponte ISA IO IO IO IO IO IO Figura Diagrama em blocos com o Pentium de 66 MHz, ressaltando-se a velocidade e tamanho dos diversos barramentos. Oscilador 66 MHz 66MHz P5 MMX 200 MHz x n CPU n=3 Barramento Local 66MHz 64 bits Chipset 430TX "Triton IV" 66MHz 64 bits Ponte PCI RAM Cache Figura Computador com P5 MMX 200 MHz, onde se deve notar o multiplicado por n (n = 3). Editora Ltda.
22 Arquitetura do PC e Barramento ISA Cap5: 2224 Oscilador 66 MHz 66MHz P5-II 300 MHz x n CPU BSB 50 MHz 28 bits Cache FSB 66MHz 64 bits Chipset 440 FX 66MHz 64 bits Ponte PCI RAM Figura Computador com P5-II300 MHz, onde se pode notar o BSB (Back Side Bus) e o FSB (Front Side Bus) de 66 MHz. Oscilador 00 MHz 00MHz P5-II 400 MHz x n CPU BSB 200 MHz 28 bits Cache FSB 00MHz 64 bits Chipset 00MHz 64 bits 440 BX PCI 32 bits 33MHz Ponte PCI RAM ISA 6 bits 8MHz Ponte ISA IO IO IO IO IO IO Figura Computador com P5-II400 MHz, onde se pode notar o BSB (Back Side Bus) e o FSB (Front Side Bus) de 00 MHz. chipsets para PC00 (memórias síncronas) Editora Ltda.
23 Arquitetura do PC e Barramento ISA Cap5: Velocidade MBs ISA PCI FSB BSB P5-II300 MHz ISA PCI FSB BSB P5-II400 MHz Figura Comparação de velocidade entre os diversos barramentos presentes em computadores com P5-II de 300 MHz e 400 MHz. Exercícios 5-3) Qual o tempo mínimo, em períodos de clock de barramento, para realizar um acesso de IO, a 6 bits (ISA), quando: endereço base a ser acessado utilização da linha *0WS utilização da linha *IOCS6 par sim sim par sim não par não sim par não não ímpar sim sim ímpar sim não ímpar não sim ímpar não não resposta (em clocks ISA) 5-4) Qual a diferença entre os sinais *MEMR dos dois conectores que compõem o barramento ISA: o de 62 pinos e o de 36 pinos? 5-) Um técnico mediu a largura do pulso *IOW no barramento ISA de um computador antigo sendo aproximadamente igual a 450 ηs. Estime o número de estados de espera introduzidos pela placa-mãe do sistema? Qual a duração de um ciclo de barramento ISA para IO neste computador? Editora Ltda.
24 Arquitetura do PC e Barramento ISA Cap5: ) O que pode acontecer se, por engano, o projetista utilizar um 7404, ao invés do 7405, para acionar a linha IO CH RDY? 5-5) Ao depurar um circuito, um técnico verificou que o sinal *IO CS 6 estava sendo erroneamente ativado durante o ciclo de IO gerado pelas instruções mov dx,300h in ax,dx. Supondo que fossem desejados dois ciclos de barramento para a realização da comunicação (basta não utilizar o sinal *SBHE), que tipo de problema aquela ativação de *IO CS 6 causaria? 5-6) Repita o problema anterior, só que agora com o ciclo gerado por mov dx,300h in al,dx. 5-7) Repita o problema anterior, só que agora com o ciclo gerado por mov dx,300h in eax,dx. 5-9) (Concurso para o Quadro de Engenheiros Militares do Exército - especialidade eletrônica - 997) Um microprocessador, ao executar o programa listado abaixo, envia uma série de dados para um periférico mapeado no endereço 90h. Considerando que a execução de cada instrução leve exatamente período de relógio, faça um gráfico de nível lógico (0 ou ) versus tempo (em períodos de relógio) para cada um dos três bits menos significativos do dado escrito no endereço 90h. Programa: mov ax,0 out 90h,ax mov bx,5 LABEL: mov ax,bx inc ax out 90h,ax dec bx jnz LABEL mov ax,0 out 90h,ax halt Editora Ltda.
CAPÍTULO V ARQUITETURA DO PC E BARRAMENTO ISA
Arquitetura do PC e Barramento ISA Cap5: 24 CAPÍTULO V ARQUITETURA DO PC E BARRAMENTO ISA A Escolha do Primeiro Processador Família 6502 da Apple Z80 bom desempenho muitos usuários muitas ferramentas de
Leia maisBarramentos ISA/EISA/VLB
Barramentos ISA/EISA/VLB Walter Fetter Lages w.fetter@ieee.org Universidade Federal do Rio Grande do Sul Escola de Engenharia Departamento de Engenharia Elétrica Copyright (c) Walter Fetter Lages p.1 XT-bus
Leia maisCAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA
Decodificação de I/O e Memória Cap.6: /0 CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA afirmava-se que memória era todo dispositivo acessado através dos sinais *(S)MEMR ou *(S)MEMW e que I/O era todo dispositivo
Leia maisCAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA
Decodificação de I/O e Memória Cap.6: /0 CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA afirmava-se que memória era todo dispositivo acessado através dos sinais *(S)MEMR ou *(S)MEMW e que I/O era todo dispositivo
Leia maisBarramento. Entrada. Saída
Barramentos em Microcomputadores Jonathan Pereira Barramento Conjunto de fios paralelos com função em comum Microproc Memória Dispositivo Entrada Dispositivo Saída Barramento Barramento Tipos: Interno:
Leia mais4.3 - DMA & Chipset. CEFET-RS Curso de Eletrônica. Profs. Roberta Nobre & Sandro Silva. e
CEFET-RS Curso de Eletrônica 4.3 - DMA & Chipset Profs. Roberta Nobre & Sandro Silva robertacnobre@gmail.com e sandro@cefetrs.tche.br Unidade 04.3.1 DMA Dados podem ser transferidos entre dispositivos
Leia maisConstrução de um protótipo de interface para microcomputador tipo PC para interligar duas placas mãe
Construção de um protótipo de interface para microcomputador tipo PC para interligar duas placas mãe Orientando: Cleverson dos Santos Orientador: Antonio Carlos Tavares Blumenau, Julho/2002 Roteiro da
Leia maisSâmia Rodrigues Gorayeb. Arquitetura de Computadores Barramento
Sâmia Rodrigues Gorayeb Arquitetura de Computadores Barramento Arquitetura de Computadores Agenda: Barramento 1. Introdução (definição). 2. Função 3. Vantagem e Desvantagem 4. Característica 5. Tipos 6.
Leia maisBARRAMENTOS DE MICROCOMPUTADORES
BARRAMENTOS DE MICROCOMPUTADORES 1. INTRODUÇÃO Um sistema baseado em microcomputador utiliza os barramentos de endereços, dados e controle para efetuar a comunicação entre o microprocessador e os dispositivos
Leia maisArquitetura de Computadores
Arquitetura de Computadores Componentes básicos de um computador Memória Processador Periféricos Barramento O processador (ou microprocessador) é responsável pelo tratamento de informações armazenadas
Leia maisPLACA MÃE COMPONENTES BÁSICOS BIOS
PLACA MÃE COMPONENTES BÁSICOS BIOS COMPONENTES BÁSICOS BARRAMENTO FREQÜÊNCIA GERADOR DE CLOCK MEMÓRIA ROM FIRMWARE BIOS POST SETUP CMOS RTC BATERIA CHIPSET MEMÓRIA SL SLOTS DE EXPANSÃO CACHE SOQUETES PARA
Leia maisBARRAMENTOS. Adão de Melo Neto
BARRAMENTOS Adão de Melo Neto 1 SUMÁRIO COMPUTADOR EXEMPLO DE UMA INSTRUÇÃO NA MEMÓRIA CICLO DE BUSCA/EXECUÇÃO DE UM INSTRUÇÃO BARRAMENTO BARRAMENTO DE DADOS, BARRAMENTO DE ENDEREÇOS E DE CONTROLE PRINCIPAIS
Leia maisAula 05 PLACAS DE EXPANSÃO. IDENTIFICAÇÃO, INSTALAÇÃO, CONFIGURAÇÃO E MANUTENÇÃO.
Aula 05 PLACAS DE EXPANSÃO. IDENTIFICAÇÃO, INSTALAÇÃO, CONFIGURAÇÃO E MANUTENÇÃO. Arquitetura dos PCs Placa Mãe!!! Placa mãe Identificação da Placa Mãe Fabricante: GIGABYTE Modelo: GA-G41MT-S2P 286, 386,
Leia maisMicroprocessadores I. Aula 6 Arquitetura do Microprocessador Pinagem e Diagrama de Temporização
Microprocessadores I Aula 6 Arquitetura do Microprocessador 8085 - Pinagem e Diagrama de Temporização 1 O 8085 contém em seu CI circuitos para executar operações de cálculos e comunicação com periféricos.
Leia maisBarramento ISA. Placas ISA de 8 bits: usam apenas 62 pinos
Industry Standard Architecture Barramento Industrial desenvolvido pela IBM em 1980. O primeiro computador pessoal IBM (1981) inclui uma adaptação do barramento ISA de 8 bits, para a interligação dos diversos
Leia maisBarramentos. Alberto Felipe Friderichs Barros
Barramentos Alberto Felipe Friderichs Barros Os principais componentes de um computador são: processador, memória e dispositivos de E/S. Para que estes módulos possam se comunicar é necessário que exista
Leia maisBarramentos e interfaces de comunicação Arquitetura e Organização de Computadores Curso de Análise e Desenvolvimento de Sistemas
Barramentos e interfaces de comunicação Arquitetura e Organização de Computadores Curso de Análise e Desenvolvimento de Sistemas 1 Barramentos Para que seja possível implementar o uso de dispositivos adicionais
Leia maisBARRAMENTO. Caminho de Dados
BARRAMENTO Caminho de Dados Conceito Um barramento é simplesmente um circuito que conecta uma parte da placa-mãe à outra. Quanto mais dados o barramento consegue ter de uma só vez, mais rápido a informação
Leia maisBarramentos. Alguns sistemas reutilizam linhas de barramento para múltiplas funções; Dados Endereços Controle
Aula 07 BARRAMENTOS Barramentos Para que as placas de expansão possam ser utilizados em qualquer micro, independentemente do processador instalado, utiliza-se diversos modelos de barramentos de expansão.
Leia maisCPU DE 8 BITS primeiro microprocessador evolução rápida, com a consolidação dos processadores de 8 bits
80x86 CPU DE 8 BITS 1971 primeiro microprocessador 4004 1972..76 evolução rápida, com a consolidação dos processadores de 8 bits CPU 8008 (1972) CPU 8080 (1974) CPU Z-80 (1975) CPU 6502 (1975) CPU 8085
Leia maisPrincipais Componentes e Tecnologias
Infra-Estrutura de Hardware Principais Componentes e Tecnologias Prof. Edilberto Silva www.edilms.eti.br edilms@yahoo.com Sumário Barramentos Placa Mãe Processadores Armazenamento Vídeo Rede Outras Tecnologias
Leia maisBarramentos. Prof: André Luiz da Costa Carvalho h6p://scufam.wordpress.com
Barramentos Prof: André Luiz da Costa Carvalho h6p://scufam.wordpress.com Hierarquia de Barramentos Princípio da Localidade de Referência Dados e programa que estão sendo usados devem ficar próximos ao
Leia maisBARRAMENTOS. Adão de Melo Neto
BARRAMENTOS Adão de Melo Neto 1 SUMÁRIO COMPUTADOR EXEMPLO DE UMA INSTRUÇÃO NA MEMÓRIA CICLO DE BUSCA/EXECUÇÃO DE UM INSTRUÇÃO INTERRUPÇÃO ACESSO DIRETO A MEMÓRIA (DMA DIRECT MEMORY ACESS) BARRAMENTO BARRAMENTO
Leia maisCAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA
Decodificação de I/O e Memória Cap.6: /0 CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA afirmava-se que memória era todo dispositivo acessado através dos sinais *(S)MEMR ou *(S)MEMW e que I/O era todo dispositivo
Leia maisCAPÍTULO XI TEMPORIZAÇÃO DO SISTEMA
Temporização do Sistema Cap.11: 1/9 CAPÍTULO XI TEMPORIZAÇÃO DO SISTEMA base de tempo independente do relógio do processador circuito 8253 / 8254 compatível 3 canais temporizadores canal 0 "tique do temporizador"
Leia maisCURSO TÉCNICO EM REDES DE COMPUTADORES
CURSO TÉCNICO EM REDES DE COMPUTADORES Álvaro Elias Flôres alvaro.flores@sc.senai.br PLACA-MÃE Introdução Placa-mãe é a principal placa existente no computador; É nela que são conectadas todas as demais
Leia maisDSC/CEEI/UFCG. Introdução à Computação
DSC/CEEI/UFCG Introdução à Computação Entrada e Saída O usuário se comunica com o núcleo do computador (composto por UCP e memória principal) através de dispositivos de entrada e saída (dispositivos de
Leia maisMapeamento de Memória e I/O
Mapeamento de Memória e I/O Walter Fetter Lages w.fetter@ieee.org Universidade Federal do Rio Grande do Sul Escola de Engenharia Departamento de Engenharia Elétrica Copyright (c) Walter Fetter Lages p.1
Leia maisHardware. Componentes Básicos e Funcionamento
1 Hardware 2 2 Componentes Básicos e Funcionamento 1 Hardware 3 Conjunto de dispositivos elétricos/eletrônicos que englobam a CPU, a memória e os dispositivos de entrada/saída de um sistema de computador
Leia mais08/06/2014. Curso Técnico em Informática. Antiga placa mãe padrão AT. Componentes placa-mãe padrão AT. Professor Fernando Barreira
Curso Técnico em Informática Fundamentos de Hardware e Software Professor Fernando Barreira fernando.barreira@unimonte.edu.br Padrão AT Antiga placa mãe padrão AT A placa-mãe é uma placa de circuito impresso
Leia maisCurso Técnico de Nível Médio
Curso Técnico de Nível Médio Disciplina: Informática Básica 2. Hardware: Componentes Básicos e Funcionamento Prof. Ronaldo Componentes de um Sistema de Computador HARDWARE: unidade
Leia maisIntrodução. Walter Fetter Lages
Introdução Walter Fetter Lages w.fetter@ieee.org Universidade Federal do Rio Grande do Sul Escola de Engenharia Departamento de Engenharia Elétrica Microprocessadores II Copyright (c) Walter Fetter Lages
Leia maisEntrada e Saída (E/S)
Organização e Arquitetura de Computadores Entrada e Saída (E/S) Givanaldo Rocha de Souza http://docente.ifrn.edu.br/givanaldorocha givanaldo.rocha@ifrn.edu.br Baseado no material do prof. Sílvio Fernandes
Leia maisCONSTRUÇÃO DE UM PROTÓTIPO DE INTERFACE PARA MICROCOMPUTADOR TIPO PC PARA INTERLIGAR DUAS PLACAS MÃE
REGIONAL DE BLUMENAU CENTRO DE CIÊNCIAS EXATAS E NATURAIS CURSO DE CIÊNCIAS DA COMPUTAÇÃO (Bacharelado) CONSTRUÇÃO DE UM PROTÓTIPO DE INTERFACE PARA MICROCOMPUTADOR TIPO PC PARA INTERLIGAR DUAS PLACAS
Leia maisSSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 27ª Aula Barramento Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Pontos Importantes CPU, memória e módulos de E/S necessitam estar conectados trocam
Leia maisBIOS, BOOT, POST e CMOS. Prof. César Couto
BIOS, BOOT, POST e CMOS Prof. César Couto Memória ROM ROM (Read Only Memory) Memória de computador somente para leitura ROM é utilizada para armazenar firmwares Firmware é o conjunto de instruções operacionais
Leia maisOrganização de Computadores
Organização de Computadores Aula 19 Barramentos: Estruturas de Interconexão Rodrigo Hausen 14 de outubro de 2011 http://cuco.pro.br/ach2034 1/40 Apresentação 1. Bases Teóricas 2. Organização de computadores
Leia maisIntrodução a Tecnologia da Informação
Introdução a Tecnologia da Informação Arquitetura de Computadores Hardware e Software Prof. Jeime Nunes p Tipos de memória n RAM (random access memory) - memória de acesso aleatório, é volátil e permite
Leia maisHARDWARE COMPONENTES BÁSICOS E FUNCIONAMENTO. Wagner de Oliveira
HARDWARE COMPONENTES BÁSICOS E FUNCIONAMENTO Wagner de Oliveira SUMÁRIO Hardware Definição de Computador Computador Digital Componentes Básicos CPU Processador Memória Barramento Unidades de Entrada e
Leia maisComponentes constituintes de uma motherboard
Uma placa-mãe típica e seus componentes (neste exemplo uma placa-mãe modelo A7N8X- Deluxe da Asus) 32 1 - Socket do processador (CPU) é neste socket que o processador é encaixado. O desenho das actuais
Leia maisArquitetura e Organização de Computadores I
AULA 09 Estruturas de Interconexão (Barramentos) II Existem algumas questões relacionadas ao desempenho do sistema e os barramentos que merecem ser destacadas. 1. a quantidade de dispositivos conectados
Leia maisPLACA MÃE. Hardware de Computadores
PLACA MÃE Hardware de Computadores Introdução Placa-mãe, também denominada mainboard ou motherboard, é uma placa de circuito impresso eletrônico. É considerado o elemento mais importante de um computador,
Leia maisInterrupções e DMA. Mecanismos de I/O
Universidade Federal do Rio Grande do Sul Escola de Engenharia Departamento de Engenharia Elétrica Curso de Extensão em Arquitetura de Computadores Pessoais Interrupções e DMA 1 Mecanismos de I/O Programmed
Leia maisArquitetura de Computadores. Revisão Volnys Bernal. Agenda. Revisão: Arquitetura de Computadores. Sobre esta apresentação
1998-2010 - Volnys Bernal 1 1998-2010 - Volnys Bernal 2 Agenda Revisão: Volnys Borges Bernal volnys@lsi.usp.br http://www.lsi.usp.br/~volnys Arquitetura Geral Espaço de Endereçamento Processador e s Laboratório
Leia maisIntrodução Estrutura Conectores Jumpers Outros componentes ROM BIOS CHIPSET. Cap. 2 - Placas mãe
Cap. 2 - Placas mãe Arquitectura de Computadores 2010/2011 Licenciatura em Informática de Gestão Dora Melo (Responsável) Originais cedidos gentilmente por António Trigo (2009/2010) Instituto Superior de
Leia maisPeriféricos e Interfaces Ano lectivo 2003/2004 Docente: Ana Paula Costa. Aula Teórica 9
Aula Teórica 9 Sumário: Os sistemas de barramentos: A arquitectura de 8 bits, a arquitectura de 16 bits, os sistemas ISA, EISA, VLB e PCI. Leitura Recomendada: Capítulos 20, 21, 22, 24 e 25 - Hans-Peter
Leia maisII Componentes de um computador
1ª. Aula Introdução 0 Arquitetura x Organização I Os diferentes enfoques II Componentes de um computador 2 ARQUITETURA VISÍVEL P/ O PROGRAMADOR Exemplos: Conjuntos de instruções Largura em bits dos dados
Leia maisArquitectura dos PC s
Capítulo 2 Arquitectura dos PC s Vamos considerar alguns conceitos básico da arquitectura dos PC s. O conhecimento do Hardware torna mais simples e compreensível o desenvolvimento de aplicações bem como
Leia maisCapítulo. Placas de CPU. ATX domina o mercado
Capítulo 3 Placas de CPU ATX domina o mercado As placas de CPU modernas utilizam o padrão ATX. Modelos mais antigos utilizam o padrão AT (ou Baby AT). Existem ainda muitos modelos que usam o chamado Micro
Leia maisControladores do IBM-PC. Gustavo G. Parma
Controladores do IBM-PC Gustavo G. Parma IBM-PC baseado em ISA Sistema de interrupção do x86 Duas entradas de solicitação de interrupção NMI: Non-maskable interruption Erro de paridade da RAM Channel Check
Leia maisIntrodução à Computação: Arquitetura von Neumann
Introdução à Computação: Arquitetura von Neumann Beatriz F. M. Souza (bfmartins@inf.ufes.br) http://inf.ufes.br/~bfmartins/ Computer Science Department Federal University of Espírito Santo (Ufes), Vitória,
Leia maisMICROPROCESSADORES, CLPS E ARQUITETURAS COMPUTACIONAIS
PETROBRAS ENGENHEIRO(A) DE EQUIPAMENTOS JÚNIOR - ELETRÔNICA ENGENHEIRO(A) JÚNIOR - ÁREA: AUTOMAÇÃO MICROPROCESSADORES, CLPS E ARQUITETURAS COMPUTACIONAIS QUESTÕES RESOLVIDAS PASSO A PASSO PRODUZIDO POR
Leia maisCEFET-RS Curso de Eletrônica
CEFET-RS Curso de Eletrônica 4.2 - Interrupção no PC robertacnobre@gmail.com e sandro@cefetrs.tche.br Unidade 04.2.1 Interrupção no PC Processo em que um periférico, de entrada ou saída, avisa que precisa
Leia maisPlaca mãe mainboard motherboard
Também denominada mainboard ou motherboard, é uma placa de circuito impresso eletrônico. É considerado o elemento mais importante de um computador, pois tem como função permitir que o processador se comunique
Leia maisWilliam Stallings Arquitetura e Organização de Computadores 8 a Edição
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 3 Visão de Nível Superior das Funções e Interconexões do Computador Parte 3 Barramentos Conectando Todas as unidades devem
Leia maisHigh Performance Programmable DMA Controller 8237A, 82237
High Performance Programmable DMA Controller 8237A, 82237 Walter Fetter Lages w.fetter@ieee.org Universidade Federal do Rio Grande do Sul Escola de Engenharia Departamento de Engenharia Elétrica Microprocessadores
Leia maisSSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 6ª Aula Entrada e Saída Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Estrutura da máquina de von Neumann Dispositivos Periféricos Interface com o mundo exterior
Leia maisFACULDADE PITÁGORAS PRONATEC
FACULDADE PITÁGORAS PRONATEC DISCIPLINA: MONTAGEM E MANUTENÇÃO DE COMPUTADORES AUTORES: Prof. Anderson Paulo da Cruz Prof. Carlos José Giudice dos Santos Prof. Fábio José Marques Barbosa Placas-mãe e Códigos
Leia maisBarramentos de Entrada/Saída
Barramentos de Entrada/Saída Disciplina: Montagem e Manutenção de Computadores Professor: Thiago Silva Prates Barramentos Um barramento (do inglês, bus) é simplesmente um circuito que conecta uma parte
Leia maisPlaca Mãe Motherboard`s
Placa Mãe Motherboard`s Módulo 01 Ambientação Tecnológica Prof. Felipe A. Pires O que é placa-mãe ou motherboard? É o circuito responsável por conectar e interligar todos os componentes do computador,
Leia maisFunção Principal da Memória
Memórias Slide 2 Função Principal da Memória Armazenar dados. Armazenar os programas para serem executados pelo processador. Slide 3 Memória x Processador x HD Placa Mãe: Controlador de Memória Slide 4
Leia maisMicrocontrolador 8051
Microcontrolador 8051 Inicialmente fabricado pela INTEL, atualmente fabricado por várias empresas; Possui uma grande variedade de dispositivos, com diversas características, porém compatíveis em software;
Leia maisBarramentos ISA e PCI. Gustavo G. Parma
Barramentos ISA e PCI Gustavo G. Parma Barramento Coleção de fios paralelos utilizados para transmitir endereços dados sinais de controle Internos ou Externos à CPU Internos: Via de dados Externos: utilizado
Leia maisBIOS, BOOT, CMOS e CMOS Setup. Prof. César Couto
BIOS, BOOT, CMOS e CMOS Setup Prof. César Couto BIOS Quando o computador é ligado, o processador executa instruções da memória ROM (Read Only Memory). A ROM preserva o conteúdo quando o computador é desligado.
Leia maisObjetivo Da Aula 1- DESLIGAR O COMPUTADOR 2- PEGAR O CADERNO 3- ATENÇÃO 4-3º TRIMESTER PLACA MÃE, DIAGRAMA DE BLOCO E PROCESSADOR 19/11/2018
1- DESLIGAR O COMPUTADOR 2- PEGAR O CADERNO 3- ATENÇÃO 4-3º TRIMESTER PLACA MÃE, DIAGRAMA DE BLOCO E PROCESSADOR Prof. Fabrício Alessi Steinmacher Objetivo Da Aula Identificar os passos para a instalação
Leia maisInstalação e Manutenção de Computadores Sandra Silva
Instalação e Manutenção de Computadores Sandra Silva 2010 Unicenter. Todos os direitos reservados Hardware vs software Hardware É a parte física do computador, ou seja, o conjunto de dispositivos responsáveis
Leia maisOrganização de Computadores
Organização de Computadores Aula 23 Entrada e Saída (I/O) Rodrigo Hausen 03 de novembro de 2011 http://cuco.pro.br/ach2034 1/62 Apresentação 1. Bases Teóricas 2. Organização de computadores... 2.3. Estruturas
Leia maisAula 03. Componentes Básicos de um Computador, Dispositivos de Entrada e Saída, Dispositivos de Armazenamento de Dados, Periféricos.
Aula 03 Componentes Básicos de um Computador, Dispositivos de Entrada e Saída, Dispositivos de Armazenamento de Dados, Periféricos. Máquina de Von Neuman Memória Entrada Unidade Central de Processamento
Leia maisOrganização de Computadores Sistema de Interconexão. Professor: Francisco Ary
Organização de Computadores Sistema de Interconexão Professor: Francisco Ary Como já sabemos, um computador é constituído basicamente por: processador; memória; e dispositivo de entrada e de saída. O comportamento
Leia maisFUNDAMENTOS DE HARDWARE PLACA MÃE. Professor Carlos Muniz
FUNDAMENTOS DE HARDWARE Professor Carlos Muniz Placa mãe A função da placa mãe é criar meios para que o processador possa comunicar-se com todos os demais periféricos do micro com a maior velocidade e
Leia maisCURSO TÉCNICO DE INFORMÁTICA. Fundamentos de Hardware e Software
CURSO TÉCNICO DE INFORMÁTICA Fundamentos de Hardware e Software Sumário O que é BIOS? Origem do Termo Funcionamento Sequência de Funcionamento Inicialização do Computador Recursos Atualização ou Upgrade
Leia maisTE Arquitetura e Organização de Computadores
TE 11008 Arquitetura e Organização de Computadores Nível de Lógica Digital Parte 3 Ronaldo de Freitas Zampolo LaPS/ENGCOMP/ITEC/UFPA TE 11008 Arquitetura e Organização de Computadores Lógica digital parte
Leia maisINTRODUÇÃO À INFORMÁTICA
INTRODUÇÃO À INFORMÁTICA 1 Conteúdo 1. Tipos de computadores 2. Representação da informação 3. Hardware Hardware (componentes de um computador) Gabinete Placa-mãe Unidade Central de Processamento 2 1)
Leia maisNoções de Informática INSS. Novo Curso. Aula 01
127767 Noções de Informática INSS Novo Curso Aula 01 http://facebook.com/profricardobeck contato@profricardobeck.com.br Mensurando Dados Sistema de numeração Binário (0 e 1) Fax/Modem 56 Kbps Placa de
Leia maisCurso Básico de Hardware
Curso Básico de Hardware Arquitetura de Computadores I Conceitos Iniciais Versão 1.0 1999 Robson S. Martins http://www.robsonmartins.com Informações sobre o curso Este curso de Informática tem por objetivo
Leia maisCOMPONENTES DE UM COMPUTADOR (tecnologia) Adão de Melo Neto
COMPONENTES DE UM COMPUTADOR (tecnologia) Adão de Melo Neto 1 SUMÁRIO GABINETE FONTE COOLER BATERIA IDE, ATA e SATA SLOTS DE MEMÓRIA PLACA MAE ATX PROCESSADORES INTEL PLACAS DE VIDEO VIDEO GABINETE GABINETE
Leia maisPlaca-Mãe. Christian César de Azevedo
Placa-Mãe Christian César de Azevedo Componentes Básicos Placa-Mãe 2 Componentes da Placa-Mãe 1. Soquete do Processador 2. Chipset 3. Soquetes de memória RAM 4. Conector de alimentação 5. Conector do drive
Leia maisProblemas com Entrada e Saída
Problemas com Entrada e Saída Periféricos possuem características diferentes Geram diferentes quantidades de dados Em velocidades diferentes Em formatos diferentes Periféricos são mais lentos que UCP e
Leia maisHardware e Manutenção de Micros
Hardware e Manutenção de Micros Cooler de CPU Memórias Tipos Tecnologias de construção Características Produzido por Márcio Jusilho Cooler de CPU É um conjunto do dissipação térmica do processador. O cooler
Leia maisPCS-2529 Introdução aos Processadores. Prof. Dr. Paulo Sérgio Cugnasca
PCS-2529 Introdução aos Processadores Prof. Dr. Paulo Sérgio Cugnasca 1 2 Existem 4 esquemas diferentes de E/S possíveis, cada um se aplicando em uma determinada situação. E/S Programada. E/S Acionada
Leia maisINTERFACE DE CONVERSORES E MICROPROCESSADORES
INTERFACE DE CONVERSORES E MICROPROCESSADORES Métodos de transferência de dados: Conversores compatíveis com os microprocessadores. Conectam-se diretamente ao barramento. Conversores não-compatíveis com
Leia maisCONTEÚDO INFORMÁTICA RECEITA FEDERAL DO BRASIL * E O QUE VEM A SER FIRMWARE? MARCIO HOLLWEG
INFORMÁTICA RECEITA FEDERAL DO BRASIL MARCIO HOLLWEG mhollweg@terra.com.br CONTEÚDO HARDWARE - 2 AULAS 3 QUESTÕES SISTEMA OPERACIONAL - 2 AULAS 3 QUESTÕES APLICATIVOS OFFICE - 3 AULAS 2 QUESTÕES INTERNET
Leia maisULA (ALU) - UNIDADE DE ARITMÉTICA E LÓGICA
FATEC SP - Análise e Desenvolv. De Sistemas - Ambiente Operacional PÁG. 1 II) ELEMENTOS DE HARDWARE: DIAGRAMA DE BLOCOS DE UM COMPUTADOR 1) CPU - UNIDADE CENTRAL DE PROCESSAMENTO RESPONSÁVEL PELA EXECUÇÃO
Leia maisEntrada e Saída. Tópicos de E/S
Entrada e Saída Prof. Alexandre Beletti Cap. 3 Stallings, Cap. 10 Monteiro, Cap. 2 Tanenbaum, Cap. 15 -Weber Tópicos de E/S Introdução Tipos de E/S E/S por Programa (Programada) Interrupção DMA 1 Entrada:
Leia maisOrganização Básica de Computadores (Parte III)
Instituto Federal de Educação, Ciência e Tecnologia Paraíba Unidade Acadêmica de Informação e Comunicação Curso Superior de Tecnologia em Redes de Organização Básica de (Parte III) Prof.a Maria de Lourdes
Leia maisHARDWARE IMC Prof. Amaral PLACA MÃE BARRAMENTOS DE EXPANSÃO
HARDWARE IMC Prof. Amaral PLACA MÃE BARRAMENTOS DE EXPANSÃO Slots periféricos são slots onde são instaladas placas de rede, vídeo, som, etc. Nas placa On Board são encontrados em poucas quantidades, mas
Leia maisO Sistema de Computação
O Sistema de Computação Arquitetura de Computadores Prof. Vilson Heck Junior O Sistema de Computação INTRODUÇÃO Introdução Sistemas Computacionais podem ser divididos em camadas: Aplicativos Sistema Operacional
Leia maisPeripheral Component Interconnect PCI
Peripheral Component Interconnect PCI Walter Fetter Lages w.fetter@ieee.org Universidade Federal do Rio Grande do Sul Escola de Engenharia Departamento de Engenharia Elétrica Microprocessadores II Copyright
Leia maisAula 03 - Concorrência. por Sediane Carmem Lunardi Hernandes
1 Aula 03 - Concorrência por Sediane Carmem Lunardi Hernandes 2 1. Introdução Sistemas operacionais podem ser vistos como um conjunto de rotinas executadas concorrentemente de forma ordenada Princípio
Leia maisCAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA ENTREGA 22/05/2017 (valor 0.2: 0.1 Organização e 0.1 solução) Material para prova P2
1. Explique decodificação de entrada e saída 2. Cite 10 endereços de dispositivo "on-board" do PC CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA ENTREGA 22/05/2017 (valor 0.2: 0.1 Organização e 0.1 solução)
Leia maisOrganização de Computadores Processadores. Professor: Francisco Ary
Organização de Computadores Processadores Professor: Francisco Ary Introdução O que vimos no último encontro: O que é um computador; Arquitetura Três partes principais: Processador; Memória; e Sistema
Leia maisProf. Adilson Gonzaga
Exemplo de Projeto com Microcontrolador MCS-51 Prof. Adilson Gonzaga Definições Iniciais: Microcontrolador Tamanho da Memória de Programa Interna define o tamanho da Memória de Programa Externa a ser utilizada.
Leia maisSistemas de Entrada e Saída
Sistemas de Entrada e Saída Eduardo Ferreira dos Santos Ciência da Computação Centro Universitário de Brasília UniCEUB Maio, 2016 1 / 33 Sumário 1 Dispositivos de E/S 2 Interrupções 3 Software de E/S 2
Leia maisAula 10 Microcontrolador Intel 8051 Parte 1
Aula 10 Microcontrolador Intel 8051 Parte 1 SEL 0415 INTROD. À ORGANIZAÇÃO DE COMPUTADORES Prof. Dr. Marcelo A. C. Vieira SEL 0415 Microcontroladores Grupo de Sistemas Digitais n Microcontrolador é o nome
Leia maisArquitetura do Disciplina de Microcontroladores. Prof. Ronnier Prof. Rubão
Arquitetura do 8051 Disciplina de Microcontroladores Prof. Ronnier Prof. Rubão Objetivo fim Entender as noções básicas de microprocessadores, microcontroladores e sistemas embarcados Estudar a arquitetura
Leia maisNOÇÕES DE HARDWARE PROF. PABLO LEONARDO. b B KB MB GB TB... HARDWARE X SOFTWARE UNIDADES DE ARMAZENAMENTO EXERCÍCIOS CONVERSÃO ENTRE MÚLTIPLOS
NOÇÕES DE HARDWARE PROF. PABLO LEONARDO PABLO LEONARDO pablo@pointdoconcurso.com.br Pabloleonardo.silva@gmail.com www.pointdoconcurso.com.br Pablo Leonardo (Facebook) HARDWARE X SOFTWARE Hardware: Parte
Leia maisELEMENTOS DE COMPUTADORES
1 ELEMENTOS DE COMPUTADORES Prof. Esp. Fabiano Taguchi fabianotaguchi@gmail.com http://fabianotaguchi.wordpress.com ELEMENTOS DE COMPUTADORES Carga horária: 16 horas/aula Competência: Conhecer a arquitetura
Leia mais6ª AULA OBJETIVOS: PLACA MÃE BARRAMENTOS DE EXPANSÃO RECURSOS ON BOARD
HARDWARE Montagem e Manutenção de Computadores Instrutor: Luiz Henrique Goulart 6ª AULA OBJETIVOS: PLACA MÃE BARRAMENTOS DE EXPANSÃO RECURSOS ON BOARD BARRAMENTOS DE EXPANSÃO (SLOTS) APOSTILA PÁGINAS:
Leia maisSEL-433 Aplicação de Microprocessadores I. Prof: Adilson Gonzaga
SEL-433 Aplicação de Microprocessadores I Prof: Adilson Gonzaga HISTÓRICO Microprocessador Circuito integrado ( chip ) capaz de executar instruções. 1971 Intel Corporation lançou no mercado o microprocessador
Leia mais