NOME: CORRECÇÃO TURMA
|
|
|
- Adelino Caetano
- 7 Há anos
- Visualizações:
Transcrição
1 Sistemas igitais, 1ª chamada 26/Junho/21 (Prova ) Página 1 epartamento de Engenharia Electrotécnica e de omputadores Sistemas igitais (2/21) 1ª chamada 26/Junho/21 uração: 2horas, sem consulta. ntes de iniciar a prova, tenha em atenção as seguintes recomendações: Leia atentamente toda a prova antes de a iniciar. Mostre e justifique adequadamente todos os passos das suas respostas. prova deverá ser resolvida no enunciado. Se necessário, utilize o verso para continuar a sua resolução. ssine todas as folhas que entregar, indicando em cada uma o número de páginas/folhas que entregou. 1 - Pretende-se construir um sistema electrónico para prever o estado do tempo com base na medida da variação de pressão atmosférica verificada nas últimas 6 horas. O sistema é formado por um sensor de pressão atmosférica com saída digital Pa, um sistema de memória que armazena o historial da pressão e fornece, em cada instante, o valor da pressão atmosférica P6h existente há 6 horas, e um circuito subtractor para calcular a variação de pressão Vp. sensor de pressão sistema de memória Pa P6h subtractor Vp a) Sabendo que a pressão atmosférica Pa medida pelo sensor de pressão (em mar) é positiva e nunca ultrapassa o valor, diga, justificando, qual é o número mínimo de bits necessários para representar essa grandeza. omo o valor de pressão que se pretende representar apenas assume valores positivos, bastará utilizar a representação binária de números positivos. omo com N bits é possível representar números inteiros positivos entre e 2 N -1, deveremos determinar um número (inteiro) N que satisfaça a inequação: donde se tira: <= 2 N -1 N >= log 2 (+1), N inteiro N = (ou 2-1=247) Note que não necessita de calcular log2()! asta saber de cor a tabuada das potências inteiras de dois: log 2 (248) =, ou 2 =248. b) Sabendo que a variação de pressão Vp (positiva ou negativa) nunca excede 4 mar em valor absoluto, indique, justificando, qual o número mínimo de bits necessário para representar, em complemento para dois, essa variação de pressão. variação de pressão Vp pode assumir valores no intervalo [-4, +4] e deverá ser representada em complemento para dois. omo com N bits podemos representar números com sinal em complemento para dois entre [-2 N-1,+2 N-1-1], o menor número de bits que permite representar o intervalo pretendido é 7: =-64 e =+63 c) Sabendo que o valor actual de pressão é 923 mar e há 6 horas atrás era de 957 mar, obtenha o valor da variação de pressão (pressão actual Pa menos a pressão há 6 horas atrás P6h) efectuando a operação de subtracção em binário e tendo em conta as respostas dadas nas alíneas anteriores. Nota: 923 = 2 e 957 = 2. Realizando a operação de subtracção em binário em bits (note que basta realizar a operação de subtracção em bits porque os dois valores são inferiores a 24) obtemos: - omo o resultado deverá ser representado em 7 bits (ver b)), então o valor da variação de pressão pretendido são os 7 bits menos significativos do resultado da subtracção realizada acima: 1 (-34)
2 Sistemas igitais, 1ª chamada 26/Junho/21 (Prova ) Página onsidere um circuito que realiza a operação de multiplicação por 3 de um número positivo de 4 bits representado por 3 2 compreendido entre e 9, como se mostra na figura: a) onstrua a tabela de verdade que traduz a funcionalidade prevista para o circuito omo se pretende que o circuito produza o resultado da multiplicação por 3 de números de 4 bits entre e 9, então podemos considerar que as saídas P4~P são indiferentes (x na tabela) quando as entradas 3~ representam números superiores a 9: 3 2 P 4 P 4 P 3 P 2 P 1 P P 3 P 2 P 1 P x x x x x x x x x x 1 1 x x x x x x x x x x x x x x x x x x x x b) Obtenha as expressão simplificadas na forma de soma-de-produtos para a função P4(3,2,1,), e na forma de produto-de-somas para a função P2(3,2,1,). P4: x 1 3 P2: x (2+1) 1 x x x 1 1 x x x x x x x (2+') (1'+2'+) P4 = P2 = (2+1). (2+'). (1'+2'+)
3 Sistemas igitais, 1ª chamada 26/Junho/21 (Prova ) Página 3 3 firma aricas&caricas Lda. pretende projectar o sistema de controlo para uma máquina de fabrico de cápsulas para garrafas de cerveja (caricas), cortando rodelas de uma tira de metal por acção de uma prensa cortante. tira de metal desloca-se sob a prensa por acção de um par de rolos accionados por um motor, que é ligado colocando o sinal de controlo MOTOR com o nível lógico 1. Para localizar a tira metálica sob a prensa existem dois sensores fotoeléctricos (S1 e S2) colocados como se indica na figura, que são activados (valor lógico 1) sempre que é interrompido o feixe luminoso emitido pelos LEs L1 e L2 (estes LEs podem estar sempre ligados e não é necessário que sejam comandados pelo sistema de controlo). O sensor S1 detecta a MOTOR S1 sensores fotoeléctricos PRENS presença da tira metálica imediatamente antes da prensa e S2 detecta o metal imediatamente após a prensa. prensa é actuada por um sinal de controlo (PRENS) sempre que se detecte que existe tira de metal ainda não cortada debaixo da prensa. Quando PRENS é actuado (valor lógico 1), a prensa desce cortando uma rodela de metal, subindo automaticamente por acção de um sistema pneumático. Para verificar o estado da prensa, existe um sensor PRENS_SUI que apresenta o valor lógico 1 quando a prensa está na posição superior, pronta para realizar novo corte. O sistema de controlo deve posicionar a tira metálica sob a prensa, accionar a prensa para cortar uma rodela de metal, esperar que a prensa volte à posição superior e voltar a colocar correctamente a tira de metal por forma a cortar nova rodela. O processo é repetido da maneira que se ilustra na figura seguinte, até que a tira metálica chegue ao fim, altura em que o sistema de controlo deve parar. dmite-se que quando o sistema é ligado não existe chapa de metal sob a prensa (S1= e S2=). LEs PRENS_SUI PRENS S2 sentido de deslocamento da chapa buracos na chapa S1=1 S2=1 S1=1 S2= S1=1 S2=1 cabou de cortar esloca para o próximo corte orta nova rodela omplete o diagrama de estados apresentado na figura da próxima página que descreve o funcionamento do sistema de controlo.
4 Sistemas igitais, 1ª chamada 26/Junho/21 (Prova ) Página (continuação) INIT S1= ou S2= No inicio liga o motor ate a chapa metalica estar correctamente colocada sob a prensa MOTOR=1 S1=1 e S2=1 epois de cortar passa incondicionalmente para o estado SUI PRENS=1 Espera que a prensa chegue 'a posiçao superior ctivando o sinal PRENS, e' cortada uma rodela da chapa ORT SUI PRENS_SUI= S2=1 S2=1 MOTOR PRENS_SUI=1 MOTOR=1 S1= Quando a prensa chega 'a posiçao superior liga o motor espera ate' S2=; se entretanto S1= significa que a chapa acabou e para o sistema. S2= PR cabou a chapa, para o sistema Quando S2= foi detectado o buraco na chapa; o motor deve permanecer ligado ate' que S2 seja novamente 1 (chapa posicionada) MOTOR=1 MOTOR2 S1= S2=
5 Sistemas igitais, 1ª chamada 26/Junho/21 (Prova ) Página 5 4 tabela de transição de estados da figura descreve uma máquina de estados de Moore com uma entrada e uma saída Z: estado presente E próximo estado saída = Z codificação de =1 estados =1 =1 =1 E =1 1 E=1 a) Supondo a codificação de estados representada na figura, desenhe o esquema do circuito lógico que implementa a máquina de estados, utilizando flip-flops do tipo, e garantindo que para os estados não especificados o estado seguinte é o estado e a saída Z é indiferente. (utilize o verso da folha) omo temos 5 estados, necessitamos de 3 flip-flops para representar a variável de estado:,,. Vamos construir a tabela de transição de estados utilizando a codificação dada, e assumindo, para os estados não especificados (códigos, e 1), que o próximo estado é o estado (1): E estado presente próximo estado * * * saída = =1 Z codificação de estados =1 =1 =1 =1 E=1 estados não definidos: próximo estado = estado (1) Partindo da tabela acima, vamos agora construir os mapas de Karnaugh para obter expressões minimizadas para as funções *, *, * e Z, e desenhar o circuito lógico completo para o circuito:
6 Sistemas igitais, 1ª chamada 26/Junho/21 (Prova ) Página 6 Q2*: Q2.Q1' Q1*: Q2.Q1'.' Q2'.Q Q2'.Q1.Q Q2'.Q1.Q.' Q2.Q1.Q. Q2* = Q2'.Q1.Q + Q2'.Q. + Q2.Q1' Q1* = Q2.Q1'.' + Q2.Q1.Q. + Q2'.Q1.Q.' Q*: Z: Q2.Q1'.Q' 1 Q2+Q1'+Q'+' Q* = Q2+Q1'+Q'+' Z = Q2.Q1'.Q' Um circuito lógico que realiza a máquina de estados é o seguinte: Q2 Q2' Q1 Q1' Q Q' Q2* Q Q2 Q1* Q Q1 Q* Q Q Z clock
7 Sistemas igitais, 1ª chamada 26/Junho/21 (Prova ) Página 7 b) Indique as alterações a efectuar no circuito anterior se, para os estados não especificados, o estado seguinte pudesse ser apenas o estado ou o estado. omo o estado é codificado como 1 e o estado como 1, apenas seria alterada a função lógica que realiza a função *, já que para os 3 estados não especificados (, e 1) esta função passaria a ser indiferente. O novo mapa de Karnaugh para a função * seria então: Q2*: 1 Q2.Q1' Q2' Q2'.Q1 Q2* = Q2'.Q1 + Q2'. + Q2.Q1' O circuito lógico seria modificado (simplificado) apenas na parte que produz a função *, necessitando agora de 3 portas N de duas entradas e uma porta OR de 3 entradas: Q2' Q1 Q2' Q2 Q1' Q2*
8 Sistemas igitais, 1ª chamada 26/Junho/21 (Prova ) Página 8 5 a) Usando um shift-register 74x194 (ver tabela abaixo) e circuitos lógicos adicionais, construa um circuito síncrono com uma entrada e uma saída Z que coloca na saída o valor lógico 1 sempre que detectar na entrada a sequência de valores em 4 transições de relógio consecutivas, como se mostra no exemplo seguinte: Entrada : Saída Z: Para construir o circuito pedido, vamos configurar o 74x194 em modo shift-left (S1=1, S=) e ligar a entrada LIN à entrada do circuito pedido. esta forma, teremos sempre presente nas saídas Q~Q o estado ocorrido na entrada em 4 transições consecutivas do sinal de relógio. Para detectar a sequência pedida, basta ligar às saídas Q~Q um circuito combinacional que produza uma saída 1 sempre que as saídas tenham o estado (uma porta N com uma entrada negada): função S1 S Q* Q* Q* Q* hold shift right shift left load Vcc (5V) Q Q Q Q RIN Q Q Q Q Q Q LIN lock LK LR S1 S LIN RIN 74x194 Q Q Q Q Z Gnd (V) b) Modifique o circuito anterior por forma a que apenas sejam detectadas sequências não sobrepostas, como se exemplifica na figura seguinte: Entrada : Saída Z: Para detectar apenas sequências não sobrepostas é necessário que, no próximo estado a seguir à detecção de uma sequência válida: i) seja carregado para o primeiro bit (Q ou o mais à direita se considerarmos o sentido do deslocamento para a esquerda) o valor presente na entrada. ii) os restantes bits (Q,Q e Q) sejam colocados com zero para estragar o resto da sequência já detectada
9 Sistemas igitais, 1ª chamada 26/Junho/21 (Prova ) Página 9 omo a função Load é activada com S1=1 e S=, basta ligar a saída Z à entrada S (quando detectar a sequência, Z=1 e faz Load, quando não detecta sequência, Z= e faz shift-left), ligar a entrada à entrada e as entradas, e a zero (quando faz Load carrega para Q~Q o valor, onde representa o valor lógico presente na entrada ): Vcc (5V) lock LK LR S1 S LIN RIN 74x194 Q Q Q Q Z Gnd (V) 6 onsidere o circuito da figura, baseado num contador up-down 74x169, cuja funcionalidade é descrita pela tabela abaixo. a) dmitindo o estado inicial Q,Q,Q,Q =, determine a sequência (em binário) produzida nas saídas Q,Q,Q,Q. 74x169 estado próximo presente estado UP/WN /L /ENT /ENP Q Q Q Q Q* Q* Q* Q* x x x x x x x x 1 1 x x x x x Q Q Q Q x 1 x 1 x x x x Q Q Q Q 1 1 N (se N<15) N N (se N>) N Vcc (5V) Gnd (V) 74x169 LK UP/WN L ENP ENT Q Q Q Q RO faz Load quando Q~Q= (8), carrega (3) faz Load quando Q~Q= (5) e carrega ()
10 Sistemas igitais, 1ª chamada 26/Junho/21 (Prova ) Página nalisando o circuito podemos concluir que: i) o sentido de contagem é definido pelo estado da saída Q : Q= conta para cima, Q=1 conta para baixo ii) quando Q~Q= é feito um Load de iii) quando Q~Q= é feito um Load de sequência de valores ocorridos nas saídas do contador será: Q Q Q Q UP/WN L Load de () Load de (3) b) Modifique o circuito apresentado de forma a acrescentar-lhe uma entrada, activa no nível lógico alto, que permita reinicializar as saídas com o valor Q,Q,Q,Q =. Para reinicializar as saídas com, pode-se ligar a entrada negada a uma terceira entrada da porta N que controla o sinal Load do contador. Para que esse Load provoque o carregamento com, teremos de modificar o circuito que alimenta a entrada do contador de forma a que nesse caso seja imposto um 1 na entrada (note que, e estão já ligadas aos valores lógicos pretendidos). Um circuito que realiza essa função é o seguinte: Vcc (5V) quando = =Q'; quando =1 impoe = Gnd (V) 74x169 LK UP/WN L ENP ENT Q Q Q Q RO - FIM -
a) Indique o número mínimo de bits necessários à codificação da latitude e longitude.
Sistemas Digitais, 1ª chamada 7/Jan/2002 (Prova ) Página 1 NOME: ORREÇÃO TURM Departamento de Engenharia Electrotécnica e de omputadores Sistemas Digitais (2001/2002) 1ª chamada 7/Janeiro/2002 Duração:
Contadores. Contador assíncrono
V. 9523 ontadores Um contador é um circuito sequencial que conta... em binário, decimal ou segundo outras sequências podem ser assíncronos ou síncronos (máquinas de estados) plicações contar coisas...
Teste 2 Sistemas Digitais - MEEC 2011/12 1
Teste 2 Sistemas Digitais - MEEC 2011/12 1 1. [3 val] Considere o circuito da figura e os tempos de propagação indicados na tabela. a) Esboce as formas de onda indicadas para o circuito da figura. b) O
Como todos os 1 s estão resolvidos pelos implicantes primos essenciais não é necessário considerar mais nenhum implicante primo.
Exame Sistemas igitais - MEE 8/9. [,5 val] onverta (justificando) o número () para: a) Hexadecimal b) ecimal c) {{{ = 5(6) 5 9 = + + + + + = 5 + 8+ 6 + 6 + + = 75 7 () 6 75 7 5 ( ) = {{{ ( ). [,5 val]
Faculdade de Engenharia da Universidade do Porto
Faculdade de Engenharia da Universidade do Porto epartamento de Engenharia Electrotécnica e de omputadores Licenciatura em Engenharia Electrotécnica e de omputadores Enunciados e correcções de exames de
Circuitos sequenciais síncronos
Circuitos sequenciais síncronos Considerações gerais Modelos de Mealy e de Moore Projecto de circuitos sequenciais síncronos Usando lógica discreta Usando ROMs 2 1 Um contador ou um registo como os que
Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.
Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de 1ª Época - 27 de Junho de 2001 Antes de começar
a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar).
Exame 1 Sistemas Digitais - LETI/LEE 2016-17 1 1. Dado f A, B, C = AB + BC. BC a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar). b)[1 val] Simplifique f
2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m
ntes de iniciar a prova, tenha em atenção o seguinte: i. O enunciado da prova inclui 14 páginas. ii. O teste contempla as perguntas 5, 6, 7, 8, 9 e 10 e tem a duração de 1h30m. iii. O exame contempla todas
Circuitos sequenciais síncronos
Circuitos sequenciais síncronos Considerações gerais Modelos de Mealy e de Moore Projecto de circuitos sequenciais síncronos Usando lógica discreta Usando ROMs 2 1 Um contador ou um registo como os que
Exame 2 Sistemas Digitais - MEEC 2008/9 1. Aluno Nº
Exame 2 Sistemas Digitais - MEEC 28/9. [,5 val] Converta (justificando) o número (2) para: a) Hexadecimal b) Decimal c) BCD 2. [2,5 val] Considere a seguinte função booleana, em que A é a variável de maior
Síntese de circuitos sequenciais síncronos(máquinas de estados finitos)
ESTV-ESI-Sistemas igitais-circuitos Sequenciais Síncronos (2) /2 Síntese de circuitos sequenciais síncronos(máquinas de estados finitos) O procedimento para o projecto (síntese) de um circuito sequencial
PCS 2304 PROJETO LÓGICO DIGITAL 19/05/2006 Gabarito Preliminar 6 a Lista de Exercícios Contadores
PCS 24 PROJETO LÓGICO DIGITAL 9/5/26 Gabarito Preliminar 6 a Lista de Exercícios Contadores ) Contador em anel. A Figura apresenta um contador em anel torcido semelhante aos vistos anteriormente em aula,
Sistemas Digitais Ficha Prática Nº 6
Comparador de Dígitos Binários Circuitos aritméticos: Multiplicador de dois bits Sistemas Digitais Ficha Prática Nº 6 Grupo: Turma: Elementos do Grupo:. Comparador de Dígitos Binários Neste trabalho pretende-se
NOME: TURMA. a) Mostre que, numa representação em complemento para dois, são necessários 8 bits para representar Tset e 7 bits para representar T.
Sistemas Digitais, 2ª chamada 10/Jul/2002 (01101110) Página 1 Departamento de Engenharia Electrotécnica e de Computadores Sistemas Digitais (2001/2002) 2ª chamada 10/Julho/2002 Duração: 2horas, sem consulta.
Eletrônica Digital II
FACULDADE SANTO AGOSTINHO - FSA ENGENHARIA ELÉTRICA Eletrônica Digital II Prof. Fábio Leite, Esp Tópicos Procedimento de projeto de circuitos sequenciais Projeto com FFs tipo D Projeto com FFs tipo JK
Laboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro
Laboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro Realização de módulo somador-subtractor. Utilização de ambiente Xilinx WebPack de edição de esquemáticos e simulação. Realização
SISTEMAS DIGITAIS MEEC de Janeiro de 2014, 11:30
SISTEMS DIGITIS EXME ntes de iniciar a prova, tenha em atenção o seguinte: i. prova contempla perguntas, distribuídas por 6 páginas, e tem a duração de 2h3m. ii. Existem 4 variantes distintas da prova:,
2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m
SISTEMS DIGITIS 4-5 9 de Janeiro de 5, 5: EXME ntes de iniciar a prova, tenha em atenção o seguinte: i. O enunciado da prova inclui páginas. ii. O teste contempla as perguntas 5, 6, 7, 8 e 9 e tem a duração
UNIVERSIDADE DE AVEIRO DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I
UNIVERSIAE E AVEIRO EPARTAMENTO E ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I Nome: Nº mec. I. [5 valores] Para cada questão proposta existem quatro
A) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D
luno nº: Nome: LEI-T, LER, LEE Sistemas igitais 2º Exame - 9 de Fevereiro de 212 uração: 2h3. Identifique todas as folhas. Responda a cada pergunta no quadrado à direita ou deixe em branco. ada resposta
SISTEMAS DIGITAIS II Enunciados de Laboratório
SISTEMAS DIGITAIS II Enunciados de Laboratório Prof. José Sousa 2003/2004 JS/04 0 Sumário Trabalho - Memórias RAM... 2 Trabalho 2 - Memórias EPROM... 3 Trabalho 3 - Circuitos Sequenciais Síncronos Realização
Representação de Informação. 1. Converta cada um dos seguintes números para o seu equivalente decimal: a)
SISTEMAS DIGITAIS Caderno de Exercícios Representação de Informação 1. Converta cada um dos seguintes números para o seu equivalente decimal: a) b) i) 1101110.101 2 ii) 0.00101 2 iii) 1011010.1010 2 i)
2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m
SISTEMS DIGITIS 4-5 9 de Janeiro de 5, 5: EXME ntes de iniciar a prova, tenha em atenção o seguinte: i. O enunciado da prova inclui páginas. ii. O teste contempla as perguntas 5, 6, 7, 8 e 9 e tem a duração
SISTEMAS DIGITAIS MEEC de Janeiro de 2014, 11:30
ntes de iniciar a prova, tenha em atenção o seguinte: i. prova contempla perguntas, distribuídas por 6 páginas, e tem a duração de 2h3m. ii. Existem 4 variantes distintas da prova:, B, C e D. iii. prova
Sistemas Digitais. Módulo 14 Prof. Celso CIRCUITOS SEQÜÊNCIAIS
Módulo 4 Prof. Celso CIRCUITOS SEQÜÊNCIAIS s São estágios através dos quais um circuito seqüencial avança. Em cada estado o circuito armazena informação sobre sua história passada de modo que possa saber
SISTEMAS DIGITAIS. Exercícios. Ano Lectivo 2009/2010. Representação de Informação
SISTEMAS DIGITAIS Exercícios Ano Lectivo 2009/2010 Representação de Informação 1. Converta cada um dos seguintes números para o seu equivalente decimal: a) b) c) i) 1101110.101 2 ii) 1010111 2 iii) 0.00101
Máquinas de estado. Rodrigo Hausen ... saída próx. estado. entrada estado. Circuito combinacional para o cálculo do próximo estado.
Máquinas de estado Rodrigo Hausen Modelo geral de máquinas de estado Y n Y Y Entrada de dados Memória Saída de dados n entrada estado atual saída próx. estado Circuito combinacional para o cálculo do próximo
Registos. Registos de dados ( registers )
ESTV-ESI-Sistemas Digitais-Registos 1/9 Registos Registos de dados ( registers ) Os registos de dados são circuitos constituídos por um determinado número de flip-flops, normalmente do tipo D, com entradas
2º Mini-Teste: Síntese de Funções Lógicas (Duração: 20 m)
epartamento de Engenharia Electrotécnica e de omputadores Sistemas igitais /() LEE, LET, LI º Mini-Teste: Síntese de unções Lógicas (uração: m) a) ( val) Seja f (,) uma função de duas variáveis binárias
DRAFT. Eletrônica Digital CONCURSO PETROBRAS. Questões Resolvidas ENGENHEIRO(A) DE EQUIPAMENTOS JÚNIOR - ELÉTRICA
CONCURSO PETROBRAS ENGENHEIRO(A) DE EQUIPAMENTOS JÚNIOR - ELETRÔNICA ENGENHEIRO(A) DE EQUIPAMENTOS JÚNIOR - ELÉTRICA ENGENHEIRO(A) JÚNIOR - ÁREA: AUTOMAÇÃO ENGENHEIRO(A) JÚNIOR - ÁREA: ELÉTRICA Eletrônica
SÍNTESE DE SIST. SEQUENCIAIS SÍNCRONOS. Sel Sistemas Digitais Prof. Homero Schiabel
SÍNTESE DE SIST. SEQUENCIAIS SÍNCRONOS Sel 414 - Sistemas Digitais Prof. Homero Schiabel Síntese Sist. Síncronos Contagem = 0 Saídas: Z 1 = 0 Z 0 = 0 Contagem = 3 Saídas: Z 1 = 1 Z 0 = 1 A/00 D/11 Contagem
Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Definições
Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Definições Aula Anterior Na aula anterior: Contadores síncronos Contadores de módulo 2 n Projecto de contadores Frequência máxima de funcionamento
SISTEMAS DIGITAIS MEFT / MEAer de Julho de 2016, 08:00
SISTEMS DIGITIS MEFT / MEer 5-6 4 de Julho de 6, 8: EXME ntes de iniciar a prova, tenha em atenção o seguinte: i. prova contempla 8 perguntas, distribuídas por 4 páginas, e tem a duração de hm. ii. Existem
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Circuitos Lógicos Sequenciais (Parte
2 a Lista de Exercícios
Universidade Federal de Santa Catarina Departamento de Informática e Estatística Bacharelado em Ciências da Computação INE 5406 - Sistemas Digitais - semestre 2011/2 Prof. José Luís Güntzel [email protected]
Sistemas Digitais. PALs Sequenciais Parâmetros Temporais em PALs Sequenciais ABEL Registos Contadores Registos de Deslocamento ( Shift Registers )
PALs Sequenciais Parâmetros Temporais em PALs Sequenciais ABEL Registos Contadores Registos de Deslocamento ( Shift Registers ) 10ª aula 1-37 PALs Sequenciais 16R8 10ª aula 2-37 Uma Saída de 16R8 8 termos
Contador. A ideia básica de um contador. Os flip-flops podem ser conectados juntos para realizar
A função de contagem é importante em sistemas digitais. Existem muitos tipos de contadores digitais, mas a finalidade básica deles é contar eventos representados por transições de níveis ou pulsos. Para
Circuitos Digitais. Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais
1 Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais Circuitos Digitais Circuito combinacional: Circuito não é capaz de armazenar um valor Possui portas lógicas conectadas para
Circuitos sequenciais
Circuitos sequenciais Saídas dependem da sequência das entradas não basta uma tabela de verdade! Exemplo: controlo do nível de água num tanque: entrada de água electro-válvula ABRE sistema digital de controlo
FSM de Mealy. Exemplo:
Exemplo: FSM de Mealy o mesmo circuito anterior (detector de 1011) assunção: o valor de X muda logo após o a saída Y depende do estado actual e da entrada X INI INI S1 S1 S2 S3 S1 S1 S2 INI S1 S2 S3 X
Normalmente o registrador de deslocamento é constituído de um conjunto de FFs (Flip-Flops) destinados a armazenar dados binários.
O registrador de deslocamento (do inglês Shift-Register) é um dispositivo largamente usado em sistemas digitais, desde uma simples calculadora de bolso, teclados para introdução de códigos até teclados
Circuitos Sequenciais
Circuitos Sequenciais Tópicos: Contadores Memórias Circuitos Sequenciais Teoremas DeMorgan Mapas de Karnaugh Multiplexadores Flip Flops Flip Flop Os flip flops são unidades básicas de memória. Cada circuito
Pré-Laboratório (Para ser entregue no início da aula prática)
UNIVERSIDADE FEDERAL DE ITAJUBÁ Instituto de Engenharia de Sistemas e Tecnologia da Informação LABORATÓRIO DE ELETRÔNICA DIGITAL I ELT 29 Atividade de Laboratório 6 Aluno: Aluno: Aluno: Mat.: Mat.: Mat.:
