Um estudo sobre consumo energético na indexação de conteúdo visual com síntese em alto nível usando hardware reconfigurável

Documentos relacionados
FPGA & VHDL. Tutorial Aula 1. Computação Digital

II WPPC Workshop de Pesquisas do Grupo PET Computação

FPGA & VHDL. Tutorial

Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 02

Sistemas de Computação e de Informação

UM MÉTODO PARA COMPARAÇÃO ENTRE HARDWARE E SOFTWARE DAS FUNÇÕES CRC-16 E FDCT SCHNEIDER, R. F. ¹, RAMOS, F. L. L.¹

Introdução à Computação

Processamento de áudio em tempo real utilizando dispositivos não convencionais:

Seiji Isotani CURRICULUM VITAE

Predição de Utilização de Recursos Computacionais Usando Séries Temporais

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 02: INTRODUÇÃO

Projeto com Linguagens de Descrição de Hardware

Organização de Computadores I

UMA HIERARQUIA DE MEMÓRIA PARA UM MODELO RTL DO PROCESSADOR RISC-V SINTETISÁVEL EM FPGA

SSC546 Avaliação de Sistemas Computacionais Parte 1 -Aula 3 Sarita Mazzini Bruschi

Implementação da Especificação de Tempo Real Java para o EPOS

Computadores podem ser úteis em problemas que envolvem: Grande número de dados. Grande número de cálculos. Complexidade. Precisão.

Arquitetura de Computadores

Brilliant Solutions for a Safe World

Ciclo de Seminários Técnicos

Introdução à Informática. Aula 1

Algoritmos e Estruturas de Dados I. Universidade Federal de São João del-rei Pedro Mitsuo Shiroma Sala 119 Bloco 3

DSP Builder - Altera. MO801 - Tópicos em Arquitetura e Hardware. Michele Tamberlini 05/2006

Brilliant Solutions for a Safe World

Informática I. Aula 2. Ementa

Introdução à Programação Aula 01. Prof. Max Santana Rolemberg Farias Colegiado de Engenharia de Computação

Desenvolvendo aplicações com LabVIEW FPGA. Rogério Rodrigues Engenheiro de Marketing Técnico Marcos Cardoso Engenheiro de Vendas

Arquitetura e Organização de Computadores

SERVIÇO PÚBLICO FEDERAL MINISTÉRIO DA EDUCAÇÃO INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE MINAS GERAIS IFMG

Projeto e Implementação de um Fatorial em Hardware para Dispositivos Reconfiguráveis

SISTEMA DE MEDICAO DE ENERGIA E MONITORIA DA QUALIDADE DA REDE ELÉTRICA

Estudo de Desempenho Sobre a Biblioteca Int-Haar

SERVIÇO PÚBLICO FEDERAL MINISTÉRIO DA EDUCAÇÃO INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE MINAS GERAIS IFMG

SERVIÇO PÚBLICO FEDERAL MINISTÉRIO DA EDUCAÇÃO INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE MINAS GERAIS IFMG

SERVIÇO PÚBLICO FEDERAL MINISTÉRIO DA EDUCAÇÃO INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE MINAS GERAIS IFMG

DESENVOLVIMENTO DE UM ALGORITMO PARALELO PARA APLICAÇÃO EM CLUSTER DE COMPUTADORES

Smart Grids ALGORITMO DISTRIBUÍDO PARA AUTORRECUPERAÇÃO DE UTILIZANDO UM SISTEMA MULTIAGENTE REATIVO. laai.ufpa.br. Filipe Saraiva

5 Infraestrutura de TI

Single-Chip Cloud Computer (SCC)

Revisão: Projeto e síntese de Circuitos Digitais em FPGA

Hardware Reconfigurável

Monitorando o Consumo Energético de Aplicações Concorrentes com Arduino

HARDWIRE : um módulo em hardware para a visualização em wireframe de objetos tridimensionais

Análise empírica de algoritmos de ordenação

MODELAGEM DE TRANSISTORES E DE CIRCUITOS ANALÓGICOS CMOS USANDO VERILOG-AMS

SISTEMAS OPERACIONAIS

Avaliação da Disponibilidade de Infraestrutura de Sincronização de Dados

GPU (Graphics Processing Unit) Bruno Padilha Gregory De Bonis Luciana Kayo

PLANEJAMENTO DAS DISCIPLINAS DE SISTEMAS DIGITAIS NA EC3. Workshop de Graduação do PCS Prof. Edson S. Gomi 31 de julho de 2018

Dispositivos de Lógica Programável

Leandro da Silva Freitas. Projeto em Nível RT de IPs Digitais

ORGANIZAÇÃO DE COMPUTADORES

Requisitos do Sistema

Arquitectura interna de um computador. Organização de um computador. Organização de um computador. Organização de um computador

A IMPORTÂNCIA DE THREADS NO DESEMPENHO DE APLICAÇÕES

FERRAMENTA DE PROFILING PARA PROCESSADORES SCHNEIDER, R. C. 1, NEVES, B. S. 1

Construção de um protótipo de interface para microcomputador tipo PC para interligar duas placas mãe

Informática Instrumental

ARQUITETURA DE COMPUTADORES

Memória interna para Projeto de Sistema Computacionais com Capacidade de Detecção de Erro de Escrita e Configuração de Recursos de Redundância

O que é Arquitetura de Computadores?

Capítulo 2 Livro do Mário Monteiro Componentes Representação das informações. Medidas de desempenho


Givanaldo Rocha

PROCESSADORES Unidade de Controle Unidade Aritmética e Lógica efetua memória de alta velocidade registradores Program Counter Instruction Register

Aluno do Curso de Ciência da Computação UNIJUÍ, 3

Descobrindo a Computação Ubíqua

Unidade 1 Introdução

Paralelização do Detector de Bordas Canny para a Biblioteca ITK usando CUDA

PROJETO LÓGICO DE COMPUTADORES Prof. Ricardo Rodrigues Barcelar

Introdução à Computação Gráfica. Claudio Esperança Paulo Roma Cavalcanti

6 Conclusão Contribuições da Dissertação

INTRODUÇÃO À ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES. Função e Estrutura. Introdução Organização e Arquitetura. Organização e Arquitetura

Proposta de Curso LNCC

Diego Martin Mancini Orientador: Prof. Paulo A. V. de Miranda Instituto de Matemática e Estatística Universidade de São Paulo

Conheça a Placa JaguarBoard

Programa Analítico de Disciplina SIN252 Arquitetura de Computadores

Extração de características utilizando filtros de Gabor aplicado a identificação de defeitos no couro bovino

SERVIÇO PÚBLICO FEDERAL MINISTÉRIO DA EDUCAÇÃO INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE MINAS GERAIS IFMG

Universidade Católica Dom Bosco

Autor: Lênin Charqueiro. Pelotas,22 de março de 2013

Circuitos Digitais Representação Numérica. Sistema Digital. Circuitos Digitais. Conversão A/D e D/A. Circuitos Digitais

Universidade Federal de Pernambuco

Infra Estrutura Hardware e Software

Ferramentas de monitoramento e análise de modelos espaciais dinâmicos em tempo-real

Sistemas Operacionais Aula 3

Curso Técnico em Informática

SERVIÇO PÚBLICO FEDERAL MINISTÉRIO DA EDUCAÇÃO INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE MINAS GERAIS IFMG

Um ambiente para indexação e recuperação de conteúdo de vídeo baseado em características visuais.

Pontifícia Universidade Católica Federal do Rio de Santa Grande Catarina do Sul

INTRODUÇÃO AOS SISTEMAS LÓGICOS INTRODUÇÃO

Testbed para experimentação em computação em nuvem: Projeto CloudLab-BR

ELETRÔNICA DIGITAL I

Sistemas de Computação

PROJETO DE UM MODELO DE UM CONVERSOR ANALÓGICO DIGITAL PARA SOC S

Sistemas de Computação. Bibliogra a. Hardware e Software. Notas. Introdução. Haroldo Gambini Santos. 26 de abril de Notas

Frustum Culling Híbrido Utilizando CPU e GPU. Aluno: Eduardo Telles Carlos Orientador: Alberto Raposo Co-Orientador: Marcelo Gattass

NOÇÕES DE INFORMÁTICA

Implementação dos Algoritmos e Resultados

Transcrição:

1 de 61 Um estudo sobre consumo energético na indexação de conteúdo visual com síntese em alto nível usando hardware reconfigurável Elmar Uwe Kurt Melcher (Orientador) Universidade Federal de Campina Grande 06 de Setembro de 2012 1 de 61

Agenda 2 de 61 Guaautpi 2 de 61

3 de 61 3 de 61

Introdução 4 de 61 4 de 61

Introdução 5 de 61 Surgimento de perguntas Como indexar e recuperar imagens dentre bilhões de outras imagens? Quais alternativas tecnológicas podem ser utilizadas para acelerar o processo de indexação sem comprometer o custo da solução? 5 de 61

Introdução 6 de 61 A recuperação de imagens pode ser feita a partir duas formas: Metadados previamente anotados; Metadados obtidos por extração automática de características; 6 de 61

Introdução 7 de 61 Metadados previamente anotados 7 de 61

Introdução 8 de 61 Metadados obtidos por extração automática de características 8 de 61

Introdução 9 de 61 A otimização dos algoritmos utilizados na indexação apresenta uma série de complicações; 9 de 61

Introdução 10 de 61 Trabalho como 1 utiliza computação em nuvem para prover baixo custo computacional, decremento no tempo de resposta do sistema e redução dos custos financeiros; Contudo, nos últimos anos muita atenção tem sido dada ao impacto ambiental causada com o uso dos computadores desktop e servidores. 1 Z. Yang, S. Kamata, and A. Ahrary. NIR: Content based image retrieval on cloud computing. In Intelligent Computing and Intelligent Systems, 2009. ICIS 2009. IEEE International Conference on, volume 3, pages 556-559. IEEE, 2009. 10 de 61

Introdução 11 de 61 Fabricação e eliminação dos computadores; 11 de 61

Introdução 12 de 61 Consumo de energia; 12 de 61

Introdução 13 de 61 Em 2008, o valor gasto no contrato anual de energia da empresa Google foi maior do que toda infraestrutura da empresa, exceto terrenos e prédios; Responsável pelo consumo de energia de 2% do total gasto no mundo; Estima-se que em 2030 a internet irá aumentar em 30% o consumo atual de energia devido a demanda e popularização dos componentes e serviços conectados à internet; 13 de 61

Introdução 14 de 61 Soluções utilizadas por grandes empresas; 14 de 61

Introdução 15 de 61 Soluções utilizadas por grandes empresas; 15 de 61

Introdução 16 de 61 Surgimento de iniciativas como a Climate Savers Computing Initiative 2 ; Prover tecnologias inteligentes; Reduzir o consumo energético dos computadores e periféricos; 2 Climate Savers Computing Initiative. Disponível em: http://www.climatesaverscomputing.org 16 de 61

17 de 61 17 de 61

18 de 61 Comparar duas implementações do mesmo algoritmo com uso de diferentes tecnologias; 18 de 61

Plataforma Genérica x Dedicada 19 de 61 Nuvem Plataforma PC Ethernet Plataforma FPGA 19 de 61

20 de 61 20 de 61

1 21 de 61 apresenta uma abordagem para recuperar imagens a partir de características visuais no cenário da World Wide Web; Utiliza da técnica Fast Multiresolution Image Query 2 ; uso da ferramenta matemática wavelet de Haar para decompor imagens; 1 F., C. A. P. Filho, and R.W. M. Araujo. : Um ambiente para indexação e recuperação de imagens da web sem redundância visual. In WebMedia 2010 - Artigos completos e Resumos, pages 14, Belo Horizonte, 2010. 2 Charles E. Jacobs, Adam Finkelstein, and David H. Salesin. Fast multiresolution image querying. Proceedings of the 22nd annual conference on Computer graphics and interactive techniques - SIGGRAPH 95, 95(January):277286, 1995. 21 de 61

Arquitetura 22 de 61 usuário Base multimídia Armazenamento da assinatura Geração da assinatura da imagem Base das assinatura das imagens Pesquisa imagem Extração de características visuais Extração de Imagens Extração de características visuais Comparação de assinatura de imagem Geração da assinatura da imagem TUPI GUARANI 22 de 61

Extração das características visuais 23 de 61 Espaço de cor YIQ; Resolução 128x128 pixels; Wavelet de Haar com decomposição padrão; 23 de 61

Implementação 24 de 61 Linguagem de programação Java; SGBD Postgres; SO Windows XP; 24 de 61

Interface do sistema 25 de 61 25 de 61

26 de 61 26 de 61

Aspectos funcionais 27 de 61 RGB/ YIQ Nuvem Redimensionamento (128x128) Pré-processamento Base de imagens 12c263c63dh18 X2612xh6hs661 Assinaturas Extração das características Ethernet Plataforma PC Geração da assinatura Normalizacao Transformada Wavelet Extração dos coeficientes 27 de 61

28 de 61 Intel Core 2 Duo, 2.4 GHz com 3GB de memória RAM; 1200 imagens pré-processadas com resolução 128x128 pixels; 28 de 61

Procedimentos realizados na plataforma PC 29 de 61 Medição do tempo Ethernet Plataforma PC Medidor Potência 29 de 61

Sumarização do tempo de processamento (s) 30 de 61 Mínimo 1 o Quartil Mediana Média 3 o Quartil Máximo 0,0470 0,078 0,0935 0,0897 0,0940 0,1870 30 de 61

Consumo energético 31 de 61 E P C = 103W 0, 0935s 9, 63J (1) 31 de 61

32 de 61 32 de 61

Pré-requesitos 33 de 61 Entendimento dos Circuitos digitais, Computação Reconfigurável e ASICs; Níveis de abstração: Comportamental, Estrutural, Lógica e Físico; Síntese de Alto Nível (C/C++) x Linguagem de descrição de hardware (VHDL, System Verilog); 33 de 61

Desenvolvimento 34 de 61 RGB/ YIQ Nuvem Redimensionamento (128x128) Pré-processamento Base de imagens 12c263c63dh18 X2612xh6hs661 Assinaturas Extração das características Ethernet Plataforma FPGA Geração da assinatura Normalizacao Transformada Wavelet Extração dos coeficientes 34 de 61

Simulação Funcional 35 de 61 Ambiente de simulação com a interface utilizada no Catapult C; Biblioteca Catapult Algorithm C Biblioteca Padrao (GCC) C++ Simulação Funcional 35 de 61

Simulação Funcional 36 de 61 36 de 61

Precisão de bits 37 de 61 Ponto Flutuante x Ponto Fixo; Mapeamento das variáveis (valores máximo e mínimo); Uso de 9 bits para parte inteira com 1 de sinal; Parte francionária tratamentos de 8 a 14 bits; Comparativo entre os resultados com uso de ponto flutuante e ponto fixo; 60 valores da assinatura da imagem (pares ordenados); 37 de 61

Sumarização dos experimentos (erros na assinatura) 38 de 61 Quantidade de bits T18 T19 T20 T21 T22 T23 T24 Média Geral Média (µ) 5.51 3.20 1.79 0.92 0.50 0.28 0.19 1.77 Desvio Padrão (σ) 4.87 3.58 2.55 1.76 1.33 0.98 0.96 38 de 61

Análise estatística 39 de 61 39 de 61

Análise estatística 40 de 61 40 de 61

Análise estatística 41 de 61 Teste de normalidade; Shapiro; Anderson Darlin; Ausência de normalidade nos dados; Uso de testes não paramétricos; kruskal-wallis; Kruskal-Wallis Multiple-Comparison; 41 de 61

Análise estatística 42 de 61 Kruskal-Wallis Multiple-Comparison; 42 de 61

Síntese de Alto Nível 43 de 61 Uso da ferramenta Catapult C; Adequar as restrições impostas pela ferramenta; Defini-se o tipo de arquitetura e os recursos utilizados; 43 de 61

Síntese de Alto Nível 44 de 61 44 de 61

Síntese de Alto Nível 45 de 61 Portas da interface Variáveis mapeada em memória Laços 45 de 61

Síntese de Alto Nível 46 de 61 46 de 61

Síntese Lógica 47 de 61 Utilização da ferramenta Altera Quartus com uso do código RTL gerado pela ferramenta Catapult C; Refinamento da descrição RTL; Artefato de saída: Netlist; 47 de 61

Síntese Lógica 48 de 61 PowerPlay Power Analysis Tool para fornecer a potência do FPGA; Num. Bits Potência (W) Tempo (ms) Num. Elementos Lógicos 18 0.1979 16.4 5.295 19 0.1982 16.4 5.730 20 0.1984 16.4 5.796 21 0.1986 16.4 5.969 22 0.1989 16.4 6.026 23 0.1992 16.5 6.303 24 0.1994 16.5 6.682 48 de 61

Potência do FPGA 49 de 61 E F P GA = 0, 199W 0, 0164s 0, 0033J (2) 49 de 61

Potência total 50 de 61 A potência do FPGA; Controlador da interface Ethernet; Fonte chaveada; 50 de 61

Latência controlador Ethernet - Entrada 51 de 61 16.384 valores em cada canal de cor x 16 bits (YIQ); 786.432 bits; Largura de banda 80 Mb/s Total 0,009 segundos; 51 de 61

Latência controlador Ethernet - Saída 52 de 61 982 bits que formam a assinatura; Largura de banda 80 Mb/s Total 0,000012 segundos; 52 de 61

Energia total 53 de 61 Potência (W) Tempo (s) Energia (J) FPGA 0,597 0,0164 0,0099 Ethernet (Entrada) 0,125 0,0090 0,0011 Ethernet (Saída) 0,303 0,000012 0,000004 Ethernet (Standby) 0,069 0,0075 0,0005 Total 0,0115 Considera-se que 10% da potência utilizada na fonte chaveada são desperdiçadas na forma de calor. Portanto, o consumo total energético é de 0,0127 J. 53 de 61

54 de 61 54 de 61

55 de 61 Nesse trabalho foi realizado um estudo da utilização da plataforma FPGA como alternativa energética aos computadores PC. Um estudo de caso foi aplicado ao domínio da computação visual. 55 de 61

Resultados 56 de 61 Plataforma Potência (W) Clock (MHz) Energia (J) Ciclos (milhões) Energia/ciclo (nj) Transistores (milhões) PC 103 2.400 9,63 225 43 290 FPGA 0,6 50 0,0127 2,5 12 21 O consumo energético na plataforma PC foi de 758 vezes maior que a plataforma FPGA; Consumo quatro vezes maior a cada ciclo; 56 de 61

Delimitação 57 de 61 Metodologia de verificação; Execução do projeto desenvolvido; 57 de 61

Trabalhos Futuros 58 de 61 Comparar outras plataformas: Notebook, PDA, GPU; Implementar o software em C no lugar de Java; Otimizar os algoritmos implementados em ambas as plataformas; Implementar outros algoritmos; 58 de 61

Perguntas ou sugestões? 59 de 61 Obrigado! 59 de 61

Simulação Funcional 60 de 61 60 de 61

Simulação RTL 61 de 61 61 de 61