Informática Básica. Arquitetura de Computadores. Marcelo Diniz

Transcrição

1 Arquitetura de Computadores Marcelo Diniz

2 Hardware Três subsistemas básicos Unidade Central de processamento Memória principal Dispositivos de Entrada e Saída Também chamados de Unidades Funcionais Variações entre arquiteturas

3 Três subsistemas básicos Processador / UCP Unidade Lógica e Aritmética Unidade de Controle Registradores Memória Principal Dispositivos de E/ S

4 Hardware Como funcionam?

5 Modelo de Computador Execução de programas Programa armazenado (E/S) Carga do programa na memória Executa instruções na CPU (uma a uma)

6 CPU Controla as unidades funcionais Executa as instruções dos programas Aritméticas Comparações Movimentações Componentes básicos

7 CPU

8 CPU Unidade de Controle (UC) Controla as atividades dos componentes Decodifica instruções Sincronização (Clock)

9 CPU Unidade Lógica e Aritmética (ULA) Adição, subtração e etc Operações booleanas OR, AND, XOR

10 CPU Registradores Local de armazenamento de informações Pequenas posições de memória Acesso rápido Quantidade e variação de tamanho Qualificação do produto CPU

11 CPU Registradores Propósito geral Acumuladores Estado atual da CPU Programadores ou aplicativos Propósito específico Program counter (PC) Stack pointer (SP) Processos

12 CPU Clock Sinal elétrico de frequência constante Pulsos por segundos (Hz) Referência para os componentes Uma instrução pode durar vários pulsos de clock

13 CPU Conjunto de instruções Instruções da máquina (CPU) Tipo e quantidade (Qualificação do produto) Compatibilidade com programas RISC x CISC

14 CPU Conjunto de instruções

15 CPU Desempenhos dos processadores Conjunto de instruções Clock Tipo de aplicação (Comercial ou científica)

16 Memória Memória principal Programa em execução (instruções) Dados (informações) Dados (Estado atual) Composta por células Posições de memória (normalmente 8 bits)

17 Memória

18 Memória Memória Cache Alta velocidade Aumenta desempenho Nível da memória Cache L1 L2

19 Memória Registradores Memória Cache maior capacidade de armazenamento Memória Principal maior custo e velocidade de acesso Memória Secundária

20 Memória Memória Cache Relação Tam. RAM X Tam. Cache HP 9000 IBM 3090 VAX 9000 RAM 256 Mb 512 Mb 512 Mb Cache 256 Kb 128 Kb por CPU 128 Kb por CPU

21 Memória Memória Cache Cache hit (acerto) Cache miss (erro) Tempo adicional de busca Localidade

22 Memória Localidade Tendência do processador, ao longo da execução dos programa referenciar posições de memória próximas.

23 Dispositivos de E/S Comunicação com meio externo Interface homem-máquina Barramentos Fios Componentes

24 Barramento Meio de comunicação Tipos Processador/Memória E/S Backplane

25 Barramento Meio de comunicação Processador/Memória Curtos e de alta velocidade E/S Longos e lentos Adaptadores

26 Barramento UCP Memória Principal Barramento processador-memória Adaptador Adaptador Barramento de E/ S Barramento de E/ S

27 Barramento Meio de comunicação Backplane Melhorar desempenho Diminuir o número de adaptadores Barramento processador/memória

28 Barramento UCP Memória Principal Barramento processador-memória Adaptador Adaptador Adaptador Barramento de E/ S Barramento de E/ S Barramento de backplane

29 Barramento Exemplo PCI (Peripheral Componet Interconnect) Processador/memória Intel (Pentium) SCSI(Small Computer System Interface) E/S Padrão Conexão de dispositivos diferentes

30 Pipelining Semelhante a linha de produção Dividir tarefas em subtarefas Estágio do processador Execução em estágios diferentes Dividir para conquistar Paralelismo => Aumento de desempenho

31 Pipelining

32 Pipelining P1 P2 P3 P4 Unidade de busca da instrução Analisador da instrução Unidade de busca dos dados Unidade de execução da instrução P1 Instr.1 Instr.2 Instr.3 Instr.4 Instr.5 Instr.6 Instr.7 P2 Instr.1 Instr.2 Instr.3 Instr.4 Instr.5 Instr.6 P3 Instr.1 Instr.2 Instr.3 Instr.4 Instr.5 P4 Instr.1 Instr.2 Instr.3 Instr.4 tempo

33 Pipelining Cuidado Relação Clock x Tempo de cada estágio RISC

34 Arquitetura RISC Poucas instruções Instruções executadas Pelo Hardware Instruções com formato fixo Arquitetura com muitos registradores Arquitetura pipelining CISC Muitas instruções Instruções executadas Pelo microcódigo Instruções com formato variável Arquitetura com poucos registradores Pouco uso do pipelining

35 RISC x CISC Aplicativos RISC Execução direta CISC Interpretação das instruções Utiltários Sistema Operacional Linguagem de Máquina Arquitetura RISC Microprogramação Circuitos Eletrônicos