APOSTILA ELETRÔNICA II

Transcrição

1 APOSTILA ELETRÔNICA II PROFESSOR: Carlos Fernando Teodósio Soares Sala: H-219, Gabinete 09 Telefone: (21) HOME PAGE: EMENTA: Transistores Bipolares de Junção Transistores de Efeito de Campo (JFET e MOSFET) Amplificadores com Múltiplos Estágios Amplificadores Diferenciais Polarização em Circuitos Integrados e Fontes de Corrente Amplificadores com Carga Ativa Circuitos Digitais CMOS Circuitos Digitais TTL BIBLIOGRAFIA: A. S. Sedra e K. C. Smith. Microeletrônica. B. Razavi. Fundamentos de Microeletrônica. R. L. Boylestad e L. Nashelsky. Dispositivos Eletrônicos e Teoria de Circuitos. P. R. Gray, P. J. Hurst, S. H. Lewis e R. G. Meyer. Analysis and Design of Analog Integrated Circuits. C. P. J. Millman e C. Halkias. Integrated Electronics.

2 Capítulo II Revisão de Semicondutores II.1 - Materiais Semicondutores Um material semicondutor (silício ou germânio, por exemplo) puro é chamado semicondutor intrínseco. Nesse tipo de semicondutor, a agitação térmica provoca a quebra de algumas ligações covalentes entre átomos do cristal. Com isso, teremos o surgimento de um par elétron-buraco, onde o elétron ganha energia térmica suficiente para saltar da banda de valência para a banda de condução. Nessa banda, o elétron estará livre para constituir uma corrente elétrica. Os buracos, por sua vez, também podem ser responsáveis pela condução de corrente. O mecanismo de condução de corrente elétrica através de buracos ocorre da seguinte forma: uma ligação covalente é rompida e o elétron oriundo dessa ligação é transferido para o buraco presente em uma outra ligação, deixando para trás um buraco na ligação covalente da qual ele fazia parte. Dessa forma, esse efeito pode ser modelado como se o buraco fosse uma partícula que mudou a sua posição no semicondutor. Se esse processo se repetir várias vezes, teremos um movimento de buracos através do sólido. Como os buracos são, essencialmente, uma ausência de elétrons, eles podem ser tratados como partículas portadoras de carga positiva, e seu movimento ao longo do semicondutor produzirá uma corrente elétrica. Mesmo que um buraco não seja propriamente uma partícula, seu comportamento físico se assemelha ao de uma. Portanto, podemos tratá-lo como uma partícula de carga positiva na análise de semicondutores. Após um certo intervalo de tempo posterior à criação de um par elétron-buraco, o elétron livre na banda de condução fatalmente perderá energia e voltará à banda de valência, restabelecendo uma ligação covalente contendo um buraco, a qual não é necessariamente a mesma ligação que originou o par elétron-buraco. A esse fenômeno de restabelecimento de uma ligação covalente é dado o nome de recombinação, enquanto que o surgimento de um par elétron-buraco é denominado geração. Em um semicondutor intrínseco submetido à uma temperatura superior ao zero absoluto, a geração e a recombinação de pares elétron-buraco estão ocorrendo continuamente, de forma que a concentração de buracos e elétrons livres permanece aproximadamente constante ao longo do tempo. Em um semicondutor intrínseco, as concentrações de elétrons livres (n i ) e de buracos (p i ) são exatamente iguais (n i = p i ), pois sempre que uma ligação covalente é rompida, teremos a formação de um elétron livre e de um buraco. Além disso, essas concentrações intrínsecas variam com a temperatura, pois quanto maior for a agitação térmica, mais ligações covalentes serão rompidas e mais pares elétron-buraco serão gerados. As concentrações de elétrons e buracos em um material semicondutor podem ser desequilibradas caso sejam adicionados determinados átomos de impurezas ao sólido. Esse processo de adição de impurezas recebe o nome de dopagem. Para fazer com que a concentração de elétrons seja maior 3

3 Capítulo II 4 Íons Dopantes (Fósforo) n > p Si Recozimento N Semicondutor Intrínseco Semicondutor Tipo N Figura II.1: Dopagem de um cristal de silício através da implantação de impurezas de fósforo, produzindo um material semicondutor do tipo N. que a de buracos, adicionam-se átomos pentavalentes ao material Fósforo, Arsênio ou Antimônio, por exemplo. A dopagem pode ser realizada da seguinte forma: íons dos átomos de impureza são acelerados por um campo elétrico e implantados no material semicondutor, conforme mostrado na Figura II.1. Após a implantação dos íons, o material é aquecido até uma temperatura de cerca de 1000 o C (recozimento), de modo que a maior agitação térmica faça com que os átomos dopantes se difundam através do sólido. Então, o material é resfriado lentamente de modo que os átomos consigam se rearranjar de forma regular ao longo do sólido. Durante esse rearranjo, os átomos de dopantes serão alocados na rede cristalina do sólido, ocupando lugares que antes eram ocupados por átomos do semicondutor (átomos de silício, por exemplo). Esse processo de substituição de átomos de semicondutor por átomos de dopantes na rede cristalina é conhecido como ativação de dopantes. Ao substituir um átomo tetravalente do semicondutor na rede cristalina, o átomo dopante pentavalente irá estabelecer quatro ligações covalentes com os átomos adjacentes, restando um elétron que ficará livre. Dessa forma, cada átomo de impureza pentavalente irá contribuir com um elétron livre para o material, mas não contribuirá com um buraco. Consequentemente, o material apresentará uma concentração de elétrons livres maior que a concentração de buracos (n > p). Aos átomos dopantes que contribuem com um elétron livre dá-se o nome de impurezas doadoras, pois eles doam elétrons para o material. Já ao material dopado com impurezas doadoras, dá-se o nome de material do tipo N, em virtude do fato de que n > p. Analogamente, se um material semicondutor intrínseco for dopado com impurezas trivalentes Boro, Gálio ou Índio, por exemplo, cada átomo de impureza irá substituir um átomo tetravalente do semicondutor e estabelecer apenas três ligações covalentes com os átomos adjacentes, restando uma ligação com buraco. Consequentemente, cada átomo de impureza contribuirá com um buraco, sem contribuir com um elétron livre. Como um material dopado com impurezas trivalentes apresenta Íons Dopantes (Boro) p > n Si Recozimento P Semicondutor Intrínseco Semicondutor Tipo P Figura II.2: Dopagem de um cristal de silício através da implantação de impurezas de boro, produzindo um material semicondutor do tipo P.

4 Capítulo II 5 uma concentração de buracos maior que a concentração de elétrons livres (p > n), esse material é conhecido como semicondutor do tipo P. Além disso, como as impurezas trivalentes contribuem com buracos que podem, eventualmente, receber elétrons livres para a recombinação, essas impurezas são conhecidas como impurezas aceitadoras. Um semicondutor dopado é denominado extrínseco, em oposição ao semicondutor intrínseco. Apesar de a concentração de elétrons livres ser diferente da concentração de buracos em um semicondutor extrínseco, a seguinte relação é válida: n p = n 2 i, (II.1) onde n e p são, respectivamente, as concentrações de elétrons livres e buracos no semicondutor extrínseco, e n i é a concentração de elétrons livres no semicondutor intrínseco sob a mesma temperatura. De acordo com (II.1), quando um semicondutor é dopado, o aumento da concentração de um dos portadores leva à redução da concentração do portador complementar. Considere, por exemplo, um semicondutor do tipo N. Nesse semicondutor, o aumento na concentração de elétrons livres também aumenta a recombinação de buracos com uma parcela dos elétrons livres adicionais, reduzindo a concentração total de buracos de modo a satisfazer (II.1). Além disso, quanto maior for a concentração de impurezas doadoras adicionadas a esse semicondutor, menor será a concetração de buracos. Na prática, a concentração de impurezas adicionadas a um semicondutor é muito maior que a concentração intrínseca de portadores. Dessa forma, podemos considerar que em um semicondutor tipo N, dopado com uma concentração de impurezas doadoras N D, apresentará uma concentração de elétrons livres dada por n = N D. Consequentemente, a partir de (II.1), a concentração de buracos nesse mesmo semicondutor será dada por p = n 2 i /N D. Analogamente, em um semicondutor tipo P, dopado com uma concentração de impurezas aceitadoras N A, apresentará uma concentração de buracos p = N A e uma concentração de elétrons livres n = n 2 i /N A. Como em um semicondutor tipo N a concentração de elétrons é significativamente maior que a concentração de buracos. Por essa razão, os elétrons são os portadores de carga majoritários, enquanto que os buracos são os portadores minoritários. Assim, quando um material do tipo N estiver conduzindo uma corrente elétrica, a maior parte das cargas em movimento serão elétrons. Analogamente, em um semicondutor tipo P, os buracos é que são os portadores majoritários, enquanto que os elétrons são os minoritários. Portanto, a maior parcela da corrente elétrica em um material do tipo P será composta por buracos. A seguir, é apresentado um exemplo numérico para que o leitor possa ter uma idéia da ordem de grandeza das concentrações de elétrons e buracos normalmente encontradas em materiais semicondutores. Exemplo ii.1 Considere que um sólido de silício puro na temperatura ambiente apresenta n i = cm 3. Ao dopar esse material com N A = cm 3, quais serão, aproximadamente, as concentrações de elétrons livres e buracos no semicondutor tipo P resultante? Solução: Para a concentração de buracos, teremos que: p = N A = cm 3.

5 Capítulo II 6 Consequentemente, a partir de (II.1), teremos que a concentração de elétrons será dada por: n = n2 i N A = 10 5 cm 3. Este exemplo mostra as ordens de grandeza normalmente encontradas em semicondutores práticos. A enorme diferença entre as concentrações de elétrons livres e buracos obtidas ilustram bem o significado de portadores majoritários e minoritários em um semicondutor extrínseco. II.2 - A Junção PN Uma junção PN é formada quando temos dois materiais tipo P e tipo N em contato, conforme mostrado na Figura II.3. Na junção PN, há uma grande concentração de elétrons livres na região tipo N e uma pequena concentração dessas mesmas partículas na região tipo P. Por outro lado, há uma grande concentração de buracos na região tipo P e uma pequena concentração dessas partículas na região N. Na Figura II.3, por simplicidade, estão representados apenas os portadores majoritários em cada uma das duas regiões da junção. Semicondutor Tipo P Semicondutor Tipo N Íon Fixo Positivo Íon Fixo Negativo Buraco Elétron Livre Figura II.3: Uma junção PN. Na região tipo N, um elétron, ao deixar um átomo de impureza doadora e passar para a banda de condução, deixa para trás um íon positivo na rede cristalina do material semicondutor. Tais íons representam cargas elétricas fixas na rede cristalina, pois os átomos de impureza não podem se movimentar do mesmo modo que os elétrons livres. A carga elétrica desses íons fixos é compensada pela carga dos elétrons livres correspondentes, fazendo com que o material tipo N se mantenha eletricamente neutro. Analogamente, na região tipo P, um elétron, ao se recombinar com o buraco produzido por uma impureza aceitadora, produzirá um íon negativo fixo na rede cristalina do material. Entretanto, as cargas elétricas desses íons são compensadas pelas cargas positivas dos buracos formados em átomos de silício que perderam seus elétrons para os átomos de impurezas aceitadoras. Assim, o material tipo P se mantém eletricamente neutro. Os elétrons livres, os buracos e os correspondentes íons em cada material da junção PN estão representados na Figura II.3. Devido à diferença de concentração de elétrons e buracos em ambos os lados da junção, uma parcela dos elétrons da região N se difunde, por simples agitação térmica, através da junção até a região P, onde estes apresentam uma concentração menor. Esse movimento de elétrons dá origem a uma corrente elétrica denominada corrente de difusão. Analogamente, os buracos da região

6 Capítulo II 7 P também se difundem através da junção até a região tipo N, onde estes estão em menor número. Como os buracos são portadores de carga positiva, o movimento destes produz uma corrente corrente de difusão da região tipo P para a região tipo N. Além disso, como os elétrons se difundem da região tipo N para a região tipo P, o sentido da corrente de difusão produzida por eles também vai da região tipo P para a região tipo N sentido convencional da corrente elétrica. Dessa forma, as correntes de difusão de elétrons e buracos se somam. Após atravessarem a junção, os elétrons livres irão se recombinar com os buracos da região tipo P, deixando para trás os íons positivos das impurezas doadoras na região tipo N. Os buracos, por sua vez, ao cruzarem a junção irão se recombinar com elétrons da região tipo N, deixando para trás os íons negativos das impurezas aceitadoras na região tipo P. Dessa forma, ocorre um acúmulo de cargas positivas na região tipo N nas proximidades da junção. Assim como cargas negativas se acumulam na região tipo P nas proximidades da junção. Esse acúmulo de cargas dá origem a um campo elétrico E, conforme mostrado na Figura II.4. Semicondutor Tipo P E Semicondutor Tipo N Região de Depleção Figura II.4: Região de depleção em uma junção PN. O campo elétrico E se opõe ao fluxo de difusão de portadores através da junção. Assim, quanto mais portadores cruzam a fronteira da junção, mais cargas se acumulam em ambos os lados, aumentando a intensidade do campo. Em um determinado momento, a força elétrica produzida pelo campo E equilibra o efeito de difusão, cessando o movimento líquido de portadores através da junção. Uma vez cessada a corrente de difusão, a região em torno da junção ficará praticamente sem portadores livres em virtude das recombinações. Essa região pobre em portadores livre é denominada região de depleção. O campo elétrico E que equilibra o efeito de difusão através da junção cria uma diferença de potencial elétrico ao longo da região de depleção. Essa diferença de potencial que aparece na junção PN é denominado potencial de barreira, pois ele cria uma verdadeira barreira que impede o fluxo de portadores livres por difusão. II Junção PN Polarizada Reversamente Para polarizar uma junção PN reversamente, deve-se conectar uma fonte de tensão com a polaridade indicada na Figura II.5 1. Com essa polaridade, a fonte de tensão V D o campo elétrico E é reforçado. Os buracos da região P são afastados da junção, e o mesmo ocorre com os elétrons da 1 Dica: Para polarizar reversamente uma junção PN, deve-se conectar o nó de potencial positivo ao material do tipo N (negativo) e conectar o nó de potencial negativo ao material do tipo P (positivo).

7 Capítulo II 8 região N. Isso faz com que a largura da região de depleção aumente. Além disso, essa largura será tão maior quanto maior for a tensão reversa V D aplicada. V D Semicondutor Tipo P E Semicondutor Tipo N Região de Depleção Figura II.5: Uma junção PN polarizada reversamente, mostrando o aumento da intensidade do campo elétrico E e o afastamento dos elétrons e buracos da junção, aumentando a largura da região de depleção. Como a região de depleção praticamente não apresenta portadores livres ou seja, funciona como um material isolante, uma junção PN reversamente polarizada não experimenta uma significativa circulação de corrente. A corrente reversa que aparece em uma junção PN reversamente polarizada é formada por portadores minoritários elétrons livres na região P e buracos na região N que são impulsionados pelo campo elétrico E. Como a concentração de portadores minoritários é muito pequena, a corrente em uma junção PN reversamente polarizada I S é da ordem de a A. Como tais portadores minoritários são gerados termicamente, a corrente reversa I S aumentará com a temperatura. II Junção PN Polarizada Diretamente Para polarizar diretamente uma junção PN, deve-se conectar uma fonte de tensão à junção conforme mostrado na Figura II.6 2. A tensão aplicada com a polaridade mostrada na figura provoca a redução do campo elétrico E. Como esse campo estava impedindo o fluxo de portadores por difusão, a redução da intensidade do campo fará com que o fluxo de difusão volte a acontecer, dando origem a uma corrente elétrica I D dada por: ) I D = I S (e V D/φ T 1, (II.2) onde I S é a corrente na junção com polarização reversa e φ T é a tensão térmica, dada por: φ T = kt q, (II.3) onde k é a constante de Boltzman, T é a temperatura absoluta (em Kelvins) e q é a carga do elétron. Com a condução de corrente através da junção, portadores são progressivamente injetados em cada um das regiões P e N elétrons são injetados na região P e buracos são injetados na região N. Devido às recombinações, a concentração de portadores injetados cai exponencialmente conforme 2 Dica: Para polarizar diretamente uma junção PN, deve-se conectar o nó de potencial positivo ao material do tipo P (positivo) e conectar o nó de potencial negativo ao material do tipo N (negativo).

8 Capítulo II 9 V D I D Semicondutor Tipo P E Semicondutor Tipo N Figura II.6: Uma junção PN polarizada diretamente, mostrando a redução da intensidade do campo elétrico E e a difusão de elétrons e buracos através da junção, dando origem à corrente I D. avançamos além da junção, conforme mostrado na Figura II.7. As curvas representando as concentrações de portadores minoritários em função da distância em relação à junção são aproximadamente simétricas conforme mostrado na Figura II.7 quando ambos os materiais P e N foram dopados com a mesma concentração de átomos de impurezas. Caso a região P, por exemplo, tenha sido dopada com uma concentração bem maior de dopantes que a região N, a quantidade de buracos injetados na região N na condição de polarização direta será bem maior que a quantidade de elétrons injetados na região P. Assim, o gráfico das concentrações de portadores injetados assumirá o aspecto mostrado na Figura II.8. Nessa figura, adota-se a convenção de que a maior concentração de dopantes é representada pelo símbolo + ao lado da letra que indica o tipo do material semicondutor nesse caso exemplo, como o material tipo P é mais dopado que o tipo N, temos P +. De acordo com o gráfico da Figura II.8, percebemos que os buracos injetados na região N conseguem penetrar muito mais além da junção do que os elétrons injetados na região P. Isso ocorre V D I D P Buracos N Elétrons Concentração de Elétrons na Região P Concentração de Buracos na Região N Figura II.7: Variação da concentração de portadores injetados em função da distância em cada uma das regiões de uma junção PN diretamente polarizada. Nessa figura, assume-se que ambos os materiais da junção foram dopados com a mesma concentração de impurezas. x

9 Capítulo II 10 V D I D P + Buracos N Elétrons Concentração de Elétrons na Região P Concentração de Buracos na Região N Figura II.8: Variação da concentração de portadores injetados em função da distância em cada uma das regiões de uma junção PN diretamente polarizada. Nessa figura, assume-se que o material tipo P foi dopado com concentração de impurezas maior que o material tipo N. x porque a quantidade de buracos injetados é bem grande, e a quantidade de elétrons disponíveis na região N para realizarem a recombinação não é proporcionalmente tão grande, em virtude da fraca dopagem da região N. Desse modo, grande parte dos buracos injetados consegue percorrer uma grande distância dentro da região tipo N sem sofrer recombinação. Isso se reflete na baixa taxa de decaimento da exponencial que indica a concentração de buracos na região N, conforme mostrado na Figura II.8. Por outro lado, a quantidade de elétrons injetada é bem pequena em comparação com a concentração de buracos que esses elétrons encontram ao adentrarem na região P. Desse modo, os elétrons injetados rapidamente serão recombinados com buracos e, consequentemente, não conseguirão penetrar muito além da junção. Por essa razão, a taxa de decaimento da exponencial que indica a concentração de elétrons na região P é significativamente elevada, conforme mostrado na Figura II.8.

10 Capítulo III Transistores Bipolares de Junção O transistor é considerado uma das maiores invenções da humanidade, pois revolucionou os computadores e os sistemas de telecomunicações, além de viabilizar a miniaturização de aparelhos eletrônicos. O desenvolvimento de técnicas de fabricação que possibilitaram a construção de transistores em larga escala e com baixíssimo custo permitiu que este dispositivo se tornasse amplamente utilizado em equipamentos eletrônicos. Atualmente, já é possível fabricar circuitos integrados baratos, onde milhões de transistores ocupam uma área de apenas alguns milímetros quadrados. O transistor foi inventado por John Bardeen, Walter Houser Brattain e William Bradford Shockley nos Laboratórios da Bell Telephone em O objetivo da pesquisa era desenvolver um dispositivo compacto e barato para substituir as válvulas termoiônicas empregadas nos sistemas de telecomunicações da época. Ironicamente, a equipe de Shockley pretendia implementar um transistor de efeito de campo, idealizado por Julius Edgar Lilienfeld antes de 1930, mas acabaram por verificar uma amplificação da corrente no ponto de contato do transistor. O dispositivo construído por Bardeen, Brattain e Shockley lhes rendeu o Prêmio Nobel de Física em 1956 e passou a ser adotado mundialmente na construção de aparelhos eletrônicos. Entre as vantagens dos transistores em relação às válvulas estão o menor consumo de potência e baixo custo. Entretanto, a maior vantagem foi demonstrada em 1958, quando Jack Kilby, da Texas Instruments, desenvolveu o primeiro circuito integrado. Tal circuito implementava um simples oscilador formado por transistores, resistores e capacitores, tornando viável a implementação de circuitos complexos empregando-se componentes integrados em um único chip. Os transistores bipolares são constituídos fisicamente por duas junções PN, e podem ser construídos nas versões NPN e PNP, conforme mostrado na Fig. III.1. (a) (b) Figura III.1: Construção física dos dois tipos de transistores bipolares de junção: o tipo NPN (a) e o tipo PNP (b). Os terminais do transistor bipolar são denominados Coletor (C), Base (B) e Emissor (E). A região de emissor é a mais fortemente dopada das três, conforme indicado pelo índice ++. A região 11

11 Capítulo III 12 de base, por sua vez, é menos dopada que a região de emissor, mas é mais fortemente dopada que a região de coletor, conforme indicado pelo índice + na Fig. III.1. Dessa forma, o transistor bipolar não é um dispositivo simétrico. Mesmo que as regiões de coletor e emissor sejam constituídas pelo mesmo tipo de semicondutor, as suas concentrações de dopantes diferem bastante. Para representar os transistores bipolares de junção em diagramas esquemáticos de circuitos, empregamos os símbolos apresentados na Fig. III.2 para os transistores NPN e PNP. O terminal com a seta identifica o emissor. O sentido da seta segue o mesmo padrão adotado no símbolo do diodo, onde a seta aponta da região P para a região N ou seja, a seta aponta no sentido da circulação de corrente quando a junção PN está diretamente polarizada. Por essa razão, a seta aponta da base para o emissor no símbolo do transistor NPN, e do emissor para a base no símbolo do transistor PNP. I B C I C I B E I E B B E I E C I C (a) (b) Figura III.2: Símbolos usados para representar transistores bipolares NPN (a) e PNP (b). III.1 - Modos de Operação do Transistor Bipolar de Junção O transistor bipolar pode ser operado em quatro diferentes modos, dependendo se as suas junções estão polarizadas direta ou reversamente. O comportamento físico do transistor em cada um desses modos de operação é descrito e modelado nesta seção, tomando-se como exemplo o transistor NPN. A operação física do transistor PNP é análoga e será tratada na Seção III.2. III Transistor no Modo de Corte O transistor bipolar de junção estará operando no modo de corte quando tivermos: Junção Base-Emissor Reversamente Polarizada Junção Base-Coletor Reversamente Polarizada Como todas as junções estão reversamente polarizadas, o transistor não conduz corrente elétrica significativa. Apenas aparecem correntes de fuga devido às junções PN reversamente polarizadas. V EB V CB Figura III.3: Transistor NPN operando no modo de corte.

12 Capítulo III 13 Na Fig. III.3 são mostradas as polaridades das tensões que devem ser aplicadas ao transistor NPN de modo a fazê-lo operar no modo de corte. III Transistor no Modo Ativo O transistor bipolar de junção estará operando no modo ativo quando tivermos: Junção Base-Emissor Diretamente Polarizada Junção Base-Coletor Reversamente Polarizada Nessa situação, o diodo formado pela junção base-emissor irá conduzir corrente elétrica. Como o emissor é bem mais dopado que a base, uma quantidade enorme de elétrons provenientes do emissor será injetada na base, conforme mostrado na Fig. III.4. Nessa figura são apresentadas as curvas da concentração de buracos injetados no emissor e de elétrons injetados na base, caso a região N de coletor não existisse. Essas curvas apresentam o mesmo aspecto apresentado anteriormente na Fig. II.8, em virtude da diferente concentração de dopantes nas regiões de emissor e base. Entretanto, a concentração real de elétrons injetados na base é afetada pela presença da junção base-coletor. Isso ocorre porque essa junção está reversamente polarizada e apresenta um campo elétrico que aponta do coletor para a base, conforme foi apresentado anteriormente na Fig. II.5. Esse campo elétrico impulsiona os elétrons que alcançam a junção base-coletor, empurrando-os diretamente para a região de coletor. Devido a esse campo elétrico, a concentração de elétrons diminui até zero exatamente onde existe a região de depleção da junção base-coletor reversamente polarizada, conforme mostrado na curva contínua da Fig. III.4. Conforme mostrado na Fig. III.4, o fato de o emissor ser bem mais dopado que a base faz com que grande parte dos elétrons provenientes do emissor penetrem profundamente na região da base alcançando a junção base-coletor. Além disso, quanto mais estreita for a região de base, maior será a quantidade de elétrons que conseguirá atingir o coletor. Em transistores bipolares comerciais, a região da base é normalmente construída com uma largura cerca de 150 vezes menor que o comprimento do transistor. Dessa forma, a grande maioria dos elétrons emitidos pelo emissor atravessam a V BE V CB I B I E I C Concentração de Buracos no Emissor Concentração de Elétrons na Base caso não existisse o Coletor Concentração de Elétrons na Base x Região de Depleção da Junção Base-Coletor Figura III.4: Transistor NPN operando no modo ativo.

13 Capítulo III 14 base e são coletados pelo coletor. Apenas uma pequena parcela dos elétrons provenientes do emissor se recombina com buracos na região da base. Os elétrons injetados na base pelo emissor são fornecidos pelo circuito externo através da corrente de emissor I E, indicada na Fig. III.4 lembre-se de que o sentido convencional da corrente elétrica é o inverso do sentido do movimento dos elétrons. Além de fornecer os elétrons injetados na base, uma pequena parcela da corrente de emissor é responsável por fornecer os elétrons que serão recombinados com os poucos buracos que a base injeta no emissor. A corrente de coletor I C, por sua vez, é constituída pela parcela dos elétrons provenientes do emissor que conseguiram atravessar a região da base e alcançaram a junção base-coletor. Essa corrente de coletor pode ser considerada como sendo uma fração da corrente de emissor: I C = α I E, (III.1) onde 0 < α < 1 é uma constante de proporcionalidade característica do transistor, cujo valor depende principalmente da largura da região da base e das dopagens das regiões de emissor, base e coletor. As constantes α normalmente verificadas em transistores comerciais são da ordem de 0,99 ou seja, cerca de 99% dos elétrons injetados na base alcançam o coletor. A corrente de base é a responsável por fornecer buracos para recombinar com alguns poucos elétrons provenientes do emissor. Efetivamente, o que acontece é o seguinte: pares elétron-buraco são gerados na região da base, os buracos produzidos são recombinados com alguns poucos elétrons provenientes do emissor e os elétrons gerados na base são drenados pelo circuito externo, formando a corrente de base I B. Escrevendo a Lei das Correntes de Kirchhoff para o transistor da Fig. III.4, teremos Aplicando (III.1) em (III.2), obtém-se I E = I C + I B. A relação (III.3) também pode ser reescrita da seguinte forma: (III.2) I C α = I C + I B I C = α 1 α I B. (III.3) I C = β I B, (III.4) onde o parâmetro β é dado por β = α 1 α. (III.5) Como a constante α é usualmente da ordem de 0,99, a constante β assumirá valores da ordem de 100. Portanto, de acordo com (III.4), a corrente de coletor em um transistor bipolar será centenas de vezes maior que a corrente de base! Essa característica faz do transistor bipolar um excelente dispositivo para amplificação de sinais quando operando no modo ativo. Usualmente, os manuais de fabricantes de transistor informam apenas o valor do parâmetro β, pois ele expressa diretamente o ganho de corrente que um determinado transistor é capaz de fornecer. Para obter o valor do parâmetro α correspondente, usamos α = β β + 1, (III.6) a qual foi obtida a partir de manipulações algébricas aplicadas a (III.5).

14 Capítulo III 15 III Transistor no Modo Ativo Reverso O transistor bipolar de junção estará operando no modo ativo reverso quando tivermos: Junção Base-Emissor Reversamente Polarizada Junção Base-Coletor Diretamente Polarizada Nota-se que o transistor bipolar operando no modo ativo reverso apresenta a polaridade das junções invertidas em relação à operação no modo ativo visto anteriormente. Essa situação é ilustrada na Fig. III.5 para um transistor NPN. V EB V BC I B I E I C Concentração de Elétrons na Base Concentração de Buracos no Coletor x Região de Depleção da Junção Base-Emissor Figura III.5: Transistor NPN operando no modo ativo reverso. Em virtude da polarização direta, a junção base-coletor conduz corrente elétrica. Entretanto, como a dopagem do coletor é a mais baixa, a quantidade de elétrons que o coletor injeta na base é muito pequena e pouquíssimos são aqueles que conseguem atingir o emissor sem sofrer recombinação com os buracos da base. Assim, a corrente de emissor fica significativamente menor que a corrente de coletor. Para essa situação, define-se: I E = α R I C. (III.7) Aplicando a Lei das Correntes de Kirchhoff, teremos que: I E = onde o ganho de corrente β R é dado por: I C = I E α R = I E + I B α R 1 α R I B = β R I B, β R = α R 1 α R. (III.8) Em ambos os parâmetros α R e β R, o índice R significa reverso, para identificar que tais parâmetros pertencem ao modelo do transistor operando no modo ativo reverso. Os valores típicos de α R variam

15 Capítulo III 16 de 0,02 a 0,5. Normalmente, esse modo de operação não é utilizado na grande maioria das aplicações de transistores bipolares. Uma das poucas aplicações desse modo de operação é encontrada em circuitos lógicos digitais da família TTL (Transistor-Transistor Logic), conforme será abordado no capítulo sobre circuitos digitais bipolares. III Transistor no Modo de Saturação O transistor bipolar de junção estará operando no modo de saturação quando tivermos: Junção Base-Emissor Diretamente Polarizada Junção Base-Coletor Diretamente Polarizada No modo de saturação ambas as junções PN do transistor estarão diretamente polarizadas, conforme ilustrado na Fig. III.6 para o transistor NPN. Dessa forma, o emissor injetará uma enorme quantidade de elétrons na base, assim como no modo ativo. Novamente, apenas uma pequena parcela dos elétrons injetados sofrerá recombinação com buracos da região da base e a maioria alcançará a junção base-coletor. Mesmo estando diretamente polarizada, a junção base-coletor ainda apresenta um campo elétrico apontando do coletor para a base, conforme visto anteriormente na Fig. II.6. Apesar desse campo elétrico ser menos intenso que aquele verificado quando a junção base-coletor está reversamente polarizada, os elétrons que alcançam a essa junção continuam sendo impulsionados para a região de coletor do mesmo modo que na operação em modo ativo. Além disso, a junção base-coletor também está diretamente polarizada, o que significa que elétrons provenientes do coletor também são injetados na base. Entretanto, como o coletor é mais fracamente dopado que a base, a quantidade de elétrons proveniente do coletor é significativamente menor que a quantidade vinda do emissor. Na Fig. III.6 temos duas curvas tracejadas mostrando as concentrações de elétrons injetados na base pelo emissor e pelo coletor, isoladamente. A curva da concentração total de elétrons injetados na base é apresentada através de uma linha contínua e é obtida a partir da superposição dos dois efeitos. Nota-se que a concentração de elétrons injetados V BE V BC I B I E I C Concentração de Buracos no Emissor Concentração Total de Elétrons na Base Concentração de Elétrons na Base provenientes do Emissor Concentração de Elétrons na Base provenientes do Coletor x Concentração de Buracos no Coletor Figura III.6: Transistor NPN operando no modo de saturação.

16 Capítulo III 17 na base no modo de saturação é significativamente maior que a verificada nos modos ativo e ativo reverso. Essa característica da operação do transistor bipolar no modo de saturação tem grande impacto no desempenho do transistor em circuitos digitais bipolares, conforme será discutido mais adiante. É importante observar, a partir da discussão acima, que o comportamento do transistor no modo de saturação pode ser compreendido como sendo a superposição dos efeitos observados para o transistor no modo ativo e no modo ativo reverso. A corrente de base I B, por exemplo, é responsável por fornecer buracos para recombinar com alguns poucos elétrons entre aqueles provenientes do emissor, como na Fig. III.4, e também fornecer buracos para se recombinarem com a maioria dos elétrons provenientes do coletor, como na Fig. III.5. Além disso, a corrente de base também deve suprir os buracos injetados no emissor e no coletor. Ao contrário da corrente de base, as correntes de coletor I C e de emissor I E são constituídas por duas parcelas com sentidos opostos, onde uma parcela corresponde à operação do transistor no modo ativo e a outra ao modo ativo reverso. A parcela referente ao modo ativo é usualmente a dominante, em virtude da elevada dopagem do emissor em relação ao coletor. Entretanto, isso faz com que a corrente total de coletor seja menor que aquela verificada quando o transistor está operando no modo ativo, ou seja I C < β I B. (III.9) Como o ganho de corrente do transistor operando no modo de saturação é menor que aquele obtido com o transistor operando no modo ativo, o modo de saturação não é adequado para o transistor operar como um amplificador. III.2 - O Transistor PNP Na seção anterior, a descrição do funcionamento físico do transistor bipolar de junção foi apresentada tomando-se como exemplo o transistor NPN. No caso do transistor PNP, a definição dos modos de operação é exatamente a mesma. A diferença é que as polaridades das tensões nos terminais desse transistor devem ser invertidas em relação às do transistor NPN. Para operar no modo de corte, ambas as junções deverão estar reversamente polarizadas. Na Fig. III.7 são apresentadas as polaridades das tensões que devem ser aplicadas ao transistor para que ele opere na região de corte. Note que essas polaridades são exatamente o inverso daquelas empregadas no transistor NPN. V BE V BC Figura III.7: Transistor PNP operando no modo de corte. Para operar no modo ativo, a junção base-emissor deverá estar diretamente polarizada, enquanto que a junção base-coletor deverá estar reversamente polarizada. Para o transistor PNP, essa situação é ilustrada na Fig. III.8. Em um transistor PNP, o emissor injeta uma enorme quantidade de buracos na região da base, onde alguns poucos são recombinados com elétrons e a grande maioria consegue

17 Capítulo III 18 V EB V BC I E I B I C Figura III.8: Transistor PNP operando no modo ativo. atingir a junção base-coletor. Como essa junção está reversamente polarizada, o campo elétrico da junção impulsiona os buracos diretamente para a região de coletor. Note que, além das polaridades das fontes de tensão estarem invertidas em relação ao transistor NPN, os sentidos das correntes também são invertidos. Isso acontece porque, no transistor PNP, as correntes de coletor e emissor são dominadas por buracos e a corrente de base é dominada por elétrons. Essa situação é exatamente o inverso do que ocorre em um transistor NPN. Também deve ser mencionado que as relações (III.1), (III.2) e (III.4) também são válidas para o transistor PNP operando no modo ativo. No modo ativo reverso, a junção base-emissor deverá estar reversamente polarizada, enquanto que a junção base-coletor deverá ser polarizada diretamente. Analogamente ao modo ativo, no transistor PNP tanto as polaridades como também os sentidos das correntes estarão invertidas em relação ao que se verifica no transistor NPN, conforme ilustrado na Fig. III.9. Além disso, as expressões (III.7) e (III.8) também são válidas para o transistor PNP operando no modo ativo reverso. V BE V CB I E I B I C Figura III.9: Transistor PNP operando no modo ativo reverso. Finalmente, no caso da operação no modo de saturação, ambas as junções deverão estar diretamente polarizadas. Para o transistor PNP, essa situação é ilustrada na Fig. III.10, onde temos a superposição dos efeitos dos modos ativo e ativo reverso. Novamente, verifica-se que tanto as polaridades das tensões, como também os sentidos das correntes, estão invertidos em relação ao transistor NPN. Um resumo dos modos de operação dos transistores NPN e PNP discutidos até aqui é apresentado na Tabela III.1. Nessa tabela, são também apresentadas as polaridades das tensões em ambas as junções para cada modo de operação.

18 Capítulo III 19 V EB V CB I E I B I C Figura III.10: Transistor PNP operando no modo de saturação. Tabela III.1: Modos de operação dos transistores bipolares de junção. Modos Junções Polaridades Base-Emissor Base-Coletor NPN PNP Corte Reversamente Reversamente V C > V B e V E > V B V B > V C e V B > V E Ativo Diretamente Reversamente V C > V B > V E V E > V B > V C Ativo Reverso Reversamente Diretamente V C < V B < V E V E < V B < V C Saturação Diretamente Diretamente V C < V B e V E < V B V B < V C e V B < V E III.3 - Modelagem Matemática dos Transistores Bipolares Uma vez apresentada uma descrição qualitativa da operação física do transistor bipolar de junção, chegou o momento de modelar matematicamente seu comportamento de modo a permitir a análise e o projeto de circuitos eletrônicos. O Modelo de Ebers-Moll é capaz de descrever a operação do transistor bipolar em todos os modos de operação apresentados na seção anterior. Esse modelo é consideravelmente complexo, sendo utilizado basicamente em simulações numéricas de circuitos com transistores. Para cálculos realizados manualmente, são empregadas aproximações do Modelo de Ebers-Moll. Esses modelos aproximados produzem resultados bastante coerentes com aqueles obtidos experimentalmente. Uma desvantagem dos modelos aproximados é o fato de que existe um modelo específico para cada modo de operação, enquanto que o Modelo de Ebers-Moll é válido para todos os modos possíveis. III Modelo de Ebers-Moll Os modelos apresentados na Fig. III.11 foram desenvolvidos por Jewell James Ebers e John Louis Moll com o objetivo de descrever matematicamente o comportamento do transistor bipolar em todos os seus modos de operação. Nesses modelos, os diodos representam as junções PN dos transistores, enquanto que as fontes controladas modelam as parcelas de corrente formadas pelos portadores de carga que conseguem atravessar completamente a região da base. Com relação a essas fontes de corrente, o parâmetro α é o ganho de corrente do emissor para o coletor que se obtém quando o transistor está polarizado no modo ativo. Conforme mencionado na Seção III.1, o parâmetro α assume usualmente valores bem próximos da unidade, tais como 0,99. Já o parâmetro α R, representa o ganho de corrente do coletor para o emissor quando o transistor

19 Capítulo III 20 C C I DC I DE I DC I DE B B I DE R I DC I DE R I DC (a) E (b) E Figura III.11: Modelos de Ebers-Moll para os transistores NPN (a) e PNP (b). está polarizado no modo ativo reverso. Tal parâmetro assume, usualmente, valores na faixa de 0,02 a 0,5. As equações que modelam o comportamento físico dos diodos da Fig. III.11(a) são ) I DE = I SE (e V BE/v T 1, (III.10) ) I DC = I SC (e V BC/v T 1 ; (III.11) onde I SE e I SC são constantes que dependem da temperatura, da dopagem e das dimensões geométricas do dispositivo. O parâmetro v T é a tensão térmica, dada por v T = k T q, (III.12) onde k é a constante de Boltzmann (k = 1, m2 kg s 2 K ), T é a temperatura absoluta em Kelvins e q é a carga do elétron (q = 1, C). Na condição de temperatura ambiente, v T 25 mv. Ebers e Moll provaram que: α I SE = α R I SC = I S, (III.13) onde I S é uma constante definida a partir de (III.13), que usualmente assume valores na faixa de a A. Dessa forma, (III.10) e (III.11) poderão ser reescritas da seguinte forma: I DE = I S α ( ) e V BE/v T 1, (III.14) I DC = I ( ) S e V BC/v T 1. (III.15) α R Então, a corrente de emissor do transistor apresentado no modelo da Fig. III.11(a) é dada por I E = I DE α R I DC = I S α ( ) ( e V BE/v T 1 I S ) e V BC/v T 1. (III.16)

20 Capítulo III 21 A corrente de coletor, por sua vez, é dada por I C = α I DE I DC ) = I S (e V BE/v T 1 I ( ) S e V BC/v T 1. α R (III.17) Por fim, a corrente de base será I B = (1 α) I DE + (1 α R ) I DC = 1 α ( ) α I S e V BE/v T α ( ) R I S e V BC/v T 1 α R = I ( ) S e V BE/v T 1 + I ( ) S e V BC/v T 1, β β R (III.18) onde temos que β = α 1 α e β R = α R 1 α R. (III.19) Note que essas são exatamente as expressões empregadas na definição dos ganhos de corrente β e β R apresentadas em (III.5) e (III.8), respectivamente. Foram apresentadas acima as equações do Modelo de Ebers-Moll para o transistor NPN (Fig. III.11(a)). As equações referentes ao modelo do transistor PNP são perfeitamente análogas, respeitandose os sentidos das correntes e as polaridades das tensões da Fig. III.11(b). Como o Modelo de Ebers-Moll é consideravelmente complexo para ser utilizado em análises de circuitos feitas à mão, aproximações serão propostas a seguir para simplificar o modelo em cada um dos principais modos de operação. Como o modo ativo reverso não possui aplicação na grande maioria dos circuitos com transistores bipolares, o presente texto somente fará uso de modelos simplificados para o transistor operando nos modos de corte, ativo e saturação. III Transistor Operando em Corte Quando o transistor bipolar está em corte, as suas duas junções estarão reversamente polarizadas. Portanto, os dois diodos do modelo de Ebers-Moll estarão em corte. Dessa forma, é razoável considerar que I DE I DC 0. Consequentemente, teremos que I E I C I B 0. III Transistor Operando no Modo Ativo Quando o transistor bipolar está operando no modo ativo, a junção base-emissor estará diretamente polarizada. Sendo assim, o diodo correspondente a essa junção no modelo de Ebers- Moll estará diretamente polarizado e conduzindo corrente. Conforme será mostrado mais adiante, quando este diodo está conduzindo correntes da ordem de 1 ma, a tensão que aparece entre seus terminais é V BE 0,6 V. Consequentemente, nas equações do modelo de Ebers-Moll, teremos que e V BE/v T e 0,6/0,025 = 2, Além disso, como a junção base-coletor estará reversamente polarizada (V BC < 0), então e V BC/v T da seguinte forma: I E = I S α 1. Portanto, (III.16)-(III.18) podem ser aproximadas ( ) ( ) e V BE/v T 1 I S e V BC/v T 1 I S α ev BE/v T + I S I S α ev BE/v T ; (III.20)

21 Capítulo III 22 ) I C = I S (e V BE/v T 1 I ( ) S e V BC/v T 1 α R I S e V BE/v T I S e V BE/v T ; I B = I S β + I S α R ( ) e V BE/v T 1 + I ( ) S e V BC/v T 1 β R I S β ev BE/v T I S β R I S β ev BE/v T. (III.21) (III.22) De acordo com as equações simplificadas acima, também podemos escrever I C = I S e V BE/v T ; (III.23) I E = I C α ; I B = I C β. (III.24) (III.25) Note que as duas últimas relações são as mesmas apresentadas em (III.1) e (III.4). A partir de (III.23) e (III.24), o modelo de Ebers-Moll apresentado na Fig. III.11(a) para o transistor NPN pode ser aproximado conforme mostrado na Fig. III.12(a). Comparando esse modelo com o da Fig. III.11(a), verifica-se que o modelo aproximado foi obtido simplesmente retirando-se o diodo da junção base-coletor já que este estará reversamente polarizado e zerando-se a fonte de corrente controlada pela corrente nesse diodo. Analogamente, o modelo aproximado para o transistor PNP é apresentado na Fig. III.12(b). Como ambos os modelos podem ser considerados como redes de dois acessos, onde os terminais de entrada são formados pela base e o emissor e os terminais de saída formados pela base e o coletor, ambos são conhecidos como modelos de base comum, pois o terminal de base é comum às portas de entrada e de saída. I E I E I E I E C E C E B (a) B (b) Figura III.12: Modelos base-comum aproximados para os transistores NPN (a) e PNP (b) operando no modo ativo. Analogamente, (III.23) e (III.25) também podem ser empregadas para obter um modelo aproximado, onde o terminal comum entre a entrada e a saída é o emissor. Tais modelos são apresentados na Fig. III.13, e são conhecidos como modelos de emissor comum. Entretanto, apesar de serem aproximações do Modelo de Ebers-Moll, os modelos apresentados nas Figuras III.12 e III.13 não são adequados para cálculos realizados manualmente. Isso se deve à presença do diodo, modelado pela relação exponencial (III.23). Com o objetivo de simplificar os modelos das Figuras III.12 e III.13, pode-se adotar a mesma idéia empregada nas análises de circuitos com diodos, onde esse dispositivo é substituído por uma fonte de tensão de 0,6 ou 0,7 V. Conforme será mostrado na próxima seção, 0,6 V é aproximadamente o valor de tensão que aparece entre os terminais de base e emissor quando a corrente de coletor é da ordem de 1 ma.

22 Capítulo III 23 B C E I B I B I B I B E B C (a) (b) Figura III.13: Modelos emissor-comum aproximados para os transistores NPN (a) e PNP (b) operando no modo ativo. Portanto, seguindo essa ideia, os modelos aproximados das Figuras III.12 e III.13 podem ser reescritos conforme apresentado nas Figuras III.14 e III.15, respectivamente. Tais modelos produzem resultados bastante coerentes com aqueles verificados em medidas experimentais e em simulações numéricas realizadas empregando o Modelo de Ebers-Moll. Tais modelos serão adotados neste livro para realizar a análise manual de circuitos eletrônicos contendo transistores bipolares. I E I E I E I E C E C E V BE V EB B B (a) (b) Figura III.14: Modelos base-comum simplificados para os transistores NPN (a) e PNP (b) operando no modo ativo. Normalmente utiliza-se V BE V EB 0,6 V. B C E V BE I B I B V EB I B I B E B C (a) (b) Figura III.15: Modelos emissor-comum simplificados para os transistores NPN (a) e PNP (b) operando no modo ativo. Normalmente utiliza-se V BE V EB 0,6 V. III Transistor Operando no Modo de Saturação Quando o transistor bipolar está operando no modo de saturação, ambas as junções estarão diretamente polarizadas. Dessa forma, assim como foi feito para o modelo do transistor operando no modo ativo, pode-se simplificar o modelo substituindo ambos os diodos do modelo de Ebers-Moll por fontes de tensão fixas. Conforme será mostrado na próxima seção, quando o transistor está no modo de saturação, a junção base-emissor apresenta uma tensão de aproximadamente 0,6 V. Já a junção base-coletor, apresentará uma tensão de aproximadamente 0,4 V. Essa diferença nas tensões das junções se deve à diferença de dopagem entre as regiões de emissor, base e coletor. Como o emissor é muito mais dopado que o coletor, já é esperado que a junção base-emissor tenha uma barreira de potencial maior que a da junção base-coletor.

23 Capítulo III 24 Com base no exposto acima, os modelos simplificados de base comum para o transistor operando no modo de saturação são apresentados na Fig. III.16, onde se verifica que os diodos diretamente polarizados do Modelo de Ebers-Moll foram substituídos pelas fontes de tensão fixas correspondentes. C E C E V BC V BE V CB V EB B B (a) (b) Figura III.16: Modelos base-comum simplificados para os transistores NPN (a) e PNP (b) operando no modo de saturação. Normalmente utilizam-se V BE V EB 0,6 V e V BC V CB 0,4 V. Assim como no caso do transistor operando no modo ativo, também podem ser obtidas versões em emissor comum para os modelos do transistor em saturação. Para isso, basta usar a Lei das Malhas para obter a tensão entre coletor e emissor em um transistor saturado. No caso do transistor NPN da Fig. III.16(a), teremos que V CE = V C V E = V C V B V E + V B = (V B V E ) (V B V C ) = V BE V BC = 0,2 V. (III.26) No caso do transistor PNP, o resultado é análogo. Portanto, com base nesse resultado, os modelos em emissor comum para o transistor operando no modo de saturação são apresentados na Fig. III.17. B C E V BE V CE V EB V EC E B C (a) (b) Figura III.17: Modelos emissor-comum simplificados para os transistores NPN (a) e PNP (b) operando na saturação. Normalmente utiliza-se V BE = 0,6 V e V CE = 0,2 V. Neste ponto, deve ser mencionado que os modelos de base comum e de emissor comum são perfeitamente equivalentes, tanto no caso do transistor operando no modo ativo, como também na saturação. Qualquer um dos dois pode ser empregado na análise de um determinado circuito contendo transistores. A escolha de qual modelo adotar em uma determinada análise normalmente é influenciada pela complexidade dos cálculos. A análise de um circuito específico pode ser muito mais fácil de ser realizada com um determinado modelo do que com outro, embora ambos levem ao mesmo resultado. A habilidade de julgar qual modelo será mais adequado é adquirida através da experiência do projetista. III.4 - Curvas Características do Transistor Bipolar Além dos modelos numéricos apresentados na seção anterior, uma excelente forma de se visualizar o comportamento físico do transistor é através das suas curvas características. Como o transistor

24 Capítulo III 25 é um dispositivo de três terminais, as curvas características são normalmente obtidas variando-se a tensão entre dois terminais do transistor e medindo-se a corrente em algum dos três terminais do dispositivo, enquanto a tensão ou a corrente entre outros dois terminais é mantida constante. As curvas características do transistor bipolar podem ser perfeitamente obtidas a partir do Modelo de Ebers-Moll, mas a grande vantagem da visualização gráfica que elas proporcionam reside no fato de permitir que projetista estime qualitativamente qual será o comportamento de um determinado circuito antes mesmo de realizar simulações ou medidas experimentais. Nesta seção, são apresentadas as principais curvas características dos transistores bipolares. Essas curvas são úteis na caracterização dos dispositivos e, por esse motivo, são normalmente encontradas nos manuais fornecidos pelos fabricantes de transistores. III Característica de Base Comum A curva característica de base comum é obtida medindo-se a corrente de coletor para cada valor de tensão aplicada entre os terminais de coletor e base, mantendo-se a corrente de emissor fixa. O circuito empregado na obtenção dessa curva característica é apresentado na Fig. III.18. Note que o terminal de base é comum à fonte de tensão V CB e à fonte de corrente I E. Por essa razão, as curvas obtidas com esse arranjo recebem o nome de características de base comum. I C I E V CB Transistor no Modo de Saturação Transistor no Modo Ativo I C C I C C V CB 0 I DE V CB I DC 0 0 I DE B B I DE R I DC I DE R I DC I E I E E E Figura III.18: Circuito usado na obtenção das curvas características de base comum de um transistor bipolar NPN. Na figura o transistor é substituído pelo seu respectivo modelo de Ebers-Moll. Na Fig. III.19, são apresentadas as curvas características de base comum, obtidas para diferentes valores da corrente de emissor I E. Observando o aspecto das curvas, nota-se que a corrente de coletor permanece praticamente independente da tensão V CB enquanto esta polariza reversamente a junção base-coletor, mantendo o transistor no modo ativo. Assim, de acordo com o Modelo de Ebers-Moll da Fig. III.18, a corrente de coletor será dada por I C = α I E,

25 Capítulo III 26 I C I E5 I E4 I E3 I E2 I E1-0, Modo Ativo V CB Figura III.19: Curvas características de base comum, onde cada curva foi obtida para uma determinada corrente de emissor I E. enquanto a junção PN entre base e coletor estiver reversamente polarizada. Assim, o gráfico da Fig. III.19 confirma a equação (III.24), onde a corrente de coletor é proporcional à corrente de emissor no modo ativo. Como a corrente de emissor foi mantida constante na obtenção de cada uma das curvas características, a corrente de coletor também permaneceu constante enquanto o transistor operou no modo ativo. Quando a tensão V CB assume valores negativos, polarizando a junção base-coletor diretamente, o diodo dessa junção começa a conduzir corrente. Assim, de acordo com o Modelo de Ebers-Moll, a corrente de coletor passará a ser I C = α I DE I ( ) S e V CB/v T 1 < α I E. α R Dessa forma, a corrente de coletor será reduzida exponencialmente conforme a tensão V CB < 0 cresce em módulo. Esse decrescimento exponencial na corrente de coletor é verificado nas curvas características da Fig. III.19. Nelas nota-se que a corrente de coletor começa a sofrer uma redução significativa para V CB < 0,4 V, caracterizando o modo de saturação, onde I C < α I E. Em virtude desses resultados, o valor de 0,4 V foi o escolhido para aproximar a tensão na junção base-coletor no modelo simplificado da Fig. III.16. Observação Observando as curvas características da Fig. III.19, notamos que a corrente de coletor permanece praticamente constante quando a tensão entre coletor e base V CB > - 0,4 V. Dessa forma, podemos descrever muito bem o comportamento do transistor nessa faixa de tensão usando o modelo simplificado obtido para o modo ativo. Dessa forma, podemos considerar que o transistor bipolar NPN opera no modo ativo quando V CB > - 0,4 V. III Características de Emissor Comum Uma das características de emissor comum é obtida fixando-se a tensão entre coletor e emissor V CE, e medindo a corrente de coletor I C para diferentes valores da tensão entre base e emissor V BE.

26 Capítulo III 27 A tensão fixa V CE é escolhida de modo a fazer com que o transistor opere no modo ativo. Na Fig. III.20 é apresentado o arranjo para a extração dessas curvas características, onde verifica-se que o terminal de emissor é comum a ambas as fontes de tensão. I C C I C V CE V BE 0 I DE B V CE I DE R I DC V BE Figura III.20: Circuito usado na obtenção das curvas características de emissor comum de um transistor bipolar NPN. Na figura o transistor é substituído pelo seu respectivo modelo de Ebers-Moll. E I C T 4 T 5 T 6 T 3 T 2 T 1 V BE 0,4 0,5 0,6 0,7 Figura III.21: Curvas características de emissor comum, mostrando o efeito da temperatura sobre o comportamento do transistor. Na figura, T 1 < T 2 < T 3 < T 4 < T 5 < T 6 representam as temperaturas em que cada curva foi obtida. O aspecto dessas curvas características de emissor comum é apresentado na Fig. III.21, onde cada curva foi obtida para uma temperatura diferente. aspecto exponencial previsto pelo modelo de Ebers-Moll: I C = α I E = α I S α Note que todas as curvas apresentam o ( ) e V BE/v T 1 I S e V BE/v T. Além disso, verifica-se que o transistor apresenta V BE 0,6 V para uma ampla faixa de valores da corrente de coletor. Por essa razão, nos modelos simplificados das Figuras III.14 e III.15, o diodo da junção base-emissor no modelo de Ebers-Moll foi substituído por uma fonte de tensão fixa com esse valor.

27 Capítulo III 28 Observação É muito importante atentar para o fato de que essa curva característica do transistor varia consideravelmente com a temperatura. De acordo com a Fig. III.21, nota-se que a tensão de joelho da curva diminui com o aumento da temperatura. Esse efeito se deve ao fato de que o parâmetro I S aumenta significativamente com a temperatura, deslocando a curva exponencial para cima. Normalmente, esse efeito faz com que a tensão de joelho da curva exponencial diminua aproximadamente 2 mv por cada grau Celsius de aumento na temperatura do dispositivo. Essa redução na tensão de joelho deve ser levada em conta em projetos de circuitos de polarização para evitar o problema da instabilidade térmica, conforme será visto na Seção III.6. Outra característica de emissor comum muito útil é obtida fixando-se a corrente de base e medindo-se a corrente de coletor para diferentes valores da tensão V CE. O arranjo para a medição dessa característica é apresentado na Fig. III.22. I C Transistor no Modo de Saturação V CE 0,2 V I B V CE Transistor no Modo Ativo V CE 0,2 V C I C C I C I DC I DE 0 I DE B V CE B V CE I DE R I DC I DE R I DC I B I B E E Figura III.22: Circuito usado na obtenção das curvas características de emissor comum de um transistor bipolar NPN. Na figura o transistor é substituído pelo seu respectivo modelo de Ebers-Moll. Analogamente ao que foi verificado na característica de base comum, enquanto a tensão V CE é grande o suficiente para manter o transistor operando no modo ativo, a corrente de coletor se mantém praticamente constante. Isso ocorre em virtude de o diodo da junção base-coletor estar reversamente polarizado, fazendo com que: Consequentemente: I DE = I B + α I DE I DE = I B 1 α. I C = α I DE = α 1 α I B = β I B. Na expressão acima devemos recordar a relação entre os parâmetros α e β apresentada em (III.5). Assim, como a corrente de base I B é mantida constante durante a medição de cada uma das curvas

28 Capítulo III 29 I C I B5 I B4 I B3 I B2 I B1 0,2 0,5 1,0 1,5 2,0 2,5 3,0 Modo Ativo V CE Figura III.23: Curvas características de emissor comum, onde I B1 < I B2 < I B3 < I B4 < I B5 representam as correntes de base em que cada uma das curvas foi obtida. características, a corrente I C resultante fica aproximadamente constante enquanto o transistor é mantido no modo ativo. De acordo com a Fig. III.23, verifica-se também que a corrente de coletor diminui exponencialmente quando V CE < 0,2 V. Isso acontece porque o transistor entra no modo de saturação e a componente de corrente da junção base-coletor reduz a corrente total de coletor da seguinte forma: I C = α I DE I ( ) S e V BC/v T 1 = α I DE I ( ) S e (V BE V CE )/v T 1. α R α R Observe que esse é o mesmo mecanismo que causa a queda abrupta na corrente de coletor verificada nas curvas características de base comum, fazendo com que I C < β I B quando o transistor opera no modo de saturação. Como o joelho da curva característica de base comum ocorreu para V BC 0,4 V, então, o joelho da curva I C V CE ocorrerá em: V BC = V BE V CE 0,4 0,6 V CE V CE 0,2V (III.27) O que está de acordo com as curvas apresentadas na Fig. III.23. Portanto, podemos considerar que o transistor estará no modo ativo quando V CE > 0,2 V. Observação Se observarmos atentamente os gráficos da Fig. III.23, notaremos que as curvas de emissor comum não são perfeitamente constantes quando o transistor está no modo ativo. Na verdade, a corrente de coletor apresenta um ligeiro aumento conforme a tensão V CE aumenta. Essa dependência bastante sutil ocorre em virtude do chamado Efeito Early, que será discutido na seção a seguir. III Efeito de Modulação da Largura da Base (Efeito Early) Ao levantar as curvas características de emissor comum, apresentadas na Fig. III.23, verificou-se que há uma dependência de I C com respeito à tensão V CE mesmo quando o transistor está operando

29 Capítulo III 30 no modo ativo. É importante notar que esse efeito não é previsto pelo Modelo de Ebers-Moll da Fig. III.11. No modo ativo, a junção base-emissor do transistor encontra-se diretamente polarizada. Por essa razão, a tensão sobre essa junção tende a se manter em torno de 0,6 V. Consequentemente, a maior parte da variação da tensão V CE irá incidir sobre a junção base-coletor, que estará reversamente polarizada. Quanto maior for a tensão reversa aplicada à junção base-coletor, maior será a largura da região de depleção dessa junção. Em um transistor NPN, por exemplo, o alargamento da região de depleção diminui a largura efetiva da base, que contém buracos para recombinar com alguns poucos elétrons provenientes do emissor. Na Seção III.1, foi visto que a maioria dos elétrons provenientes do emissor conseguem atravessar a base e atingir o coletor quando o transistor está operando no modo ativo. Também foi visto que quanto mais estreita for a região da base, mais elétrons conseguem atingir o coletor sem se recombinar com os buracos presentes na base, aumentando a corrente I C. Portanto, ao se elevar a tensão reversa da junção base-coletor, aumenta-se a corrente de coletor I C, pois a largura efetiva da base é progressivamente reduzida com o alargamento da região de depleção. Essa situação é ilustrada na Fig. III.24. V BE V CB I B I E I C Largura Efetiva da Base Região de Depleção Figura III.24: Estreitamento da largura efetiva da base em virtude da região de depleção da junção base-coletor. James M. Early descobriu que se prolongarmos os trechos retos das curvas características de emissor comum, conforme mostrado na Fig. III.25, as retas dos prolongamentos convergem aproximadamente para um mesmo ponto, que corresponde à tensão V A. Essa tensão ficou conhecida como Tensão de Early. 50 V. Em transistores comerciais, V A assume tipicamente valores superiores a Essa dependência aproximadamente linear da corrente de coletor com respeito à tensão V CE pode ser levada em conta no modelo do transistor no modo ativo modificando-se (III.23) do seguinte modo: ( I C = I S e V BE/v T 1 + V ) CE. (III.28) V A Note que se (III.28) fosse válida para qualquer valor de V CE, mantendo V BE constante, essa expressão corresponderia exatamente à equação das retas tracejadas na Fig. III.25. Entretanto, devemos lembrar que (III.28) só é válida para V CE > 0,2 V, ou seja, quando o transistor está operando no modo ativo. A partir de (III.28), podemos obter um modelo para o transistor bipolar operando no modo ativo de modo que o Efeito Early seja levado em conta no cálculo da corrente de coletor. Para isso,

30 Capítulo III 31 I C V A V CE Figura III.25: Ao se prolongar os trechos retos das curvas características de emissor comum, as retas convergem para a Tensão de Early V A. fazemos I C = I S e V BE/v T + I S e V BE/v T V A V CE. Note que a corrente de coletor é formada pela soma de dois termos, onde o primeiro é igual à corrente de coletor no modo ativo obtida pelo Modelo de Ebers-Moll sem considerar o Efeito Early, e o segundo é linearmente proporcional à tensão V CE. Assim, lembrando que β I B = I S e V BE/v T no Modelo de Ebers-Moll, e definindo uma resistência de saída R O (V BE ) = escrever I C = β I B + V CE R O (V BE ). V A I S e V BE /v T, podemos (III.29) A partir dessa expressão obtemos o modelo da Fig. III.26(a), onde a fonte controlada β I B está conectada em paralelo com a resistência R O (V BE ) para fazer com que a corrente de coletor total seja dada pela soma das duas parcelas em (III.29). B C E V BE I B I B R O ( V BE ) V EB I B I B R O ( V EB ) E B C (a) (b) Figura III.26: Modelos emissor-comum aproximados para os transistores NPN (a) e PNP (b) operando no modo ativo levando em consideração o Efeito Early. No caso de transistores PNP, a modelagem do Efeito Early é análoga: ( I C = I S e V EB/v T 1 + V ) EC = β I B + V EC V A R O (V EB ), (III.30) V onde a resistência de saída R O (V EB ) = A. Assim, o modelo do transistor PNP no modo I S e V EB /v T ativo considerando o Efeito Early fica conforme mostrado na Fig. III.26(b).

31 Capítulo III 32 Observação Os modelos apresentados na Fig. III.26 indicam que o Efeito Early é o responsável por fazer com que a fonte de corrente controlada que produz I C não seja ideal. Dessa forma, o transistor no modo ativo opera como uma fonte de corrente controlada que possui uma resistência de saída finita e não linear dada por R O(V BE). Como a contribuição do Efeito Early para a corrente de coletor é bastante sutil isso pode ser constatado no gráfico da Fig. III.23, essa contribuição será desprezada na maioria das análises apresentadas neste texto. Somente quando esse efeito for significativo, ele será mencionado e considerado nos cálculos. III.5 - Análise de Circuitos em Corrente Contínua (DC) Na Seção III.3, foram apresentados os modelos simplificados para descrever o comportamento físico do transistor bipolar de junção. Conforme mencionado, tais modelos são bastante adequados para a realização de cálculos manuais durante a análise e o projeto de circuitos eletrônicos. O objetivo desta seção é justamente mostrar como aqueles modelos simplificados podem ser empregados na análise de circuitos operando em corrente contínua. O projeto desse tipo de circuito será abordado na próxima seção. De acordo com o que foi visto na Seção III.3, existe um modelo simplificado específico para cada modo de operação do transistor bipolar. Dessa forma, deve-se escolher qual modelo será utilizado antes de realizar a análise de um circuito. Entretanto, em uma análise, nem sempre nós sabemos a priori em qual modo o transistor estará operando em muitas análises é justamente isso o que se deseja saber. Então vem a pergunta: como é que vamos saber em que modo de operação o transistor está antes de analisar o circuito? A resposta é bem simples: não é necessário saber a priori qual o modo de operação, o próprio resultado da análise irá indicá-lo. Isso pode soar um pouco estranho, pois sem saber em qual modo de operação o transistor está, não saberemos qual modelo simplificado iremos escolher para executar a análise. Para resolver esse problema, o procedimento a ser adotado é o seguinte: suponha que o transistor está em um determinado modo de operação pode ser qualquer um deles. Assim, empregando o modelo referente ao modo de operação escolhido, executa-se a análise do circuito. Uma vez obtidas as tensões e as correntes no transistor, pode-se testar se o resultado é coerente com o modo de operação escolhido. Caso não sejam coerentes, houve uma contradição entre o modelo empregado na análise e o resultado obtido por ele, indicando que a suposição inicial é falsa. Assim, deve-se supor que o transistor está em um outro modo de operação e proceder à análise novamente. Esse processo deve ser repetido até que o resultado obtido seja coerente com o modo de operação escolhido. Os exemplos apresentados a seguir ilustram como esse procedimento é realizado para os três principais modos de operação do transisto bipolar. Exemplo iii.1 Para o circuito apresentado abaixo, decida em qual modo de operação o transistor está polarizado e calcule as tensões de coletor, base e emissor em relação à terra. Assim como as correntes de base, coletor e emissor. Considere um transistor Q 1 com β = 100. Solução:

32 Capítulo III 33 Se supusermos que o transistor está operando em corte, então todas as correntes nos terminais do transistor serão aproximadamente nulas. Consequentemente: V C = V CC R C I C = 10 V; V B = V BB = 4 V; V E = R E I E = 0. V BB = 4 V 1 V CC I C = 10 V R C Q 1 I E R E = 4,7 k = 3,3 k De acordo com os resultados acima, temos que V C > V B, indicando que a junção base-coletor de Q 1 está reversamente polarizada. Entretanto, temos também que V B > V E, indicando que a junção base-emissor estará diretamente polarizada, o que contraria a suposição de que Q 1 estaria operando em corte vide Tabela III.1. Com isso, conclui-se que o transistor não está operando em corte. Portanto, os resultados obtidos acima não são válidos. Por outro lado, supondo Q 1 no modo ativo, podemos empregar o modelo simplificado da Fig. III.15. Assim, escrevendo a equação da malha 1, temos: V BB V BE R E I E = 0. Resolvendo e substituindo os valores numéricos, obtém-se: I E = VBB VBE = 4 0,6 = 1,03 ma. R E 3,3 Uma vez obtida a corrente de emissor, as correntes de coletor e de base podem ser calculadas a partir de (III.24) e (III.25): I C = α I E = β IE = 1,02 ma; β + 1 I B = IC β = 10,2 µa. Com os valores das correntes calculadas, podemos obter as tensões nos terminais do transistor em relação ao potencial de terra: V C = V CC R C I C = 10 4,7 1,02 = 5,2 V; V B = V BB = 4 V; V E = R E I E = 3,3 1,03 = 3,4 V. Note que a tensão de emissor também poderia ser calculada alternativamente através da relação: V E = V BB V BE = 4 0,6 = 3,4 V. Finalmente, devemos verificar se os resultados obtidos são coerentes com a suposição de que o transistor está operando no modo ativo. Como o próprio modelo utilizado nos cálculos fixa em 0,6 V a tensão V BE, não é necessário verificar se a junção base-emissor está diretamente polarizada. Apenas devemos verificar a polaridade da junção base-coletor: V BC = V B V C = 4 5,2 = 1,2 V. Esse resultado mostra que a junção base-coletor de Q 1 está reversamente polarizada, exatamente como deve estar para que o transistor opere no modo ativo. Portanto a suposição inicial está correta e a análise do circuito está concluída. De acordo com o procedimento adotado no problema acima, o teste para verificar se o modo de

33 Capítulo III 34 operação suposto é coerente com os resultados obtidos envolveu observar a polaridade das junções. No modo de corte, ambas as junções devem estar reversamente polarizadas. Enquanto que no modo ativo, a junção base-emissor deve estar diretamente polarizada e a junção base-coletor polarizada reversamente. Uma particularidade a ser salientada no exemplo acima é o fato de que não é necessário verificar a polaridade da junção base-emissor quando a operação no modo ativo é suposta. Isso acontece porque o próprio modelo simplificado do transistor operando no modo ativo fixa a tensão V BE em 0,6 V, com polarização direta. Consequentemente, em qualquer resultado obtido com esse modelo, essa junção estará diretamente polarizada. No caso do transistor operando no modo de saturação, uma situação semelhante acontece. Isso faz com que o teste para verificar a operação do transistor na saturação seja ligeiramente diferente daquele empregado para verificar os modos de corte e ativo. Essa situação é ilustrada no exemplo a seguir. Exemplo iii.2 Para o circuito apresentado ao lado, decida em qual modo de operação o transistor está polarizado e calcule as tensões de coletor, base e emissor em relação à terra. Assim como as correntes de base, coletor e emissor. Considere um transistor Q 1 com β = 100. Solução: Supondo que o transistor Q 1 está operando na região ativa, podemos começar a análise do circuito através da equação da malha 1: V BB 5,0 V R B 50 k I B V CC I C 1 = 10 V R C 3 k Q 1 V BB R B I B V BE = 0. Resolvendo a equação acima e substituindo os valores numéricos, teremos: I B = VBB VBE = 5 0,6 = 0,088 ma. R B 50 Com a corrente de base calculada, podemos obter as correntes de coletor e emissor: I C = β I B = 8,8 ma; I E = I C + I B = (β + 1) I B = 8,89 ma. Uma vez calculadas as correntes nos terminais do transistor, podemos proceder ao cálculo das tensões de coletor, base e emissor em relação ao potencial de terra: V C = V CC R C I C = ,8 = 16,4 V; V B = V BB R B I B = ,088 = 0,6 V; V E = 0. Nesse caso a tensão sobre a junção base-coletor será: V BC = V B V C = 17 V. Tal resultado indica que a junção base-coletor está polarizada diretamente, o que contraria a suposição inicial de que Q 1 estaria operando no modo ativo. Portanto, a suposição é falsa e os resultados obtidos acima não são válidos.

34 Capítulo III 35 Supondo que o transistor Q 1 está operando no modo de saturação, empregaremos o modelo simplificado apresentado na Fig. III.17 na análise do circuito. Escrevendo novamente a equação da malha 1, teremos: V BB R B I B V BE = 0. V BB 5,0 V R B 50 k I B V CC I C 1 = 10 V R C 3 k Q 1 2 Resolvendo essa equação, obtém-se o resultado: I B = VBB VBE R B = 0,088 ma. Entretanto, quando o transistor está operando na saturação, a igualdade I C = β I B não é válida. Por outro lado, de acordo com o modelo da Fig. III.17, temos que V CE 0,2 V. Dessa forma, podemos encontrar as demais correntes escrevendo a equação da malha 2: V CC R C I C V CE = 0. Resolvendo a equação e substituindo os valores numéricos, obtemos: I C = VCC VCE 10 0,2 = = 3,27 ma. R C 3 Assim, a corrente de emissor é obtida diretamente a partir da Lei das Correntes de Kirchhoff: I E = I C + I B = 3,27 + 0,088 = 3,36 ma. Uma vez obtidas as correntes, também podemos obter as tensões nos terminais do transistor: V C = V E + V CE = 0,2 + 0 = 0,2 V; V B = V E + V BE = 0,6 + 0 = 0,6 V; V E = 0. Entretanto, nós não podemos verificar as polaridades das junções para verificar se os resultados são coerentes com a suposição de que Q 1 está realmente operando no modo de saturação. Isso porque o próprio modelo simplificado da Fig. III.17 já fixa as tensões entre os terminais do transistor, produzindo sempre resultados com ambas as junções diretamente polarizadas. Para verificar a operação no modo de saturação é necessário testar a condição (III.9), onde a corrente de coletor deve ser menor que aquela que o transistor apresentaria caso estivesse operando no modo ativo ou seja, I C < β I B. No que se refere aos resultados obtidos acima, temos que I C = 3,27 ma e que β I B = 8,8 ma, o que é coerente com a condição I C < β I B. Portanto, podemos concluir que Q 1 está mesmo operando na saturação e que os resultados obtidos acima são válidos. O próximo exemplo ilustra como o uso de técnicas de análise de circuitos, como o Equivalente de Thévenin, podem ser bastante úteis na análise de circuitos com transistores bipolares. Exemplo iii.3 Para o circuito apresentado a seguir, decida em qual modo de operação o transistor está polarizado e calcule as tensões de coletor, base e emissor em relação à terra. Assim como as correntes de base, coletor e emissor. Considere um transistor Q 1 com β = 100. Solução:

35 Capítulo III 36 A princípio, vamos supor que o transistor Q 1 está operando no modo ativo. Assim, a análise poderia ser feita substituindo-se Q 1 pelo seu modelo simplificado da Fig. III.15, escrevendo-se equações de nó ou de malha e, finalmente, resolvendo-se o sistema de equações resultante. Essa estratégia é deixada como exercício para o leitor interessado. Neste exemplo, adotaremos uma estratégia mais simples de se obter a solução deste problema, substituindo o subcircuito formado pelos resistores R 1 e R 2 pelo seu Equivalente de Thévenin. É importante ficar claro que o trecho de circuito formado por R 1 e R 2 pode ser substituído por um circuito equivalente de Thévenin porque trata-se de uma rede linear. O transistor R 1 74 k R 2 26 k V CC = 10 V bipolar, por outro lado, é um componente não linear e, portanto, não pode ser substituído por um circuito equivalente de Thévenin e nem de Norton. A obtenção dos parâmetros do circuito equivalente é ilustrada abaixo. Q 1 R C 3 k R E 2 k V CC = 10 V R 1 R 1 A tensão equivalente de Thévenin V T H é igual à tensão que aparece na porta de entrada da rede original quando esta é desconectada do restante do circuito. Dessa forma, de acordo com a figura ao lado: V TH V T H = R 2 V CC = = 2,6 V. R 1 + R R 2 R 2 RTH Analogamente, a resistência equivalente de Thévenin é a resistência vista da porta de entrada quando todas as fontes independentes da rede estão zeradas. Dessa forma, de acordo com a figura ao lado, teremos: R T H = R 1//R 2 = R1 R2 = 19,24 kω. R 1 + R 2 Assim, podemos redesenhar o circuito original, substituindo a rede formada por R 1 e R 2 pelo seu respectivo Equivalente de Thévenin, conforme mostrado na figura a seguir. Começamos a análise do circuito supondo o transistor Q 1 no modo ativo e escrevendo a equação da malha 1: V CC = 10 V V T H R T H I B V BE R E I E = 0. I C R C Como estamos supondo que Q 1 está operando no modo ativo, podemos escrever: I E = I C + I B = β I B + I B = (β + 1) I B. Assim, a equação de malha pode ser reescrita em função de uma única variável I B: V T H R T H I B V BE R E (β + 1) I B = 0. V TH I B R TH 1 Q 1 I E R E Resolvendo essa equação e substituindo os valores numéricos, obtemos: I B = V T H V BE 2,6 0,6 = = 0,009 ma. R T H + (β + 1) R E 19, Assim, podemos obter as demais correntes no transistor usando as demais relações da operação no modo ativo: I C = β I B = 0,9 ma; I E = (β + 1) I B = 0,909 ma. Finalmente, com os valores de corrente calculados, podemos obter as tensões de coletor, base e emissor em relação ao potencial de terra:

36 Capítulo III 37 V C = V CC R C I C = 7,3 V; V E = R E I E = 1,8 V; V B = V E + V BE = 2,4 V. Assim, podemos verificar se Q 1 está realmente operando no modo ativo, observando a polaridade da junção base-coletor: V BC = V B V C = 2,4 7,3 = 4,9 V. Portanto, verificamos que a junção base-coletor de Q 1 está efetivamente submetida a uma polarização reversa, o que nos leva a concluir que a suposição inicial de que Q 1 está operando no modo ativo é verdadeira. Nos três exemplos anteriores, foram apresentados circuitos contendo exclusivamente transistores NPN. Os próximos dois exemplos empregam transistores PNP. Para esses circuitos, também serão empregados os modelos simplificados apresentados na Seção III.3, e os procedimentos de análise são perfeitamente análogos aos apresentados acima para circuitos contendo transistores NPN. Exemplo iii.4 Para o circuito apresentado a seguir, decida em qual modo de operação o transistor está polarizado e calcule as tensões de coletor, base e emissor em relação à terra. Assim como as correntes de base, coletor e emissor. Considere um transistor Q 1 com β = 100. Solução: Supondo que o transistor Q 1 está operando no modo ativo, empregamos o modelo simplificado da Fig. III.15(b) e escrevemos a equação da malha 1: V CC R E I E V EB R B I B = 0. Lembrando que, no modo ativo, temos I E = (β + 1) I B, podemos reescrever a equação de malha acima em função de uma única variável: V CC R E (β + 1) I B V EB R B I B = 0. 1 I B R B 120 k V CC I C = 5 V R E 1 k Q 1 I E R C 1 k Considerando V EB = 0,6 V, podemos resolver a equação acima, obtendo: I B = V CC V EB 5 0,6 = = 0,01991 ma. R B + (β + 1) R E V EE = - 5 V Uma vez obtida a corrente de base, podemos calcular também as demais correntes no transistor da seguinte forma: I C = β I B = 1,991 ma; I E = (β + 1) I B = 2,01 ma. Portanto, dadas as correntes nos terminais de Q 1, podemos calcular as tensões de coletor, base e emissor: V C = V EE + R C I C = 3,01 V; V E = V CC R E I E = 2,99 V; V B = V E V EB = 2,39 V.

37 Capítulo III 38 Assim, podemos verificar se Q 1 está realmente operando no modo ativo, observando a polaridade da junção base-coletor: V CB = V C V B = 3,01 2,39 = 5,4 V. Note que a tensão calculada foi V CB e não V BC como nos casos anteriores onde o transistor era do tipo NPN. Isso foi feito porque, no transistor PNP, para que a junção base-coletor esteja reversamente polarizada é necessário que a tensão de coletor seja menor que a tensão de base. Essa situação irá produzir uma diferença de potencial negativa em V CB. Analogamente, um valor positivo para V CB indicaria uma junção basecoletor diretamente polarizada. Como obtivemos V CB < 0 para o problema acima, a junção base-coletor está reversamente polarizada, o que confirma a suposição inicial de que Q 1 está operando no modo ativo. Consequentemente, os resultados obtidos acima são válidos e a análise está encerrada. A seguir, é apresentado mais um exemplo de análise de circuito contendo um transistor bipolar PNP. Entretanto, diferentemente do caso anterior, nesse exemplo o transistor estará operando no modo de saturação. Exemplo iii.5 Para o circuito apresentado a seguir, decida em qual modo de operação o transistor está polarizado e calcule as tensões de coletor, base e emissor em relação à terra. Assim como as correntes de base, coletor e emissor. Considere um transistor Q 1 com β = 100. Solução: Supondo que o transistor Q 1 está operando no modo ativo, escrevemos a equação da malha 1: V CC = 10 V I E V CC R E I E V EB R B I B = 0. Lembrando que I E = (β + 1) I B para um transistor operando no modo ativo, podemos reescrever a equação acima da seguinte forma: V CC R E (β + 1) I B V EB R B I B = 0. 1 I B R B 148 k I C R E 1 k Q 1 R C 4 k Assim, temos uma equação em função apenas de I B, cuja solução é dada por: I B = Então, as demais correntes no transistor serão: V CC V EB 10 0,6 = = 37,75 µa. R B + R E (β + 1) I C = β I B = 3,775 ma I E = (β + 1) I B = 3,813 ma Com as correntes devidamente calculadas, pode-se obter as tensões nos terminais de Q 1 da seguinte forma: V E = V CC R E I E = 6,187 V V B = V E V EB = 5,587 V V C = R C I C = 15,1 V De acordo com esses resultados, temos V CB = 9,5 V. Isso indica que a junção base-coletor de Q1 está diretamente polarizada, contrariando a suposição inicial de que o transistor estaria operando no modo ativo.

38 Capítulo III 39 Dessa forma, conclui-se que Q 1 não pode estar operando no modo ativo e que toda a análise realizada acima é falsa. Então, supondo Q 1 na saturação, podemos escrever a equação da malha 1: V CC R E I E V EB R B I B = 0 e a equação da malha 2: V CC R E I E V EC R C I C = 0. Considerando também a Lei das Correntes de Kirchhoff para as correntes do transistor, teremos: I E = I C + I B. V CC 1 I B R B 148 k I C = 10 V I E R E 1 k Q 1 2 Nesse ponto deve ser lembrado que, no modo de saturação, devemos ter que I C < β I B. Consequentemente, as identidades I C = β I B e I E = (β + 1) I B não são válidas. Assim, combinando as equações acima, teremos o seguinte sistema: R B I B + R E I E = V CC V EB R C I C + R E I E = V CC V EC. I B + I C I E = 0 Resolvendo o sistema acima, obtém-se: I B = 0,05 ma I C = 1,95 ma I E = 2,00 ma De acordo com esses resultados, temos que β I B = 5 ma. Consequentemente, temos βi B > I C, o que confirma a suposição de que Q 1 está operando no modo de saturação. Assim, de posse das correntes, podemos finalmente calcular as tensões nos terminais do transistor: V C = R C I C = 7,8 V V E = V CC R E I E = 8,0 V V B = V E V EB = 7,4 V R C 4 k No próximo exemplo, um circuito contendo dois transistores é analisado. No caso de um circuito com mais de um transistor, a tarefa de descobrir o modo de operação de cada transistor pode se tornar muito tediosa. Isto ocorre porque diferentes combinações de modos de operação devem ser testadas até que os resultados obtidos para todos os transistores envolvidos sejam coerentes com os respectivos modos de operação supostos. Para o caso de um circuito com dois transistores Q 1 e Q 2, como no exemplo a seguir, podemos ter vários cenários: Q 1 e Q 2 no modo ativo, Q 1 e Q 2 na saturação, Q 1 no modo ativo e Q 2 na saturação, e assim por diante. Normalmente, na análise de um circuito com vários transistores, podemos fazer uso do conhecimento prévio da função que cada transistor desempenha no circuito para estimar qual o modo de operação mais provável de cada dispositivo. Se o circuito analisado for um amplificador, é muito provável que todos os transistores estejam operando no modo ativo. Por outro lado, se tivermos em mãos um circuito digital, sabe-se que os transistores estarão operando em corte ou em saturação, dependendo da família lógica considerada. Assim, usando esse conhecimento a cerca da funcionali-

39 Capítulo III 40 dade do circuito, pode-se, com grande probabilidade, supor os modos de operação corretos logo na primeira tentativa de análise. Exemplo iii.6 Para o circuito apresentado a seguir, decida em qual modo de operação ambos os transistores estão polarizados e calcule as tensões de coletor, base e emissor em relação à terra para cada um. Assim como as correntes de base, coletor e emissor. Considere ambos os transistores Q 1 e Q 2 com β = 100. Solução: Supondo ambos Q 1 e Q 2 no modo ativo, escrevemos, inicialmente, a equação da malha 1: V CC = 10 V V CC R B1 I B1 V BE R E1 I E1 = 0. R C1 R 2 E2 2,5 k 4,4 k Como estamos supondo Q 1 no modo ativo, a relação I E1 = (β + 1) I B1 é válida. Assim, podemos reescrever a equação acima da seguinte forma: V CC R B1 I B1 V BE R E1 (β + 1) I B1 = 0. I B1 R B1 370 k 1 Q 1 I E1 R E1 1 k I B2 I C2 Q 2 R C2 3 k Dessa maneira, teremos: Consequentemente, teremos que: I B1 = V CC V BE = 19,96 µa. R B1 R E1 (β + 1) I C1 = β I B1 = 1,996 ma I E1 = (β + 1) I B1 = 2,016 ma. Escrevendo, agora, a equação da malha 2: V CC R E2 I E2 V EB + R C1 (I C1 I B2) = V CC. Considerando, novamente, que I E2 = (β + 1) I B2, pois estamos supondo Q 2 no modo ativo, podemos escrever: V CC R E2 (β + 1) I B2 V EB + R C1 (I C1 I B2) = V CC. Assim, resolvendo a equação acima, podemos encontrar o valor da corrente de base de Q 2: I B2 = RC1 IC1 VEB = 9,82 µa. R C1 R E2 (β + 1) A partir da corrente de base, podemos obter as demais correntes no transistor Q 2: I C2 = β I B2 = 0,982 ma I E2 = (β + 1) I B2 = 0,992 ma. Uma vez obtidas as correntes nos terminais de ambos os transistores, podemos, finalmente, calcular as tensões de base coletor e emissor para Q 1: V C1 = V CC R C1 (I C1 I B2) = 5,03 V V E1 = R E1 I E1 = 2,02 V V B1 = V E1 + V BE = 2,62 V

40 Capítulo III 41 e para Q 2: V C2 = R C2 I C2 = 2,95 V V E2 = V CC R E2 I E2 = 5,63 V V B2 = V E2 V EB = 5,03 V. No que se refere a Q 1, temos que V BC = 2,41 V. Esse resultado indica que a junção base-coletor está polarizada reversamente, o que confirma a suposição inicial de que Q 1 está operando no modo ativo. No que se refere a Q 2, temos que V CB = 2,08 V. Assim, esse resultado também confirma a suposição inicial de que Q 2 está operando no modo ativo. Portanto, como ambas as suposições estão corretas, a análise do circuito está completa. Com os exemplos acima, ilustramos a metodologia empregada na análise de circuitos em corrente contínua contendo transistores bipolares. Mesmo que você tenha entendido bem a sistemática deste método de análise, ainda é necessário praticar bastante para conseguir analisar e projetar circuitos com transistores de maneira eficaz e profissional. Por isso, convidamos você a resolver muitos exercícios sobre esse tópico para aprimorar o seu aprendizado! Uma vez compreendida a metodologia de análise, passaremos ao estudo do projeto de circuitos de polarização de transistores em corrente contínua (DC). Mas isso é assunto para a próxima seção. III.6 - Polarização DC de Transistores Bipolares Para que o transistor bipolar possa atuar como um elemento amplificador razoavelmente linear, é necessário projetar um circuito de polarização DC. O circuito de polarização deve ser projetado de modo a manter o transistor operando no modo ativo, estabelecendo uma corrente DC estável no coletor do transistor, além de definir as tensões de polarização nos três terminais do dispositivo. Para que a corrente de polarização DC estabelecida no coletor seja estável e precisa, o circuito de polarização deve atender aos seguintes requisitos: Estabilidade térmica; Baixíssima sensibilidade com respeito ao parâmetro β do transistor; Baixa sensibilidade a variações da tensão V BE com a temperatura. O problema da estabilidade térmica é ilustrado no circuito de polarização da Fig. III.27(a). Tal circuito apresenta um esquema de polarização bastante intuitivo, onde uma fonte de tensão fixa V BE é aplicada ao transistor de modo a produzir uma corrente de polarização DC dada por I C = I S e V BE/v T, (III.31) onde a tensão de alimentação V CC e o resistor de coletor R C devem ser dimensionados de modo a garantir que a tensão de coletor V C seja alta o suficiente para fazer com que Q 1 opere no modo ativo. Para entender a razão da instabilidade térmica do circuito da Fig. III.27(a), considere a variação que a curva característica I C V BE sofre com o aumento de temperatura, conforme mostrado na Fig. III.27(b). Suponha que a temperatura inicial do transistor Q 1 seja T 1. De acordo com o gráfico da Fig. III.27(b), ao ligar o circuito, a fonte V BE irá fazer com que Q 1 apresente uma corrente de coletor igual a I C1. Entretanto, ao conduzir corrente, Q 1 irá aquecer devido à dissipação de

41 Capítulo III 42 I C T 1 T 2 T 3 T 4 T 5 T 6 I C4 V CC I C R C I C3 I C2 V BE Q 1 I C1 V BE v BE (a) (b) Figura III.27: Circuito de polarização com problema de estabilidade térmica (a) devido à variação de I C com a temperatura (b). potência (P Q1 = V CE I C ), elevando sua temperatura para, por exemplo, T 2. Como V BE permanece constante, a corrente de coletor irá aumentar para I C2, de acordo com a Fig. III.27(b). Com o aumento da corrente, Q 1 irá dissipar ainda mais potência, elevando a sua temperatura para T 3, o que acarreta em um aumento ainda maior na corrente de coletor. Assim, esse processo continua e a corrente de coletor experimenta um aumento exponencial até fazer com que a queda de tensão no resistor R C produza V CE 0,2 V, saturando Q 1, ou até atingir o limite máximo de corrente tolerado pelo transistor, o que iria danificá-lo. Para resolver esse problema, podemos adicionar um resistor ao circuito das duas maneiras apresentadas na Fig. III.28. Escrevendo a equação da malha que contém a junção base-emissor para o circuito da Fig. III.28(a), teremos: V BB R B I B V BE = 0 I C V BB R B β V BE = 0 I C = β R B (V BB V BE ). (III.32) V CC I C V CC R C I C R C Q 1 R B Q 1 V BB V BB R E (a) (b) Figura III.28: Circuitos de polarização com estabilidade térmica devido à inclusão de um resistor na malha de base (a) ou na malha de emissor (b).

42 Capítulo III 43 Analogamente, a equação de malha do circuito da Fig. III.28(b) será V BB V BE R E I E = 0 V BB V BE R E β + 1 β I C = 0 I C = β β (V BB V BE ) R E I C = α R E (V BB V BE ). (III.33) As igualdades (III.32) e (III.33) fazem com que um aumento em I C force uma redução em V BE, já que os demais parâmetros das equações estão fixos. Assim, mesmo que um aumento na temperatura tente elevar I C, esse aumento na corrente de coletor obrigará V BE a diminuir. Com a redução de V BE, a corrente I C será forçada a diminuir em virtude da relação entre I C e V BE dada por (III.31). Assim, esse mecanismo de realimentação negativa estabiliza o valor da corrente I C com relação à temperatura, fazendo com que os circuitos da Fig. III.28 sejam estáveis termicamente. Portanto, para garantir a estabilidade térmica de um circuito com transistor bipolar, é necessário incluir um resistor na malha da base e/ou na malha de emissor, conforme mostrado na Fig. III.28. Todavia, há ainda o problema de se empregar um circuito de polarização que apresente uma baixíssima sensibilidade com respeito ao parâmetro β do transistor. A necessidade de um circuito com essa característica se deve ao fato de que o valor do parâmetro β pode variar muito de um transistor para o outro. O transistor comercial BC546, por exemplo, apresenta um parâmetro β cujo valor está em uma faixa que vai de 100 a 800, conforme informado no manual do fabricante. O transistor de potência BD135, por sua vez, apresenta um β na faixa entre 25 e 250. Já o transistor BF494, usado em circuitos de rádio, tem seu parâmetro β na faixa de 67 a 220. Essa enorme variação verificada no parâmetro β está relacionada com a precisão com que processo de fabricação de semicondutores consegue definir a largura da base do transistor. Pequenas variações na largura da base afetam o valor do parâmetro α, pois a largura da base está diretamente relacionada com a quantidade de portadores de carga provenientes do emissor que conseguem atravessar a base e atingir a junção base-coletor conforme foi visto na Seção III.1. Entretanto, como o parâmetro α é bastante próximo da unidade, uma variação nesse parâmetro, mesmo que pequena, acarretará em uma mudança muito grande no parâmetro β correspondente. Como exemplo, se o parâmetro α for igual a 0,991 em um transistor e 0,998 em outro o que corresponde a uma variação de apenas 0,7%, os valores de β correspondentes serão 110 e 499, respectivamente ou seja, uma variação de cerca de 400%! Note ainda que essa enorme variação do parâmetro β pode acontecer entre transistores do mesmo modelo e fabricados em um mesmo lote. Além da enorme variação observada entre dois transistores do mesmo modelo, o parâmetro β de um único transistor também pode variar com a temperatura e com a corrente de coletor. O β de um transistor BC546, por exemplo, pode experimentar uma variação superior a 100% quando submetido a uma variação de temperatura de 55 a 100 C. Por essas razões, o projeto profissional de um circuito de polarização deve garantir que o ponto de operação do transistor seja muito pouco sensível a essas enormes variações do parâmetro β. De acordo com (III.32), nota-se que a corrente de coletor do circuito da Fig. III.28(a) depende fortemente do parâmetro β. Dessa forma, devido às enormes variações verificadas nesse parâmetro, a corrente de polarização de coletor não será implementada de maneira precisa caso o circuito de polarização da Fig. III.28(a) seja utilizado. Essa situação é ilustrada no exemplo a seguir.

43 Capítulo III 44 Exemplo iii.7 Considere que o circuito de polarização a seguir foi implementado usando o transistor BC546, cujo parâmetro β pode assumir qualquer valor entre 100 e 800. Sendo assim, calcule a faixa dos possíveis valores que a corrente de coletor de Q 1 pode assumir. Solução: Escrevendo a equação da malha 1, teremos: V CC R B I B V BE = 0 I B = 1 R B (V CC V BE). Supondo que Q 1 está operando no modo ativo, teremos que I C = β I B, dessa forma: Para β = 100, teremos: I C = β R B (V CC V BE). I C = 2 ma. I B V CC R B 220 k = 5,0 V 1 IC R C 1 k Q 1 BC546 Nesse caso, teremos que a tensão de coletor em relação ao potencial de terra será V C = V CC R CI C = 3,0 V que é maior que a tensão na base V B = V E +V BE = 0,6 V. Portanto, a junção base-coletor está reversamente polarizada e o transistor Q 1 está efetivamente operando no modo ativo. Para β = 800, teremos: I C = 16 ma. Esse resultado levaria a V C = V CC R C I C = 11 V, que vem a ser uma tensão menor que V B = 0,6 V, o que está em desacordo com a hipótese de operação em modo ativo. Para este valor de β, o transistor Q 1 deve estar operando no modo de saturação. Dessa forma, teremos: I B = 1 R B (V CC V BE) = 20 µa, I C = 1 (V CC V CE) = 4,8 ma. R C De acordo com esse resultado, temos que I C = 4,8 ma < β I B = 16 ma, para β = 800. Isso confirma a operação no modo de saturação. Assim, conclui-se que a corrente I C pode assumir valores entre 2 ma e 4,8 ma no circuito proposto. Note que além da enorme variação que o valor da corrente de coletor pode apresentar, o transistor Q 1 pode operar fora do modo ativo dependendo do valor do parâmetro β. O exemplo acima mostrou que a corrente de coletor no circuito da Fig. III.28(a) é bastante sensível ao valor do parâmetro β do transistor. Além disso, dependendo da faixa de valores que esse parâmetro pode assumir, o transistor corre o risco de entrar em saturação, o que seria indesejável no projeto de um amplificador. Se esse projeto fosse fabricado em larga escala em uma indústria, onde cada unidade é montada com um transistor diferente, a enorme variação de β faria com que uma grande quantidade de circuitos não funcionasse corretamente. Isso certamente comprometeria a qualidade do produto e a confiabilidade da empresa assim como o emprego do projetista. Por outro lado, o circuito da Fig. III.28(b) não é tão sensível ao valor do parâmetro β. De acordo com (III.33), a corrente de coletor depende diretamente do parâmetro α, que varia muito pouco para grandes variações de β conforme discutido acima. A baixa sensibilidade do circuito

44 Capítulo III 45 da Fig. III.28(b) é ilustrada no exemplo a seguir. Exemplo iii.8 Calcule a faixa de valores que a corrente de coletor de Q 1 pode assumir no circuito abaixo, considerando a mesma faixa de valores possíveis para o parâmetro β considerada no exemplo anterior. Solução: Escrevendo a equação da malha 1, teremos: V CC = 10 V V BB V BE R E I E = 0 I E = 1 R E (V BB V BE). Considerando que Q 1 está operando no modo ativo, teremos que I C = α I E = β IE. Assim, teremos β+1 I C = β β (V BB V BE). R E Para β = 100, teremos I C = 1,980 ma. I C V BB = 3,6 V 1 Q 1 R C 1,5 k R E 1,5 k Para β = 800, teremos I C = 1,997 ma. Note que em ambos os casos a tensão de coletor V C assume um valor maior que a tensão de base V B, confirmando a operação no modo ativo. Dessa forma, a faixa de valores que a corrente de coletor pode assumir vai de 1,980 ma até 1,997 ma, o que corresponde a uma variação de 0,86%. Esses resultados comprovam a baixíssima sensibilidade que este circuito apresenta em relação ao parâmetro β do transistor. Portanto, concluímos que o circuito da Fig. III.28(b) resolve o problema da estabilidade térmica e apresenta baixíssima sensibilidade ao parâmetro β. Neste ponto, resta assegurar também uma baixa sensibilidade do circuito com respeito às variações que podem vir a ocorrer na tensão V BE. Nos cálculos de análise e de projeto realizados manualmente, consideramos que V BE 0,6 V. Entretanto, a tensão entre base e emissor de um transistor bipolar não é exatamente igual a 0,6 V. Na verdade, o valor de V BE depende da corrente de polarização conforme expresso pela relação exponencial (III.31) e da temperatura conforme visualizado no gráfico da Fig. III.27(b). Dessa forma, se projetarmos um circuito de polarização considerando V BE 0,6 V nos cálculos, qualquer variação no valor dessa tensão terá impacto no valor real da corrente de coletor quando montarmos o circuito. Para mitigar esse problema, precisamos garantir que o ponto de operação do circuito apresente uma baixa sensibilidade em relação às possíveis variações na tensão V BE. Assim, precisamos definir quantitativamente a sensibilidade da corrente I C com respeito à tensão V BE : S V BE I C = di C I C dv BE V BE = di C dv BE VBE I C. (III.34) Nessa figura de mérito, os termos di C I C e dv BE V BE representam as variações percentuais de I C e V BE,

45 Capítulo III 46 respectivamente. Assim, dada uma variação percentual na tensão V BE, podemos obter a correspondente variação percentual causada em I C a partir do valor da sensibilidade S V BE I C. Para obter a sensibilidade do circuito da Fig. III.28(b), empregamos a equação (III.33) no cálculo da derivada di C dv BE = α R E. Assim, usando a expressão acima e considerando I C como sendo dada por (III.33), podemos reescrever (III.34) da seguinte forma: S V BE I C = α R E V BE α (V BB V BE ) = R E V BE V E, (III.35) lembrando que no circuito da Fig. III.28(b) temos que V BB V BE = V E. O exemplo a seguir ilustra bem a utilidade desse cálculo de sensibilidade. Exemplo iii.9 Considerando V BE = 0,6 V e V BB = 3,6 V, conforme o circuito do exemplo anterior, calcule a sensibilidade da corrente I C com respeito à tensão V BE. Com base nesse resultado, o que se pode afirmar a cerca do valor da corrente I C no transistor se a tensão V BE sofrer um aumento de 10%? Solução: Calculando a sensibilidade do circuito a partir de (III.35), teremos: S V BE I C = VBE V E V BE = = 0,6 V BB V BE 3,6 0,6 = 0,2. Dessa forma, se a tensão V BE sofrer um aumento de 10% em seu valor (variação bastante comum em circuitos reais), então: di C I C = S V BE I C dvbe V BE = 0,2 10% = 2%. Esse resultado indica que se V BE aumentar 10%, então I C irá diminuir 2%. De acordo com (III.35), nota-se que a sensibilidade da corrente de polarização I C no circuito da Fig. III.28(b) pode ser tão pequena quanto maior for a tensão de polarização no emissor V E em relação à tensão V BE. Tal condição pode ser perfeitamente atendida pelo circuito da Fig. III.28(b). Uma regra de projeto muito utilizada pelos projetistas é dimensionar o circuito de polarização de maneira que V E 2 V. Dessa forma, teremos S V BE I C 0,3. Assim, se a tensão VBE experimentar uma variação de 10%, então a corrente de coletor I C apresentará uma variação menor ou igual a 3%, o que é aceitável em muitos projetos. Uma vez definida a topologia de circuito que atende aos requisitos de projeto de polarização, apresentaremos a seguir os principais circuitos práticos de polarização inspirados na topologia da Fig. III.28(b). III Polarização com Alimentação Simétrica Apesar se ser capaz de atender aos três requisitos de projeto apresentados no início desta seção, o circuito da Fig. III.28(b) tem como desvantagem a necessidade de duas fontes de alimentação

46 Capítulo III 47 V CC e V BB com valores de tensão distintos. Por outro lado, é muito comum encontrar projetos de circuitos eletrônicos alimentados por duas fontes de tensão simétricas V CC e V EE de modo que V CC = V EE. Em projetos com esse tipo de alimentação, o circuito de polarização da Fig. III.28(b) pode ser adaptado conforme ilustrado na Fig. III.29. V CC R C I C Q 1 1 R E V EE Figura III.29: Circuito de polarização inspirado no circuito da Fig. III.28(b) utilizando fontes de alimentação simétricas V CC e V EE. Com a presença do resistor R E na malha de emissor, temos a garantia da estabilidade térmica na polarização. Para obter a corrente de polarização, escrevemos a equação da malha 1: 0 V BE R E I E = V EE I E = V EE V BE R E. Lembrando que I C = α I E no modo ativo, podemos obter a corrente de coletor a partir da expressão acima: ( VEE V BE I C = α R E ). (III.36) De acordo com a expressão (III.36), verificamos que a corrente de coletor do circuito da Fig. III.29 depende diretamente do parâmetro α, o qual não experimenta uma variação tão grande quanto o parâmetro β. Um resultado semelhante a esse foi obtido em (III.33) para o circuito da Fig. III.28(b). Portanto, essa característica faz com que ambos os circuitos apresentem uma baixíssima sensibilidade em relação ao parâmetro β. Finalmente, aplicando o resultado (III.36) em (III.34), obtemos a expressão para a sensibilidade de I C em relação a V BE neste circuito: S V BE I C = di C dv BE VBE I C V BE = ( V BE V EE ) = V BE, V RE (III.37) onde V RE representa a tensão de polarização sobre o resistor R E. De acordo com (III.37), verificamos que a sensibilidade pode ser adequadamente baixa se a tensão de alimentação V EE permitir que V RE = ( V BE V EE ) seja razoavelmente maior que a tensão V BE. Portanto, de acordo com os resultados acima, verificamos que o circuito da Fig. III.29 atende aos principais requisitos de um bom circuito de polarização. A seguir, é apresentado um exemplo de projeto.

47 Capítulo III 48 Exemplo iii.10 Projete o circuito de polarização da Fig. III.29, de modo a estabelecer uma corrente I C = 2 ma e uma tensão de polarização no coletor V C = 2 V. Considere que o circuito está sendo alimentado com V CC = + 5,0 V e V EE = - 5,0 V. Solução: Para que o circuito de polarização apresente uma tensão V C = 2,0 V quando submetido a uma corrente I C = 2,0 ma, devemos ter um resistor de coletor igual a: R C = VCC VC = 5 2 = 1,5 kω. I C 2 De acordo com (III.36), é o resistor R E o responsável por definir a corrente de polarização no circuito. Sendo assim, teremos que: ( ) VEE V BE R E = α I C 5 0,6 2 = 2,2 kω. Note que no cálculo acima fizemos a aproximação α 1, o que é bastante razoável em transistores comerciais. A grande desvantagem do circuito de polarização da Fig. III.29 é o fato de o projetista não ter a liberdade de escolher a tensão de polarização sobre o resistor R E. Uma vez definida a tensão de alimentação V EE, a tensão sobre o resistor R E fica imediatamente fixada em V RE = V BE V EE. Caso o projetista necessite de um circuito em que a tensão sobre o resistor R E possa ser escolhida livremente, deve-se empregar o esquema de polarização a seguir. III Polarização com Divisor de Tensão Resistivo Em muitos projetos, o emprego de duas fontes de alimentação pode não ser conveniente ou até impossível. Nesses casos, a estratégia de polarização mais adotada é ilustrada no circuito da Fig. III.30(a). Nesse circuito, divisor de tensão formado pelos resistores R 1 e R 2 é empregado para polarizar a base do transistor com uma fração da tensão de alimentação V CC. Assim, o projetista necessitará de apenas uma fonte de tensão (V CC ) para estabelecer a corrente de polarização do V CC V CC I 1 R 1 R C I C R C Q 1 I B R TH Q 1 I 2 R 2 I B R E V TH 1 I E R E (a) (b) Figura III.30: Circuito de polarização com um divisor de tensão resistivo para polarizar a base com uma fração da tensão V CC (a) e a substituição do divisor de tensão resistivo pelo seu circuito equivalente de Thévenin (b).

48 Capítulo III 49 transistor. Além disso, esse esquema de polarização permite que o projetista escolha livremente a tensão de polarização da base e, consequentemente, do emissor através do dimensionamento dos resistores R 1 e R 2. Essa liberdade para o ajuste da tensão de polarização da base e do emissor é uma vantagem do circuito da Fig. III.30(a) em relação ao da Fig. III.29. O inconveniente dessa topologia é o fato de que a corrente de base I B afeta a tensão de polarização V B produzida pelo divisor resistivo. Para evitar que a corrente I B afete o valor de V B, o que tornaria a polarização sensível às variações do parâmetro β, devemos dimensionar R 1 e R 2 de modo que I B I 1 e I B I 2. Assim, teremos I 1 I 2, independentemente do valor de I B. Para realizar o dimensionamento de R 1 e R 2, primeiramente substitui-se o divisor resistivo pelo seu equivalente de Thévenin, conforme mostrado na Fig. III.30(b), onde: Escrevendo a equação da malha 1, teremos R 2 V T H = V CC R 1 + R 2 R T H = R 1 //R 2 = R 1 R 2 R 1 + R 2 (III.38) V T H R T H I B V BE R E I E = 0. Expressando tudo em função da corrente I C, obtém-se V T H R T H β I β + 1 C V BE R E I C = 0 β I C = β V T H V BE R T H + R E (β + 1). (III.39) A partir de (III.39), podemos obter os parâmetros V T H e R T H do divisor de tensão a partir das especificações de projeto, conforme mostrado no exemplo a seguir. Exemplo iii.11 Projete o circuito de polarização da Fig. III.30(a), de modo a estabelecer uma corrente I C = 2 ma com um erro de ±5% devido às variações do parâmetro β na faixa de 100 a 800, V C = 7 V e V E = 3 V. Considere que o circuito está sendo alimentado com V CC = 10 V. Solução: Para garantir um erro de ±5% em I C, deveremos ter que: Assim, usando a relação (III.39), teremos: Para β 1 = 100 I C1 = 2 5% = 1,9 ma Para β 2 = 800 I C2 = 2 + 5% = 2,1 ma V T H V BE I C1 = β 1 R T H + R E (β 1 + 1) V T H V BE I C2 = β 2 R T H + R E (β 2 + 1) Para resolver esse sistema, precisamos do valor do resistor R E, o qual pode ser obtido a partir das outras

49 Capítulo III 50 especificações do projeto: R E = VE I E VE I C = 3 = 1,5 kω. 2 No cálculo acima, foi considerado que I E I C, tendo-se em vista que α 1. Caso não fosse feita essa aproximação, o valor encontrado para R E seria ligeiramente menor que 1,5 kω. Entretanto, para a implementação do circuito, seria necessário empregar valores comerciais de resistores. Ao aproximar o valor obtido para R E pelo valor comercial mais próximo, fatalmente o valor escolhido seria 1,5 kω. Portanto, não há problema algum em se fazer I E I C em um cálculo de projeto. Uma vez obtido o valor de R E, o sistema de equações para obter V T H e R T H ficará da seguinte forma: V T H 0,6 1,9 = 100 R T H + 1,5 101 V T H 0,6 2,1 = 800 R T H + 1,5 801 Resolvendo o sistema de equações acima, obtemos: R T H = 16,82 kω V T H = 3,8 V A partir desses valores, podemos finalmente calcular R 1 e R 2 a partir do seguinte sistema: R1 R2 R T H = R 1//R 2 = R 1 + R 2 R 2 V T H = V CC R 1 + R 2 O valor de R T H é obtido diretamente a partir da substituição da equação para V T H R T H, da seguinte forma: Então: R T H = R 1 R 2 R 1 + R 2 = R 1 V T H V CC V CC R 1 = R T H = 44,26 kω V T H Aproximando o resistor R 1 pelo valor comercial mais próximo, teremos: na expressão de R 1 = 47 kω. Assim, usando o valor comercial para R 1 dado acima na equação para V T H, teremos o valor de R 2: V T H = R 2 R 1 + R 2 V CC 3,8 = R R 2 10 R 2 = 28,8 kω Aproximando o resistor R 2 ppor uma associação em série de valores comerciais, teremos: R 2 = 27 kω + 1,8 kω. Nota-se que não houve a preocupação em aproximar com muita precisão o valor de R 1 através de uma associação em série ou paralelo de resistores com valores comerciais conforme foi feito para R 2. Isso aconteceu porque o erro na aproximação de R 1 é compensado ao usar o valor comercial aproximado no cálculo de R 2, de modo a garantir a tensão equivalente de Thévenin V T H do divisor resistivo. Como o valor calculado para R 2 não será utilizado em nenhum cálculo posterior, tivemos o cuidado de implementar esse resistor com uma associação de valores comerciais de modo a produzir o menor erro de aproximação possível. Finalmente, para concluir o projeto, obtemos o valor do resistor R C a partir da queda de tensão especi-

50 Capítulo III 51 ficada sobre ele e a corrente de coletor I C: cujo valor já é comercial. R C = VCC VC = 10 7 = 1,5 kω, I C 2 Caso não seja especificada uma tolerância para o erro na corrente de polarização devido a variações no parâmetro β, o projetista pode escolher uma tolerância adequada. Um valor bastante adotado em projetos é uma tolerância de 10%. Além disso, pode-se empregar uma regra muito utilizada pelos projetistas: fazer com que, no pior caso do parâmetro β, a corrente I B seja muito menor que as correntes I 1 e I 2 na Fig. III.30(a). Assim, teremos que I 2 = I 1 I B I 1. No caso de um transistor com o parâmetro β variando entre 100 e 800, como nos exemplos acima, o pior caso de I B acontece quando β = 100 que corresponde ao máximo valor que I B pode assumir para uma dada corrente I C. Então, uma prática usual de projeto é fazer com que, no pior caso, a corrente I B seja igual a 10% de I 1, ou seja: I 1 = 10 I B = 10 I C β min I 1 = 0,1 I C. (III.40) Essa regra prática de projeto normalmente conduz a um erro menor ou igual a 10% no valor de I C em virtude das possíveis variações no parâmetro β do transistor, conforme ilustrado no exemplo a seguir. Exemplo iii.12 Considere novamente uma tensão de alimentação V CC = 10 V. Assim, polarize o circuito a seguir com I C = 2 ma, V C = 7 V e V E = 3 V. Solução: Como não há especificação para o máximo erro tolerado em I C para variações no parâmetro β, será adotada a regra prática (III.40), de modo que seja possível considerar que I B I 1 e I 2 I 1. Assim, teremos que: I 1 V CC R R C 1 I C I 1 = 0,1 I C = 0,2 ma. Q 1 Como a tensão de polarização na base de Q 1 é especificada, podemos calcular o valor de R 1 da seguinte forma: R 1 = VCC VB 10 (3 + 0,6) = = 32 kω. I 1 0,2 I 2 I B R 2 R E Este valor pode ser aproximado pelo resistor comercial de 33 kω. Como pode ser considerado que I 2 I 1, o valor do resistor R 2 é obtido da seguinte forma: R 2 = VB 3 + 0,6 = 18 kω. I 2 0,2 Este valor pode ser diretamente implementado pelo resistor comercial de 18 kω.

51 Capítulo III 52 Calculados os resistores do divisor de tensão usado na polarização da base, podemos proceder ao cálculo dos resistores R C e R E. Para o resistor R C, podemos escrever: R C = Finalmente, para o resistor R E, teremos: VCC VC = 10 7 = 1,5 kω. I C 2 R E = VE I E 3 = 1,5 kω. 2 Note que os valores de resistência encontrados para ambos R C e R E já são comerciais e, portanto, não precisam ser aproximados. Uma vez que o circuito está totalmente dimensionado, pode-se fazer uso da expressão (III.39) para verificar que valores a corrente I C irá assumir quando o parâmetro β assumir os valores limites de 100 e 800. Para β = 100, teremos: I C = β V T H V BE R T H + R E (β + 1) = 100 3,53 0,6 = 1,796 ma, 11,65 + 1,5 101 o que leva a um erro de 10,2% em relação ao valor especificado. Para β = 800, teremos: I C = β V T H V BE R T H + R E (β + 1) = 800 3,53 0,6 = 1,932 ma. 11,65 + 1,5 801 o que, por sua vez, leva a um erro de 3,4% em relação ao valor especificado. Os resultados do exemplo acima comprovam que a regra prática dada em (III.40) leva a um erro máximo de cerca de 10% no valor da corrente de polarização no coletor para o projeto em questão. Caso o projetista deseje um erro menor, pode-se fazer: I 1 = κ I C, (III.41) onde κ > 0,1. Entretanto, não é conveniente escolher um valor muito grande de κ, para evitar um consumo de potência desnecessariamente elevado para simplesmente polarizar a base do transistor. Um limite razoável seria fazer κ < 1, de maneira que a potência consumida para polarizar a base seja menor que a empregada para polarizar o transistor com a corrente I C especificada. O leitor é encorajado a repetir o projeto do exemplo acima, usando 0,1 < κ < 1, para verificar que o erro na corrente de coletor fica abaixo dos valores observados. Observação Vamos comparar os dois projetos apresentados nos exemplos acima em termos de potência dissipada pelo circuito. A potência que o circuito consome é dada por P = V CC I tot, onde I tot é a corrente total entregue pela fonte de alimentação V CC. No primeiro projeto, temos que a corrente nominal total entregue pela fonte é I tot1 = I C1 + I R1 I C1 + levando a um consumo de potência de VCC 10 = 2 + = 2,132 ma, R 1 + R ,8 P 1 = V CC I tot1 = 21,32 mw.

52 Capítulo III 53 Já no segundo projeto, a corrente nominal total entregue pela fonte é I tot2 = I C2 + I R1 I C1 + levando a um consumo de potência ligeiramente maior: VCC = = 2,196 ma, R 1 + R P 1 = V CC I tot1 = 21,96 mw. Note que ambas as abordagens de projeto produziram circuitos com dissipação de potência semelhantes. Entretanto, o projeto apresentado no Exemplo 2.11, por ser mais criterioso, apresenta menor consumo de potência e menor erro na corrente de polarização I C em comparação ao projeto do Exemplo 2.12, para a mesma faixa de valores do parâmetro β. III Polarização com Fonte de Corrente Um esquema de polarização muito utilizado em projeto de amplificadores em circuitos integrados emprega uma fonte de corrente com o objetivo de estabelecer uma corrente de polarização precisa no transistor. A grande vantagem dessa metodologia de polarização está no fato de que a fonte de corrente é capaz de estabelecer uma corrente de polarização precisa mesmo com variações em β e V BE. Assim, o projetista não precisa se preocupar com a sensibilidade do circuito com respeito a esses parâmetros. Na Fig. III.31 são apresentados alguns exemplos de circuitos que empregam uma fonte de corrente para polarizar um transistor bipolar. V CC V CC V CC R C I C R B R C I C R 1 R C I C Q 1 Q 1 Q 1 I P I P R 2 I P V EE V EE (a) (b) (c) Figura III.31: Circuitos empregando uma fonte de corrente para estabelecer a corrente de polarização no transistor. O circuito apresentado na Fig. III.31(a) é inspirado no circuito da Fig. III.29, onde o resistor R E foi substituído pela fonte de corrente de polarização I P. Assim como o circuito original, o esquema de polarização da Fig. III.31(a) tem como desvantagem o fato de que o projetista não tem a liberdade de escolher a tensão de polarização da base V B e, consequentemente, do emissor V E = V B V BE. Uma forma de contornar esse problema é apresentada na Fig. III.31(b), onde a queda de tensão sobre o resistor R B pode ser usada para ajustar a tensão de polarização da base. Entretanto, esse circuito tem uma séria desvantagem: como a fonte I P fixa a corrente de emissor, a corrente de base I B = I P /(β + 1) fica muito dependente do parâmetro β. Dessa forma, a queda de tensão em R B e a tensão de polarização da base podem variar muito com a temperatura ou de um circuito para o outro.

53 Capítulo III 54 A maneira mais precisa de se ajustar a tensão de polarização da base é empregando um divisor de tensão resistivo, conforme mostrado na Fig. III.31(c). Entretanto, o projetista deve ter em mente que a corrente de polarização nos resistores R 1 e R 2 deve ser significativamente maior que a corrente de base do transistor, de modo a evitar que variações no parâmetro β afetem a tensão de polarização na base. Nesse ponto o leitor pode estar se perguntando: como a fonte de corrente I P é construída na prática? A resposta a essa pergunta será dada mais adiante, quando estudarmos mais detalhadamente a polarização em circuitos integrados e os circuitos adotados para a construção de fontes de corrente. Antes disso, o leitor precisa adquirir mais conhecimentos sobre transistores. III.7 - O Transistor Bipolar como Elemento Amplificador A principal motivação que levou ao desenvolvimento do transistor foi o uso deste dispositivo para amplificar sinais. Os circuitos amplificadores são necessários em diversas aplicações, que vão desde os circuitos de áudio a até os mais complexos sistemas de telecomunicações. Em um sistema de áudio, por exemplo, o sinal captado por um ou mais microfones precisa ser amplificado de maneira que tenha a potência necessária para acionar um alto-falante. Já em um sistema de controle automático, os sinais produzido pelos sensores precisam ser amplificados antes de serem aplicados a um controlador digital. Os sistemas de telecomunicações que conhecemos hoje, por exemplo, só são possíveis graças aos circuitos amplificadores. Nesses sistemas, os sinais captados por uma antena ou recebidos através de um cabo necessitam ser amplificados para que as informações contidas neles possam ser extraídas pelos circuitos de processamento de sinais. Além disso, os amplificadores compõem os blocos básicos na construção de vários circuitos analógicos, como os misturadores, equalizadores, filtros e osciladores. Nesta seção, serão apresentados os conceitos básicos que permitem utilizar o transistor bipolar como um elemento amplificador, juntamente com a modelagem desse dispositivo que será adotada na análise e projeto de circuitos amplificadores. III A Característica de Transferência de Tensão De acordo com o modelo matemático apresentado na Seção III.3, quando o transistor está operando no modo ativo, a corrente de coletor i C depende da tensão entre os terminais de base e emissor de acordo com a seguinte função: i C = I S e v BE/v T. (III.42) Fazendo essa corrente i C passar por um resistor, conforme mostrado na Fig. III.32, podemos produzir uma tensão de saída v o que depende da tensão de entrada v in aplicada entre os terminais de base e emissor. A partir do circuito da Fig. III.32, podemos escrever que: v o = V CC R C i C = V CC R C I S e vin/v T. (III.43) Portanto, com Q 1 operando no modo ativo, a tensão na saída v o depende da tensão na entrada v in = v BE. O resistor R C deve estar conectado à fonte V CC para que a tensão v o no coletor de Q 1 permaneça alta o suficiente para manter o transistor operando no modo ativo, onde a junção base-coletor deverá estar reversamente polarizada. Como devemos ter v in > 0 para que a junção base-emissor esteja diretamente polarizada, caso a fonte de polarização V CC não fosse adicionada ao circuito isto é, V CC = 0, então v o < 0, de acordo com (III.43). Isso tornaria a junção

54 Capítulo III 55 V CC R C i C v o v in Q 1 Figura III.32: A tensão v in aplicada entre a base e o emissor controla a corrente i C que, por sua vez, produz a tensão na saída v o ao circular pelo resistor R C. A fonte de tensão V CC é necessária para manter a tensão de coletor maior que a tensão de base e, portanto, fazer com que o transistor opere no modo ativo. base-coletor diretamente polarizada, invalidando a premissa de que o transistor está no modo ativo. Como a tensão na saída v o é igual à tensão que existe entre os terminais de coletor e emissor de Q 1, podemos reescrever (III.43) da seguinte forma: v CE = V CC R C i C i C = V CC R C 1 R C v CE. (III.44) A relação (III.44) representa uma reta no gráfico i C v CE, a qual é conhecida como reta de carga, pois ela indica como a corrente de coletor i C se relaciona com a tensão v CE em virtude do resistor R C, que opera como carga do amplificador. Para obtermos a corrente i C e a tensão v CE = v o na saída do amplificador para uma dada tensão de entrada v in = v BE, pode-se traçar a reta de carga dada em (III.44) no mesmo gráfico das curvas características i C v CE do transistor Q 1, conforme mostrado na Fig. III.33(a). Assim, para uma dada tensão de entrada v in, seleciona-se a curva característica do transistor que corresponde à relação entre i C e v CE para v BE = v in. Como i C e v CE no circuito da Fig. III.32 devem satisfazer, ao mesmo tempo, à curva característica do transistor e à equação (III.44), a solução é dada pelo ponto de interseção da curva do transistor com a reta de carga, conforme i C v o Corte V CC R C v BE5 V CC v BE4 Modo Ativo v BE3 v o ic v BE2 = v in v BE1 Saturação v o v BE0 V CC v CE v BE2 = v in v in (a) (b) Figura III.33: Para uma determinada tensão de entrada v in = v BE, a corrente i C e a tensão v o = v CE na saída do amplificador podem ser obtidas pela interseção da curva característica do transistor com a reta de carga (a). Obtendo a tensão na saída v o para cada tensão de entrada v in, pode-se traçar a curva da característica de transferência de tensão do circuito da Fig. III.32 (b).

55 Capítulo III 56 mostrado na Fig. III.33(a) para v in = v BE2. Esse método de interseção entre os gráficos pode ser empregado para traçar a curva característica de transferência de tensão entre a entrada v in e a saída v o, apresentada na Fig. III.33(b). De acordo com essa característica, nota-se que quando a tensão de entrada v in é mais baixa que a tensão de joelho da junção base-emissor, a corrente de coletor é praticamente nula lembre-se da curva característica apresentada na Fig. III.21. Então, com i C 0, a tensão na saída será v o V CC, de acordo com (III.43). Quando a tensão na entrada v in é suficientemente elevada para fazer o transistor Q 1 conduzir, a corrente de coletor crescerá exponencialmente, de acordo com (III.42). Consequentemente, a tensão na saída v o irá decrescer de forma exponencial, pois v o = V CC R C I S e vin/v T. Esse comportamento exponencial de v o em função de v in pode ser visualizado na Fig. transistor opera no modo ativo. III.33(b), no trecho em que o O fato de a tensão v o cair com o aumento da tensão v in pode ser também visualizado no gráfico da Fig. III.33(a). Enquanto o transistor se mantém operando no modo ativo, a interseção entre a curva característica do transistor e a reta de carga ocorre para valores de v CE = v o cada vez menores conforme v in = v BE aumenta. Quando a tensão na saída atinge v o = v CE 0,2 V, o transistor Q 1 entra no modo de saturação caso em que v in = v BE5 na Fig. III.33(a). A partir desse ponto, qualquer incremento na tensão de entrada v in não irá se refletir em uma mudança significativa no valor da tensão na saída v o, porque v CE 0,2 V para o transistor operando no modo de saturação. Portanto, a característica de transferência de tensão da Fig. III.33(b) apresenta duas regiões planas: uma em que o transistor está em corte, mantendo v o V CC, e outra em que o mesmo se encontra no modo de saturação com v o 0,2 V. Observação Note que nas duas regiões planas da curva característica da Fig. III.33(b), o circuito da Fig. III.32 pode operar como um inversor lógico digital. Quando a tensão de entrada está em nível baixo o suficiente para que o transistor não conduza uma quantidade apreciável de corrente, a tensão na saída estará em nível alto que corresponde a v o V DD. Por outro lado, quando o nível de tensão na entrada está em um nível de tensão alto o suficiente para que o transistor opere no modo de saturação, a tensão na saída estará em um nível baixo v o 0,2 V. Efetivamente, uma grande variedade de circuitos lógicos digitais são essencialmente amplificadores que operam com os transistores em corte ou em saturação! Por outro lado, na região de transição entre os dois platôs da característica de transferência de tensão da Fig. III.33(b), a tensão de saída v o é função da tensão de entrada v in, onde uma pequena variação no sinal de entrada produz uma grande variação na tensão de saída. Portanto, o circuito da Fig. III.32 pode funcionar como um amplificador de tensão razoavelmente linear no trecho da curva v o v in onde o transistor estará operando no modo ativo. III Obtendo Amplificação com o Transistor Bipolar Se aplicarmos um sinal senoidal à entrada do circuito mostrado na Fig. III.34(a), a fim de amplificá-lo, a característica de transferência de tensão indica que o sinal produzido na saída será bastante distorcido, conforme ilustrado na Fig. III.34(b). A distorção do sinal na saída, mostrada na Fig. III.34(b), acontece porque boa parte do sinal aplicado à entrada do circuito corresponde a tensões que fazem com que o transistor não conduza uma

56 Capítulo III 57 v o V CC v o R C i C v o v in Q 1 v in v in (a) (b) Figura III.34: Aplicando-se um sinal senoidal ao circuito amplificador (a), obtém-se uma forma de onda bastante distorcida na saída (b). quantidade apreciável de corrente. Para que o circuito da Fig. III.32 opere como um amplificador, deve-se somar ao sinal de entrada uma tensão de polarização DC de modo que o circuito opere na região aproximadamente linear da curva de transferência de tensão. Essa situação é ilustrada na Fig. III.35. V CC v o v o R C i C v in Q 1 v o V v V BE v in (a) (b) Figura III.35: Adicionando-se uma tensão de polarização DC ao sinal senoidal (a), obtém-se um comportamento razoavelmente linear do circuito (b), onde o sinal na saída é uma versão amplificada do sinal aplicado na entrada. Com a adição da tensão de polarização DC, a tensão total entre os terminais de base e emissor poderá assumir valores que mantenham o transistor operando no modo ativo, desde que a amplitude do sinal de entrada v in seja pequena o suficiente. Dessa forma, a tensão na saída v o será uma versão amplificada do sinal de entrada v in. Caso a amplitude do sinal de entrada extrapole a faixa de tensão em que o transistor está operando no modo ativo, teremos a situação ilustrada na Fig. III.36. De acordo com a característica de transferência de tensão do circuito apresentada na Fig. III.33(b), a tensão na saída v o não pode ultrapassar V CC, nem ficar abaixo do limite de saturação v CE 0,2 V. Dessa forma, se a tensão na saída tentar exceder esses limites de excursão, a forma de onda será achatada, conforme mostrado

57 Capítulo III 58 na Fig. III.36(b). V CC v o v o R C i C v in Q 1 v o V v V BE v in (a) (b) Figura III.36: Mesmo quando uma tensão de polarização DC é adicionada ao sinal senoidal de entrada (a), o amplificador deixa de operar de maneira razoavelmente linear se a amplitude do sinal de entrada extrapolar os limites de operação do transistor no modo ativo (b). No caso mostrado na Fig. III.35, se a amplitude do sinal aplicado à entrada for pequena o suficiente para garantir a operação do transistor apenas no modo ativo, o circuito funcionará como um amplificador razoavelmente linear. O ganho de tensão A V desse amplificador será dado aproximadamente pela inclinação da curva característica de transferência de tensão da Fig. III.35(b) no ponto onde v BE = V BE : A V = Como a tensão v o é dada por dv o dv BE. vbe =V BE v o = V CC R C i C = V CC R C I S e v BE/v T no trecho da curva em que o transistor está no modo ativo, teremos: Considerando que I C = I S e V BE/vT A V = R C I S e V BE/v T v T. é a corrente de coletor DC em Q 1 quando apenas a tensão de polarização V BE é aplicada ao circuito da Fig. III.35(a), podemos reescrever a equação acima de uma forma mais resumida: A V = I C v T R C. (III.45) Como a curva característica de transferência de tensão apresenta um comportamento decrescente no intervalo em que o transistor está no modo ativo, a derivada apresenta um valor negativo. Um ganho de tensão negativo significa que a fase do sinal de saída está invertida ou seja, uma diferença de 180 o em relação ao sinal na entrada. Esse desvio de fase pode ser visualizado graficamente na Fig. III.35(b). Observação Para que o leitor tenha uma noção da ordem de grandeza do ganho de tensão que se consegue obter com o circuito da Fig. (III.42), considere que temos uma corrente de polarização I C = 2 ma e

58 Capítulo III 59 R C = 1 kω. Considerando v T = 25 mv para a temperatura ambiente, a expressão (III.45) fornece um ganho A V = 80 V/V. Ou seja, a amplitude do sinal na saída v o será 80 vezes maior que a amplitude do sinal na entrada v in! III Definição de Nomenclaturas Na seção anterior, foi mostrado que uma tensão adequada de polarização DC deve ser adicionada ao sinal a ser aplicado entre os terminais de base e emissor para que o circuito opere de modo razoavelmente linear. Além disso, a tensão de alimentação V CC é necessária para manter o transistor operando no modo ativo. Portanto, em um circuito amplificador, as tensões e as correntes envolvidas serão compostas por uma parcela DC constante, produzida pelas fontes de polarização, somada a uma parcela de sinal variante no tempo. Antes de prosseguir com o nosso estudo sobre amplificadores, é necessário definir um padrão de nomenclatura para fazer a distinção entre a parcela de polarização DC e a parcela de sinal de uma tensão ou de uma corrente em um amplificador. Para diferenciar cada uma dessas parcelas, adotamos a nomenclatura normalmente aceita na maioria dos textos: A parcela de polarização DC é identificada por uma letra maiúscula, com subscrito também em maiúsculo (Ex.: V BE ). A parcela de sinal é identificada por uma letra minúscula, com subscrito também em minúsculo (Ex.: v be ). A variável que identifica a superposição das parcelas DC e de sinal é identificada por uma letra minúscula, com subscrito maiúsculo (Ex.: v BE ). Dessa forma, a tensão total entre os terminais de base e emissor será denotada por: v BE = V BE + v be. Essa situação é ilustrada na Fig. III.37. v V v t Figura III.37: Superposição das parcelas de sinal e de polarização DC da tensão entre base e emissor. O mesmo padrão de nomenclatura também é aplicável a correntes. Como exemplo, podemos escrever que a corrente de coletor total em um transistor é dada pela soma das suas parcelas de polarização e de sinal: i C = I C + i c. Deste ponto em diante neste texto, adotaremos esse padrão de nomenclatura para que o leitor saiba precisamente a qual parcela de tensão (ou de corrente) estamos nos referindo.

59 Capítulo III 60 III Operação do Transistor Bipolar para Pequenos Sinais De acordo com a análise do circuito amplificador apresentada acima, o transistor deve operar na região da curva de transferência de tensão, onde o seu comportamento é razoavelmente linear, para que o sinal seja amplificado sem uma apreciável distorção. Conforme foi visto, para que isso aconteça, é necessário adicionar uma polarização DC ao sinal aplicado ao transistor e a amplitude do sinal superposto à tensão de polarização deve ser suficientemente pequena. Entretanto, a metodologia de análise do circuito amplificador apresentada acima é consideravelmente complexa, em virtude da função não linear (III.42) que descreve o comportamento do transistor no modo ativo. Para facilitar a análise de circuitos amplificadores, o comportamento do transistor será aproximado por um modelo linear, já que um comportamento linear é justamente o que se espera de um transistor operando como um amplificador. Além disso, ao usar um modelo linear para descrever a relação entre as tensões e as correntes em um transistor, a análise dos circuitos amplificadores poderá ser facilmente realizada usando as técnicas da teoria de circuitos lineares. Na Fig. III.38 é apresentada a curva exponencial do modelo do transistor bipolar operando no modo ativo. Aplicando uma tensão de polarização V BE entre os terminais de base e emissor, o transistor apresentará uma corrente de polarização no coletor I C. Assim, define-se o ponto quiescente Q, também denominado ponto de polarização DC. Ao ser aplicado um sinal v be superposto ao nível de polarização V BE, nota-se que a característica exponencial do transistor pode ser aproximada por uma reta tangente ao ponto Q, desde que a amplitude do sinal de entrada seja suficientemente pequena. Com essa aproximação, a relação entre as parcelas de sinal v be e i c passa a ser descrita por um modelo linearizado. i C I C Q i c V BE v BE v be Figura III.38: Aplicando-se um sinal suficientemente pequeno, sobreposto a um nível DC de polarização, a característica exponencial do transistor poderá ser razoavelmente aproximada por uma reta tangente ao ponto quiescente Q. Como a parcela de polarização DC da corrente de coletor é obtida quando apenas as tensões de polarização (V BE e V CC ) são aplicadas ao transistor, a partir de (III.42), teremos que: I C = I S e V BE/v T. (III.46) Para aproximar a característica exponencial do transistor bipolar por uma reta tangente ao ponto de polarização Q, conforme mostrado na Fig. III.39, podemos usar a expansão em Série de Taylor

60 Capítulo III 61 v i i C I C Modelo não linear Q Aproximação linear V BE v BE Figura III.39: Aproximação da característica exponencial do transistor bipolar por um modelo linear. da função (III.42) em torno do ponto onde v BE = V BE : i C = i C (V BE ) + i C (V BE ) (v BE V BE ) + 1 v BE 2! 2 i C vbe 2 (V BE ) (v BE V BE ) ! 3 i C vbe 3 (V BE ) (v BE V BE ) ! 4 i C vbe 4 (V BE ) (v BE V BE ) Substituindo (III.42) na equação acima e lembrando que v BE V BE = v be, teremos: i C = I S e V BE/v T + I S e V BE/vT vbe + 1 2! I S e V BE/v T v T + 1 ( ) 3 3! I S e V vbe BE/v T + 1 v T 4! I S e V BE/v T ( vbe v T ( vbe v T ) Considerando que a corrente de polarização I C é dada por (III.46), pode-se reescrever a equação acima de uma maneira mais compacta: ) 2 + i C = I C + I C v be v T + 1 2! I C ( vbe v T ) ! I C ( vbe v T ) ! I C ( vbe v T ) (III.47) A equação da reta tangente à curva característica do transistor no ponto de polarização Q, apresentada na Fig. III.39, é obtida truncando-se a série de Taylor no termo de primeira ordem: i C I C + I C v be v T. (III.48) Para que essa aproximação seja razoável, é necessário que os termos de ordem mais alta da Série de Taylor (III.47) sejam desprezíveis em comparação com o termo de primeira ordem. Para que isso aconteça, deveremos ter que: v be v T 1 v be v T. (III.49) Essa é a condição que a amplitude do sinal v be deve satisfazer para ser considerado suficientemente pequeno. Por essa razão, tal relação é chamada de Condição de Pequenos Sinais. Como pode ser verificado em (III.48), a aproximação linear do comportamento do transistor faz com que a corrente de coletor seja composta por duas parcelas: uma é a corrente de polarização I C e a outra depende do sinal de entrada v be e também do ponto de polarização DC. Aplicando o modelo linear ao circuito da Fig. III.35(a), a tensão na saída será dada por: v O = V CC R C i C = V CC R C I }{{ C } Parcela DC I C R C v be v }{{ T } Parcela de Sinal. (III.50)

61 Capítulo III 62 Assim como no caso da corrente de coletor, verifica-se que a tensão na saída também é composta por uma parcela DC devido à polarização do transistor e por uma parcela que é proporcional ao sinal de entrada v be. A parcela DC em (III.50) é justamente a tensão que seria medida no coletor do transistor se apenas as fontes de polarização V CC e V BE fossem aplicadas ao circuito da Fig. III.35(a) fazendo a fonte v be = 0, ou seja, substituindo-a por um curto-circuito. A partir desses resultados, nota-se que as tensões e correntes do circuito da Fig. III.35(a) são constituídas por uma parcela DC dependente das fontes de polarização e uma parcela dependente da fonte de sinal. Isso acontece porque o transistor foi aproximado em (III.48) por um modelo linear, tornando válido o princípio da superposição para o circuito amplificador. Assim, a análise do circuito pode ser bastante simplificada se realizarmos a análise da polarização DC separadamente da análise de pequenos sinais. O resultado global seria igual à soma dos resultados obtidos isoladamente nas duas análises. No que se refere à (III.50), podemos escrever que v O = V O + v o, onde V O = V CC R C I C é a I parcela DC da tensão na saída e v o = R C C vt de nomenclatura estabelecida anteriormente. v be é a parcela de sinal, de acordo com a convenção Considerando apenas a parcela de sinal, podemos, então, obter o ganho de tensão proporcionado pelo amplificador da Fig. III.35(a): A V = v o v be = R C I C v T. (III.51) Note que esse ganho de tensão é exatamente o mesmo obtido em (III.45) a partir da inclinação da curva característica de transferência de tensão do circuito amplificador Fig. III.33(b). Assim, a análise de um amplificador usando a superposição da parcela de polarização DC e da parcela de pequenos sinais consiste nos dois passos a seguir, conforme ilustrado na Fig. III.40: V CC V CC Análise da Polarização DC R C V O Q 1 R C V BE V O + v o Q 1 v be V BE R C Análise de Pequenos Sinais Q 1 v o v be Figura III.40: Superposição das análises de polarização DC e de pequenos sinais em um circuito amplificador simples. Passo 1 Realizar a análise de polarização DC, zerando apenas as fontes de pequenos sinais

62 Capítulo III 63 fontes de tensão serão substituídas por curto-circuitos e fontes de corrente serão substituídas por circuitos abertos e calculando as tensões e as correntes de polarização DC no circuito através do método de análise apresentado na Seção III.5. Como trata-se da análise de circuitos amplificadores, o transistor deverá operar no modo ativo. Portanto, deve-se usar o modelo do transistor nesse modo de operação durante a análise de polarização. Passo 2 Realizar a análise de pequenos sinais, zerando apenas as fontes de polarização DC fontes de tensão serão substituídas por curto-circuitos e fontes de corrente serão substituídas por circuitos abertos e resolvendo o circuito resultante através da aproximação linear do modelo do transistor bipolar, válido para pequenos sinais. De acordo com o princípio da superposição, o resultado final da análise do circuito amplificador será finalmente obtido somando-se os resultados das duas análises. III O Modelo de Pequenos Sinais do Transistor Bipolar Para facilitar a análise de pequenos sinais, é conveniente substituir o transistor bipolar por um circuito que seja equivalente à aproximação linear (III.48) do modelo do transistor. Assim, poderemos empregar as técnicas da teoria de circuitos lineares para fazer a análise de pequenos sinais dos circuitos amplificadores. Esse circuito linear equivalente para pequenos sinais deve ter os mesmos terminais de base, emissor e coletor, conforme mostrado na Fig. III.41. B i b C i c B i b Modelo de Pequenos Sinais i c C i e i e E E Figura III.41: Modelo linear equivalente para o transistor bipolar para a análise de pequenos sinais. De acordo com (III.48), a parcela de sinal apenas da corrente de coletor é dada por: i c = I C v T v be = g m v be, (III.52) onde o parâmetro g m é a transcondutância de pequenos sinais 1 e é dada por: g m = I C v T. (III.53) O termo transcondutância se refere ao fato de que (III.53) representa a transferência da tensão em um ramo do circuito para a corrente produzida em outro ramo. Tal situação é diferente de uma simples condutância, que representa a razão entre a corrente e a tensão em um mesmo ramo do circuito. Para que o modelo linear da Fig. III.41 seja equivalente ao transistor bipolar para a operação em pequenos sinais, este deverá satisfazer a (III.52) e às demais relações características do transistor bipolar operando no modo ativo: i c = β i b (III.54) 1 O símbolo g m empregado para identificar a transcondutância de pequenos sinais é proveniente da teoria de válvulas, onde originalmente adotava-se o termo condutância mútua.

63 Capítulo III 64 i e = i c + i b. (III.55) Como a parcela de sinal da corrente de coletor i c é dada por (III.52), podemos obter a relação entre a tensão v be a corrente i b combinando (III.52) com (III.54): i b = i c β = g m β v be. (III.56) Com respeito à corrente de emissor, podemos combinar (III.52), (III.55) e (III.56) para obter: i e = i c + i b = g m v be + g m β v be = g m ( β + 1 β ) v be. Lembrando que o parâmetro α pode ser expresso em função de β conforme (III.6), podemos reescrever a relação acima da seguinte maneira: i e = g m α v be. (III.57) Esse mesmo resultado poderia ser obtido lembrando que i e = i c /α para o transistor operando no modo ativo e que i c é dada por (III.52). Com base nas equações apresentadas acima, obtém-se o modelo de pequenos sinais π-híbrido, cujas duas variações mais comumente usadas são apresentadas na Fig. III.42. B r v be C g m v be B r i b i b C E (a) E (b) Figura III.42: As duas versões do modelo de pequenos sinais π-híbrido, onde a corrente de coletor pode ser controlada pela tensão v be (a), ou pela corrente de base i b (b). O nome π-híbrido vem do fato de que o circuito do modelo lembra a letra grega π invertida. No modelo π-híbrido da Fig. III.42(a), a fonte de corrente controlada pela tensão v be faz com que a corrente de coletor satisfaça (III.52). Para que (III.56) seja satisfeita, a resistência equivalente de pequenos sinais na base r π deve ser dada por: r π = v be i b = ( gm v be ) = β g m. (III.58) β v be Finalmente, como a corrente de emissor no modelo π-híbrido da Fig. III.42(a) satisfaz à relação (III.55), a expressão (III.57) para a corrente de emissor também será satisfeita. Portanto, o modelo π-híbrido da Fig. III.42(a) atende a todos os requisitos necessários a um modelo de pequenos sinais do transistor bipolar. No caso do modelo π-híbrido da Fig. III.42(b), considerando a expressão (III.58) para a resistência de pequenos sinais r π, será possível escrever: i b = v be r π = g m β v be,

64 Capítulo III 65 i c = β i b = g m v be. Portanto, o modelo π-híbrido da Fig. III.42(b) também é um modelo de pequenos sinais válido para o transistor bipolar, pois também satisfaz às condições (III.52), (III.55) e (III.56). Na maioria das análises de circuitos amplificadores, substituímos o transistor pelo modelo π- híbrido na análise de pequenos sinais. Entretanto, na análise de alguns circuitos amplificadores é mais vantajoso adotar um dos modelos equivalentes apresentados na Fig. III.43, conhecidos como modelos-t. C C g m v be i e B B re v be re i e E (a) E (b) Figura III.43: As duas versões do modelo-t de pequenos sinais, onde a corrente de coletor pode ser controlada pela tensão v be (a), ou pela corrente de emissor i e (b). O nome modelo-t vem do fato de que o circuito do modelo lembra a letra T. Assim como o modelo π-híbrido da Fig. III.42(a), no modelo-t da Fig. III.43(a) a corrente de coletor também é definida por uma fonte de corrente controlada pela tensão v be que satisfaz (III.52). Para que o modelo-t da Fig. III.43(a) também satisfaça (III.57), a resistência equivalente de pequenos sinais r e deve ser dada por: r e = v be i e = ( gm v be ) = α g m. (III.59) α v be Pelo modo como os ramos do circuito estão conectados, a corrente de base irá satisfazer (III.55), levando a: i b = i e i c = g m α v be g m v be = ( 1 α α ) g m v be. Lembrando que, de acordo com (III.5), temos que α/(1 α) = β, então, podemos reescrever a equação acima da seguinte forma: i b = g m β v be, mostrando que o modelo-t da Fig. III.43(a) também satisfaz (III.56). Portanto, tal modelo é válido para representar a operação do transistor bipolar em pequenos sinais e é equivalente aos modelos π-híbridos apresentados na Fig. III.42. Finalmente, no modelo-t da Fig. III.43(b), a fonte de corrente utilizada para produzir a corrente de coletor é controlada pela corrente de emissor, usando a relação i c = α i e, válida para um transistor operando no modo ativo. Usando a expressão (III.59) para a resistência equivalente de pequenos sinais r e, podemos escrever: i e = v be r e = g m α v be i c = α i e = g m v be.

65 Capítulo III 66 Portanto, o modelo da Fig. III.43(b) também é válido para descrever o comportamento do transistor bipolar para pequenos sinais. Com isso, os modelos lineares apresentados nas Fig. III.42 e III.43 podem ser utilizados para substituir o transistor bipolar na análise de pequanos sinais. No caso do amplificador apresentado na Fig. III.40, se substituirmos o transistor pelo modelo da Fig. III.42(a), teremos o circuito equivalente para pequenos sinais da Fig. III.44. V CC R C R C V O + v o v o Q 1 Q 1 v be v be V BE Circuito Original Análise apenas para Pequenos Sinais v in v o i c r g m v be v be R C Circuito Equivalente para a Análise de Pequenos Sinais Figura III.44: Análise de pequenos sinais do circuito amplificador da Fig. III.40, onde as fontes de polarização V CC e V BE foram zeradas e o transistor foi substituído pelo modelo linear da Fig. III.42(a). Para esse circuito, teremos que a tensão de pequenos sinais na saída será dada por: v o = (g m v be ) R C, onde o sinal de menos é necessário em virtude do sentido da corrente de coletor imposto pela fonte de corrente do modelo. Como v be = v in no circuito da Fig. III.44, teremos: v o = g m v in R C A V = v o v in = g m R C. O qual é exatamente o ganho do amplificador obtido em (III.45) e em (III.51). Alternativamente, a análise de pequenos sinais poderia ter sido realizada substituindo-se o transistor pelo modelo da Fig. III.43(a), conforme mostrado na Fig. III.45. Assim como no caso anterior, teremos também: v o = (g m v be ) R C = g m v in R C A V = v o v in = g m R C. O mesmo resultado seria obtido com qualquer um dos modelos de pequenos sinais apresentados aqui, pois todos eles são equivalentes.

66 Capítulo III 67 v be r e v in g m v be i c R C v o Figura III.45: Circuito para a análise de pequenos sinais do amplificador da Fig. III.40, onde o transistor bipolar foi substituído pelo modelo linear da Fig. III.43(a). III O Modelo de Pequenos Sinais do Transistor PNP Na seção anterior, foram deduzidos modelos lineares para descrever a operação do transistor NPN para pequenos sinais. Fica faltando, portanto, obter também o modelo de pequenos sinais para o transistor PNP. Conforme foi visto na Seção III.2, a corrente de coletor do transistor PNP no modo ativo é dada pela seguinte expressão: i C = I S e v EB/v T, onde a corrente de coletor i C tem o sentido inverso ao verificado no transistor NPN, ou seja, saindo do transistor, conforme ilustrado na Fig. III.46. v EB i C Figura III.46: Tensão v BE e corrente i C em um transistor PNP. Analogamente ao procedimento adotado para o transistor NPN, o modelo de pequenos sinais do transistor PNP é obtido a partir da série de Taylor do modelo exponencial, truncada no termo de primeira ordem: i C i C VEB + di C dv EB (v EB V EB ) VEB i C I S e V EB/v T i C I C + I C v T v eb + I S e V EB/v T v T v eb i C I C + g m v eb Nesse caso, temos que a parcela de pequenos sinais da corrente de coletor é dada por i c = g m v eb, onde g m = I C /v T. A partir desse resultado, podemos obter o modelo linearizado da Fig. III.47 para o transistor PNP operando com pequenos sinais. Nesse modelo, a resistência de pequenos sinais r π também é obtida através da expressão (III.58). O leitor mais atento vai perceber que se v eb = v e v b e v be = v b v e, então v be = v eb. Consequentemente, a parcela de pequenos sinais da corrente de coletor poderá ser expressa como i c = g m v be, onde o sinal de menos indica uma inversão no sentido de circulação da corrente elétrica. Dessa forma, ambos os modelos apresentados na Fig. III.47 são equivalentes. Esse resultado nos leva

67 Capítulo III 68 B C B C r v eb g m v eb r v be g m v be E E Figura III.47: Modelo linearizado equivalente para a operação do transistor PNP com pequenos sinais. Note que esse circuito é exatamente igual ao modelo de pequenos sinais obtido para o transistor NPN. à conclusão de que os modelos linearizados das Figs. III.42 e III.43, obtidos para transistor NPN, também podem ser utilizados para analisar o comportamento do transistor PNP para pequenos sinais. Ou seja, isso significa que os transistores NPN e PNP se comportam exatamente da mesma forma para pequenos sinais. Neste ponto, muitos leitores devem estar inconformados: Como pode os transistores NPN e PNP apresentarem o mesmo comportamento para pequenos sinais? A razão para isso está no fato de que o modelo para pequenos sinais descreve o comportamento do transistor para tensões e correntes incrementais, superpostas às tensões e correntes de polarização. Esse comportamento incremental depende, conforme deduzido acima, da derivada das curvas características dos transistores. Apesar de os transistores NPN e PNP apresentarem características tensão corrente com polaridades invertidas, conforme ilustrado na Fig. III.48, suas derivadas são iguais nos pontos de polarização DC. Consequentemente, seus modelos linearizados para a operação com pequenos sinais são idênticos. i v i C v Modelo não linear i I C Q Aproximação linear Aproximação linear Q V BE i C v BE I C v BE Modelo não linear V BE (a) (b) Figura III.48: Mesmo apresentando tensões e correntes com polaridades invertidas, os transistores NPN (a) e PNP (b) apresentam a mesma derivada da curva i C v BE no ponto de polarização Q. Observação É importante que o leitor nunca se esqueça de que as tensões e as correntes de polarização DC no transistor PNP estarão sempre com as polaridades invertidas em relação àquelas verificadas no transistor NPN. Apenas o comportamento incremental para pequenos sinais é que será igual para ambos os transistores. Assim, a análise de amplificadores com respeito apenas à parcela de pequenos sinais pode ser

68 Capítulo III 69 realizada utilizando-se os mesmos modelos de pequenos sinais tanto para transistores do tipo NPN quanto para o tipo PNP. Na Fig. III.49 é ilustrada a análise para pequenos sinais de um amplificador simples, construído com um transistor PNP. Nessa análise, foi adotado o mesmo modelo π-híbrido deduzido anteriormente para transistores do tipo NPN. V CC v be Q 1 Q V v 1 O o v b v b R C i c v o V B I C i c R C Circuito Original Análise apenas para Pequenos Sinais v b v o i c r g m v be v be R C Circuito Equivalente para a Análise de Pequenos Sinais Figura III.49: Análise da parcela de pequenos sinais de um amplificador com transistor PNP, utilizando o mesmo modelo π-híbrido deduzido para o transistor NPN. Ao observar a Fig. III.49, um leitor apressado pode fazer a seguinte objeção: Como pode um transistor PNP conduzir uma corrente de coletor ao contrário? Na verdade, o transistor não está conduzindo ao contrário. O que acontece é que ao aplicarmos uma tensão incremental v b > 0, somada à polarização da base V B, a tensão total v EB do transistor PNP será reduzida. Essa variação levará a uma consequente diminuição da corrente de coletor total i C. Essa diminuição pode ser interpretada como sendo a subtração de uma parcela incremental i c da corrente de polarização I C do transistor, de modo que i C = I C i c. Assim, apenas do ponto de vista de pequenos sinais, uma corrente incremental i c negativa estará entrando no transistor PNP, conforme ilustrado na Fig. III.49. No entanto, essa corrente incremental i c com sentido invertido só existe em uma abstração em que separamos a parcela de sinal da parcela de polarização DC. No circuito completo, a corrente de coletor total i C = I C i c permanece positiva e saindo do transistor desde que I C > i c. 2 Finalmente, como o modelo de pequenos sinais adotado para o amplificador com transistor PNP é o mesmo utilizado na análise do amplificador com o transistor NPN, podemos concluir que o ganho de tensão para pequenos sinais do amplificador da Fig. III.49 também é dado por A V = g m R C. III Incluindo o Efeito Early no Modelo de Pequenos Sinais Nos modelos de pequenos sinais apresentados nas Figs. III.42 e III.43, a corrente de coletor independe da parcela de sinais da tensão entre coletor e emissor v ce. Entretanto, conforme foi visto na Seção III.4, a corrente de coletor de um transistor bipolar apresenta uma ligeira dependência com respeito a essa tensão, em virtude do efeito de modulação da largura da base, também conhecido 2 Caso a corrente incremental i c se iguale à corrente de polarização I C, teremos que i C = 0 e o transistor estará em corte. A partir desse ponto, o modelo linearizado para pequenos sinais não terá mais validade.

69 Capítulo III 70 como Efeito Early. Conforme mostrado em (III.28), a dependência da corrente de coletor com respeito à tensão entre coletor e emissor é expressa por: ( i C = I S e v BE/v T 1 + v ) CE. (III.60) V A Levando em consideração o Efeito Early, a corrente de coletor i C passa a ser uma função de duas variáveis: v BE e v CE. Por essa razão, para obter um modelo linearizado a partir de (III.60), devemos empregar a Série de Taylor para funções de duas variáveis: i C (v BE, v CE ) = i C (V BE, V CE ) [ 2 i C 2! + 2 v 2 BE i C v BE (V BE, V CE ) (v BE V BE ) + i C v CE (V BE, V CE ) (v CE V CE ) + (V BE, V CE ) (v BE V BE ) i C vce 2 (V BE, V CE ) (v CE V CE ) 2 + ] 2 i C v BE v CE (V BE, V CE ) (v BE V BE ) (v CE V CE ) +... (III.61) Substituindo (III.60) em (III.61) e truncando a série nos termos de primeira ordem, para obter uma aproximação linear, teremos: ( i C I S e V BE/v T 1 + V ) CE V A + ) I S e V BE/v T (1 + V CE V A v T v be + I S e VBE/vT V A v ce, (III.62) onde v be = v BE V BE e v ce = v CE V CE são as parcelas de sinal das tensões entre base e emissor e entre coletor e emissor, respectivamente, conforme a nomenclatura definida anteriormente. Considerando que a parcela de polarização DC da corrente de coletor I C é dada por ( I C = I S e V BE/v T 1 + V ) CE V A podemos reescrever (III.62) da seguinte forma: I S e V BE/v T, i C I }{{} C + I C v be + I C v ce. (III.63) v T V A Parcela DC }{{} Parcela de Sinais A aproximação linear da corrente de coletor em (III.63) apresenta uma parcela de polarização DC e duas parcelas de sinal uma dada em função da tensão v be e outra em função da tensão v ce. Assim, o modelo para pequenos sinais considerando o efeito Early ficaria como o que é mostrado na Fig. III.50. Como a componente de pequenos sinais da corrente de coletor possui duas parcelas, foram empregadas duas fontes de corrente controladas em paralelo para constituir a corrente de B C B C r v be g m v be I C V A v ce r v be g m v be r o E E Figura III.50: Modelo de pequenos sinais π-híbrido do transistor bipolar incluindo a componente de sinal da corrente de coletor que depende da tensão v ce, em virtude do Efeito Early.

70 Capítulo III 71 coletor fontes de corrente em paralelo produzem uma corrente total que é a soma das correntes em cada fonte. No modelo da Fig. III.50, a fonte de corrente controlada pela tensão v ce está submetida à mesma tensão v ce que a controla. Dessa forma, essa fonte de corrente não atua efetivamente como uma transcondutância, mas sim como uma simples condutância. Portanto, essa fonte pode ser substituída no modelo por um resistor, cuja resistência é dada por r o = V A I C, (III.64) conforme mostrado na Fig. III.50. Assim, de acordo com o modelo de pequenos sinais proposto, a parcela de pequenos sinais da corrente de coletor seria dada por: i c = g m v be + v ce r o, (III.65) o que está perfeitamente de acordo com (III.63), se levarmos em consideração as definições de g m e r o dadas em (III.53) e (III.64), respectivamente. É interessante mencionar que é justamente o Efeito Early que faz com que o transistor bipolar não se comporte como uma fonte de corrente ideal, controlada apenas pela tensão v be. Assim como toda fonte de corrente real, o modelo de pequenos sinais da Fig. III.50 inclui uma impedância de saída finita r o. Um modelo de pequenos sinais alternativo para o transistor bipolar que leva em conta o Efeito Early é apresentado na Fig. III.51, o qual é obtido adicionando-se o resistor r o entre os terminais de coletor e emissor do modelo-t apresentado anteriormente na Fig. III.43(a). B E r e v be g m v be C r o Figura III.51: Modelo-T de pequenos sinais do transistor bipolar incluindo o Efeito Early. III Modelo de Pequenos Sinais para Altas Frequências Nas seções anteriores foram apresentados modelos linearizados para descrever o comportamento do transistor bipolar para pequenos sinais. Esses modelos assumem que os transistores respondem instantaneamente a qualquer variação de sinal aplicada à entrada, o que corresponde razoavelmente bem à realidade quando estamos tratando com sinais de baixas frequências. No entanto, ao operar com sinais de altas frequências, o tempo que os portadores de carga levam para se difundir entre as regiões de emissor e coletor passa a ser bastante significativo. Além disso, as capacitâncias das junções PN do transistor também afetam o desempenho do dispositivo como um elemento amplificador, reduzindo o seu ganho em altas frequências. Na Fig. III.52(a) é apresentada uma forma de se constatar a degradação de desempenho do transistor em altas frequências. Nesse circuito, um sinal de corrente senoidal i b (t) é aplicado à base do transistor, superposto à corrente de polarização I B constante, e o sinal de corrente i c (t) é tomado como o sinal de saída no coletor. Se traçarmos o gráfico do módulo da resposta em frequência do

71 Capítulo III 72 ganho de corrente β(jω) = i c (jω)/i b (jω) para pequenos sinais, obteremos a cuva apresentada na Fig. III.52(b). Nesse gráfico, verificamos que o ganho β do transistor permanece quase constante para uma ampla faixa de frequências, mas começa a diminuir conforme a frequência do sinal ultrapassa o limite ω P, atingindo 0 db na frequência ω T ou seja, β(jω T ) = 1. De acordo com esse resultado, concluímos que o transistor bipolar perde a sua capacidade de amplificação de corrente para sinais com frequência superior a ω T. Por essa razão, ω T é denominada frequência de transição. V CC I C i c (t) Q 1 i b (t) I B (a) (jw) (db) 20 log( 0 ) 0 P T (log) (b) Figura III.52: Circuito para medir o desempenho do transistor bipolar para sinais com diferentes frequências (a) e o gráfico do módulo da resposta em frequência do ganho de corrente β (b). Nesse gráfico, β 0 corresponde ao ganho de corrente do transistor em DC (ω = 0). A frequência de transição é um dos parâmetros de desempenho normalmente informados nos manuais de transistores comerciais. Na Tabela III.2, são apresentados os valores típicos da frequência de transição de alguns transistores comerciais. Note que todo projetista deve atentar para esse parâmetro de desempenho de modo a selecionar qual transistor é mais adequado para operar na faixa de frequências de um determinado projeto. Tabela III.2: Valores típicos da frequência de transição especificadas nas folhas de dados (datasheets) de transistores comerciais. Transistor BD680 2N5088 BC337 BC546 2N5770 Frequência de Transição 1 MHz 50 MHz 100 MHz 300 MHz 900 MHz Para modelar com precisão o comportamento do transistor bipolar para sinais de altas frequências, seria necessário realizar uma minuciosa análise do mecanismo de difusão dos portadores de

72 Capítulo III 73 carga no material semicondutor que constitui o dispositivo. Entretanto, tal modelagem envolveria a análise de circuitos distribuídos, produzindo resultados semelhantes àqueles obtidos no estudo de linhas de transmissão com perdas. Infelizmente, apesar de ser bastante precisa, esse tipo de modelagem resultaria em equações complexas demais para apresentarem utilidade prática na execução de projetos. Por essa razão, a modelagem apresentada neste texto faz uso de aproximações com o objetivo de tornar a modelagem adequadamente simples, utilizando circuitos com parâmetros concentrados. Nessa aproximação, os efeitos de atraso no transporte de portadores são modelados através da inclusão de capacitores parasitas ao modelo π-híbrido do transistor bipolar. Essa aproximação foi proposta por Lawrence J. Giacoletto em , e produz resultados que são bastante coerentes com as medidas experimentais obtidas para sinais com frequências inferiores a 1 3 ω T. A seguir, apresentaremos cada um dos efeitos capacitivos que afetam o comportamento dinâmico do transistor bipolar. Posteriormente, esses efeitos serão incluídos no modelo π-híbrido a ser empregado na modelagem do transistor operando com sinais de alta frequência. Capacitância de Difusão ou de Carregamento da Base Na Seção III.1, foi mostrado que portadores de carga provenientes do emissor são injetados na base do transistor bipolar durante a sua operação no modo ativo. O efeito de armazenamento dessas cargas na base afeta a operação dinâmica do transistor, limitando a sua velocidade de resposta a sinais de alta frequência. Esse efeito de armazenamento de cargas pode ser razoavelmente aproximado através do comportamento dinâmico de um capacitor. Para estimar a capacitância equivalente de difusão da base, é necessário calcular a quantidade de carga armazenada na base do transistor operando no modo ativo. Para isso, pedimos ao leitor que se lembre dos gráficos apresentados na Fig. III.4, que mostram a concentração de elétrons injetados na base, quando a junção base-emissor está diretamente polarizada. Para facilitar o entendimento destes cálculos, repetimos esse gráfico da concentração de portadores na Fig. III.53. V BE V CB I B I E I C n(0) n Concentração de Elétrons Injetados na Base 0 W x Figura III.53: Variação da concentração de elétrons injetados na base de um transistor bipolar NPN operando no modo ativo, onde n(0) é a concentração de elétrons fornecidos pelo emissor, em cm 3, e W é a largura da base. 3 GIACOLETTO, L. J. Diode and transistor equivalent circuits for transient operation, IEEE Journal of Solid- State Circuits, Vol 4, n o 2, 1969.

73 Capítulo III 74 Como a largura da base W é bem menor que as regiões de emissor e coletor, podemos aproximar o gráfico da Fig. III.53 por uma função linear. Dessa forma, a carga total injetada na base será dada por: W Q B = q A n(x) dx = q A W n(0), onde q é a carga de um elétron e A é a área de seção reta da região da base. (III.66) Como a condução de corrente elétrica em uma junção PN diretamente polarizada ocorre pelo mecanismo de difusão, teremos que a corrente que atravessa a base e atinge o coletor será dada por: i C = A J N = A q D N dn(x) dx = A q D N n(0) W, (III.67) onde J N é a densidade de corrente e D N é a constante de difusão dos elétrons na base. Assim, combinando (III.66) e (III.67), teremos que a quantidade de carga armazenada na base pode ser expressa da seguinte forma: Q B = W 2 2 D N i C = τ F i C, (III.68) onde τ F = W 2 2 D N é uma constante para um determinado transistor com dimensão de tempo. Essa constante é denominada tempo de trânsito de base direto (forward base-transit time) e indica o tempo médio que um elétron leva para atravessar a largura da base. transistores bipolares comerciais está na faixa de 10 a 100 ps. Esse tempo médio em Uma vez calculada a quantidade de carga injetada na base pelo emissor, a capacitância equivalente de difusão C DB entre os terminais de base e emissor será dada por: C DB = Q B i C = τ F. v BE v BE (III.69) Como a corrente de coletor i C depende exponencialmente da tensão v BE, conclui-se que a capacitância C DB não é linear. Para pequenos sinais, podemos utilizar uma aproximação linear para essa capacitância, através da sua derivada no ponto de polarização DC do transistor: C db = dq B = τ F VBE dv BE di C dv BE = τ F g m. (III.70) VBE Capacitâncias de Junção Em nosso estudo acerca da modelagem física da junção PN, vimos que a região de depleção opera como uma camada isolante isto é, sem portadores de carga livres entre os semicondutores P e N, conforme ilustrado na Fig. III.54. Dessa forma, região de depleção exerce aproximadamente o mesmo papel que o material dielétrico em um capacitor de placas paralelas, levando ao surgimento de um efeito capacitivo que degrada o desempenho de dispositivos semicondutores em altas frequências. Em um transistor bipolar há duas junções PN, onde cada uma contribui com um efeito capacitivo parasita. Tais capacitâncias podem ser estimadas através da mesma equação desenvolvida para modelar esse efeito na junção PN de um diodo. Assim, a capacitância equivalente da junção baseemissor C je é dada por: C je = ( C je0 1 V BE V 0E )m. (III.71)

74 Capítulo III 75 je jc Figura III.54: Capacitâncias de junção produzidas pelas regiões de depleção. Analogamente, a capacitância equivalente da junção base-coletor C jc é dada por: C jc = ( C jc0 1 + V CB V 0C )m. (III.72) Note que ambas as capacitâncias não são lineares e dependem das tensões aplicadas às junções. Nas equações acima, as constantes C je0 e C jc0 são, respectivamente, as capacitâncias das junções base-emissor e base-coletor quando nenhuma tensão é aplicada a elas. V 0E corresponde ao potencial de barreira da junção base-emissor, que vem a ser a tensão interna que surge na junção quando os fluxos de difusão atingem o equilíbrio. O valor típico de V 0E está em torno de 0,9 V. Já o potencial de barreira V 0C da junção base-coletor assume valores típicos menores, em torno de 0,75 V, em virtude da menor dopagem do coletor em comparação com o emissor. O índice m de graduação da junção pode assumir valores no intervalo que vai de 1 3 a 1 2, dependendo do quão gradual é a variação da concentração de dopantes na junção PN. Para junções onde a concentração de dopantes varia abruptamente entre as regiões N e P, teremos m = 1 2. Já em junções onde a concentração de dopantes varia linearmente entre as regiões P e N, o índice de graduação da junção será m = 1 3. Observação É importante notar que a tensão V BE aparece em (III.71) com sinal negativo e que a tensão V CB aparece em (III.72) com sinal positivo. Essa diferença decorre do fato de que V BE > 0 polariza a junção base-emissor diretamente, enquanto que V CB > 0 polariza a junção base-coletor reversamente. Com a junção base-coletor reversamente polarizada no modo ativo, quanto maior for a tensão V CB > 0, mais larga será a região de depleção dessa junção. Esse alargamento produz o mesmo efeito que afastar as placas de um capacitor, reduzindo a sua capacitância. Por essa razão, a expressão (III.72) indica que a capacitância C jc diminui com o aumento da tensão reversa V CB. A junção base-emissor, por outro lado, é polarizada diretamente pela tensão V BE > 0. Como essa polarização direta tende a estreitar a largura da região de depleção, a expressão (III.71) indica que a capacitância C je irá aumentar consideravelmente caso a tensão V BE assuma valores bem próximos do potencial de barreira V 0E. Modelo π-híbrido para Altas Frequências O modelo π-híbrido adequado para descrever o comportamento do transistor bipolar com respeito

75 Capítulo III 76 B r x C r C g m v be v be C r o E Figura III.55: Modelo π-híbrido para descrever a operação do transistor bipolar em altas frequências. a pequenos sinais de altas frequências é apresentado na Fig. III.55. Nesse modelo foram incluídas duas capacitâncias C π e C µ que levam em consideração os efeitos capacitivos discutidos acima. Essas capacitâncias são dadas por: C π = C db + C je, (III.73) C µ = C jc. (III.74) Em transistores bipolares comerciais, a capacitância C π entre os terminais de base e emissor assume valores tipicamente na faixa que vai desde unidades a até dezenas de picofarads (10 12 F). Já a capacitância C µ tipicamente assume valores que vão desde frações a até poucas unidades de picofarads. Ao modelo π-híbrido da Fig. III.55 também foi adicionado um resistor r x para considerar o efeito da resistência do material semicondutor e da resistência do contato ôhmico que faz a conexão elétrica entre o semicondutor e o condutor metálico do terminal da base. O valor típico da resistência r x vai de unidades a dezenas de ohms. Como r x r π, a resistência r x é desprezível em baixas frequências. Entretanto, em frequências muito altas, as impedâncias das capacitâncias C π e C µ se tornam tão baixas que a única resistência responsável por limitar a corrente de sinal no transistor é r x. Por essa razão, o efeito dessa resistência é contabilizado no modelo da Fig. III.55. Com o modelo para altas frequências do transistor bipolar, é possível estimar as frequências ω P e ω T que caracterizam o módulo da resposta em frequência do ganho de corrente β(jω) = i c (jω)/i b (jω), apresentado na Fig. III.52(b). Para isso, faremos a análise de pequenos sinais do circuito da Fig. III.52(a), onde o transistor Q 1 é substituído pelo modelo da Fig. III.55 e todas as fontes de polarização DC são zeradas isto é, substituímos V CC por um curto-circuito para a terra e a fonte I B por um circuito aberto. Assim, o circuito equivalente para pequenos sinais ficará conforme mostrado na Fig. III.56. r x C i c i b r v be C g m v be r o Figura III.56: Modelo equivalente para pequenos sinais do circuito apresentado na Fig. III.52(a). Calculando a parcela de sinal i c da corrente de coletor no domínio da frequência, obtemos: i c (s) = g m v be (s) s C µ v be (s) = (g m s C µ ) v be (s). (III.75)

76 Capítulo III 77 A tensão v be, por sua vez, é obtida a partir de: v be (s) = i b (s). (III.76) 1 + s C π + s C µ r π Assim, substituindo (III.76) em (III.75), obtemos: i c (s) = 1 (g m s C µ ) r π + s C π + s C µ i b (s) = g m r π C µ 1 s g m i b (s). 1 + s(c π + C µ )r π Lembrando que g m r π = β 0 (III.58), onde β 0 é o valor do ganho de corrente β em baixas frequências, teremos que: β(s) = i 1 s C µ c(s) i b (s) = β g m 0. (III.77) 1 + s(c π + C µ )r π De acordo com o gráfico apresentado na Fig. III.52(b), ω P é definida como o limite superior da banda passante de β(jω), o qual corresponde à frequência do polo da função de transferência β(s) em (III.77). Portanto, podemos concluir que: ω P = 1 r π (C π + C µ ) = g m β 0 (C π + C µ ), (III.78) onde usamos novamente a igualdade g m r π = β 0 para obter a expressão final para ω P. Também de acordo com a Fig. III.52(b), ω T é definida como a frequência em que β(jω T ) = 1. Dessa forma, a frequência de transição é obtida a partir da solução da seguinte equação: ( ) 2 β(jω T ) = β 1 + ωt C µ g m [ω T r π (C π + C µ )] 2 = 1. Substituindo a expressão (III.78) para ω P na equação acima, obteremos: β 0 ( ) 2 ωt C 1 + µ g m 1 + ( ωt ω P ) 2 = 1. Com o objetivo de tornar a expressão analítica para a frequência ω T mais simples engenheiros preferem usar expressões matemáticas simples em seus cálculos de projeto, vamos fazer algumas aproximações na equação acima, as quais são baseadas em duas premissas que serão comprovadas mais adiante. A primeira considera que ω T ω P, conforme pode ser visualizado na Fig. III.52(b). A segunda premissa considera que a frequência ω T é muito menor que a frequência do zero da função de transferência β(s) (III.77), ou seja, ω T gm C µ. Assim, a partir dessas duas considerações, podemos fazer a seguinte aproximação: β 0 ( ) 2 ωt C 1 + µ g m 1 + ( ωt ω P ) 2 β 0 ( 1 ) 2. ωt ω P

77 Capítulo III 78 Assim, a equação anterior pode ser aproximada por: β 0 1 ω T ω P 1, Resultando em: ω T β 0 ω P = g m C π + C µ. (III.79) De acordo com (III.79), temos que ω T é aproximadamente igual a β 0 vezes a frequência ω P. Como β 0 é da ordem de centenas, a nossa primeira premissa de que ω T ω P se revelou bastante razoável. Com relação à premissa de que ω T gm C µ, sua validade é assegurada pelo fato de que C π é tipicamente dezenas de vezes maior que C µ em transistores bipolares reais. Existem duas razões para isso. A primeira está no fato de que C π é composta pela combinação das capacitâncias de junção e de difusão, onde esta última é significativamente maior que a primeira. A segunda razão reside no fato de que, em um transistor no modo ativo, a junção base-emissor estará diretamente polarizada, enquanto que a junção base-coletor estará polarizada reversamente. Assim, a largura da região de depleção na junção base-emissor será bem menor, resultando em uma capacitância de junção bem maior. Nas folhas de dados de transistores comerciais, os fabricantes usualmente informam a frequência de transição f T em Hertz. Dessa forma, a expressão (III.79) deve ser reescrita da seguinte forma: f T = g m 2π (C π + C µ ). (III.80) Observação Uma figura de mérito muito comumente usada para avaliar o desempenho de circuitos amplificadores é o produto ganho-banda passante (GB). Como o próprio nome sugere, essa figura de mérito é obtida multiplicando-se o ganho do amplificador na banda passante de sua resposta em frequência pela largura dessa banda. No caso da resposta em frequência do ganho de corrente β(jω) = i c(jω)/i b (jω), apresentado na Fig. III.52(b), o produto ganho-banda passante, em Hertz, será dado por: GB = β 0 ωp 2π = g m 2π (C π + C. µ) Portanto, concluímos que GB = f T. Por essa razão, a frequência de transição f T também é denominada produto ganho-banda passante do ganho de corrente. Outra denominação muito comumente encontrada em folhas de dados de transistores é banda passante de ganho unitário (unity-gain bandwidth), fazendo alusão ao fato de que β(jω T ) = 1. Exemplo iii.13 Na folha de dados de um transistor comercial, o fabricante informa que o dispositivo exibirá uma frequência de transição f T = 100 MHz e uma capacitância C µ = 2,0 pf quando operando com uma corrente de polarização I C = 1,0 ma. Dessa forma, estime o valor da capacitância C π para esse transistor operando nessas condições.

78 Capítulo III 79 Solução: Como o transistor em questão está polarizado com uma corrente I C = 1,0 ma, então: g m = IC = 1,0 = 40 ma/v. v T 0,025 Partindo da expressão para a frequência de transição, teremos que: f T = C π = g m 2π (C π + C µ) gm 2π f T C µ C π = 61,6 pf. III.8 - Amplificadores Bipolares Básicos Na seção anterior, o leitor foi familiarizado com os conceitos básicos utilizados para descrever matematicamente a operação do transistor bipolar como elemento amplificador. Os circuitos apresentados naquela seção eram bastante simplificados e tinham o objetivo de fazer o leitor compreender como as características físicas do transistor bipolar podem ser empregadas para realizar a amplificação de sinal. A partir deste ponto, o leitor utilizará os conceitos aprendidos naquela seção no estudo dos circuitos amplificadores práticos que utilizam transistores bipolares. Nesta seção, estudaremos as três configurações básicas de circuito em que podemos extrair algum tipo de amplificação com o transistor bipolar. Cada uma dessas configurações será estudada em detalhes, evidenciando as suas principais características elétricas, suas vantagens e desvantagens. Esse estudo é extremamente útil para o projetista que futuramente necessitará decidir qual configuração utilizar em um determinado projeto para alcançar o efeito desejado. III Caracterização de Circuitos Amplificadores No Capítulo I foi mostrado que os principais parâmetros que interferem decisivamente no comportamento elétrico de um amplificador são o ganho e as impedâncias de entrada e de saída. De posse desses parâmetros, um circuito amplificador pode ser modelado através do circuito linear equivalente apresentado na Fig. III.57. R o v A v R i v A v v (a) (b) Figura III.57: Símbolo usualmente empregado em diagramas elétricos para representar um amplificador (a) e seu circuito equivalente (b), levando em consideração seu ganho interno A e suas impedâncias de entrada R i e de saída R o. O ganho interno A, apresentado na Fig. III.57(b), corresponde ao máximo ganho de tensão que pode ser conseguido com um determinado circuito amplificador. Esse ganho é obtido quando

79 Capítulo III 80 uma fonte de tensão ideal v in é aplicada à entrada e os terminais de saída são mantidos em aberto. Assim, o ganho de tensão obtido com o amplificador não é afetado pela corrente elétrica drenada pela impedância de entrada R i e nem pela queda de tensão sobre a impedância de saída R o. Entretanto, em um circuito real, a fonte de sinal v s na entrada possui uma impedância de saída não nula R S. Além disso, o amplificador normalmente opera com os seus terminais de saída conectados ao circuito que irá receber o sinal amplificado se não houvesse um circuito para receber esse sinal, não haveria necessidade de se usar um amplificador! Assim, a impedância de entrada do circuito seguinte funcionará como uma carga R L que drenará corrente elétrica do amplificador. Essa situação é ilustrada na Fig. III.58. R s R o v R i v A v R L v Figura III.58: Modelo equivalente para um amplificador com uma fonte de sinal real na entrada, com impedância de saída R S não nula, e com uma impedância de carga R L. Nessa situação, a tensão efetivamente obtida na saída v o será dada por: v o = R L R o + R L A v in, (III.81) que vem a ser menor que a tensão de saída que seria obtida com o mesmo amplificador caso seus terminais de saída estivessem em aberto ou seja, caso R L. Analogamente, a tensão v in efetivamente aplicada à entrada do amplificador será dada por: v in = R i R S + R i v s, (III.82) a qual é menor que a tensão entregue pela fonte de sinal v s. Combinando as equações (III.81) e (III.82), podemos obter o ganho de tensão efetivamente obtido com o amplificador em um circuito prático: v o = R L R i A v s R o + R L R S + R i A V = v o v s = R L R o + R L A R i R S + R i. (III.83) A partir desse resultado, podemos concluir que o ganho A V efetivamente alcançado é menor que o seu ganho interno A, em virtude da interação entre as impedâncias não ideais R i e R o do amplificador e as impedâncias R S da fonte de sinal e R L da carga. Para evitar essa redução no ganho, um amplificador de tensão ideal deveria apresentar uma impedância de entrada R i e uma impedância de saída R o = 0. Infelizmente, essa situação ideal não é conseguida na prática. A estratégia usualmente seguida pelos projetistas é garantir que o amplificador apresente R o R L, para minimizar a perda de ganho em (III.81), e R i R S, para minimizar a perda de ganho em (III.82). Nas próximas seções, será mostrado que cada uma das configurações básicas de amplificadores com transistor bipolar apresenta suas características próprias de ganho e impedância de entrada e de saída. Assim, dependendo das especificações de projeto isto é, do ganho desejado, da resistência R S da fonte de sinal e da carga R L, o projetista deverá ser capaz de escolher qual a configuração,

80 Capítulo III 81 ou combinação de configurações, que é mais adequada às suas necessidades. Por essa razão, é muito importante que o projetista seja capaz de calcular as impedâncias de entrada R i e de saída R o de um circuito amplificador. Para calcular a impedância de entrada de um amplificador, deve-se aplicar uma fonte de tensão de teste ideal v t à entrada do circuito e calcular a corrente i t entregue por essa fonte. Esse arranjo é ilustrado na Fig. III.59. Assim, a impedância de entrada será obtida fazendo-se: R i = v t i t. (III.84) i R o v t R i v A v R L v Figura III.59: Arranjo para o cálculo teórico da impedância de entrada R i de um amplificador. Para calcular a impedância de saída, deve-se aplicar a fonte de tensão de teste ideal v t à saída do circuito, removendo-se a impedância de carga. A fonte de teste deve substituir a carga R L justamente porque a impedância de saída do amplificador é definida como sendo a impedância vista pela carga. Esse arranjo é ilustrado na Fig. III.60, onde os terminais de entrada foram curto-circuitados. Assim, a impedância de saída será obtida fazendo-se: R o = v t i t. (III.85) Note que a equação (III.85) somente será válida se os terminais de entrada estiverem em curtocircuito, fazendo com que v in = 0 e, consequentemente, zerando a tensão A v in na malha de saída. R o i R i v A v v Figura III.60: Arranjo para o cálculo teórico da impedância de saída R o de um amplificador. Finalmente, o leitor deve ter em mente que o modelo equivalente apresentado na Fig. III.57 é válido somente para descrever o comportamento do amplificador com pequenos sinais quando a operação do circuito é aproximadamente linear. Caso o sinal de entrada seja grande o suficiente para retirar o transistor bipolar do modo ativo, o circuito amplificador deixará de operar de forma linear e o modelo equivalente não será mais válido. Portanto, a máxima amplitude de tensão que um amplificador é capaz fornecer em sua saída, sem que o transistor deixe de operar de forma razoavelmente linear, também é uma especificação de grande importância. Portanto, nas próximas seções, também será mostrado como o projetista pode estimar teoricamente quais são os limites de excursão de sinal que uma determinada configuração de amplificador pode fornecer na saída.

81 Capítulo III 82 III Circuitos Práticos de Amplificadores com Transistor Bipolar O circuito amplificador utilizado na seção anterior para deduzir o modelo de pequenos sinais do transistor bipolar é novamente apresentado na Fig. III.61(a). Apesar da sua simplicidade, esse circuito não pode ser empregado em um projeto real. A razão para essa impossibilidade está no seu esquema de polarização, apresentado na Fig. III.61(b) onde a fonte de sinal v in do circuito original foi zerada para separar o esquema de polarização da análise de pequenos sinais. R C V CC V CC v o R C Q 1 V C v in Q 1 V BE V BE (a) (b) Figura III.61: Circuito do amplificador didático (a) e o seu respectivo esquema de polarização (b). Conforme o leitor deve se recordar, na Seção III.6 foi mostrado que o esquema de polarização da Fig. III.61(b) é instável termicamente e, portanto, inadequado para a polarização de transistores bipolares. Naquela mesma seção, também foi mostrado que o esquema de polarização da Fig. III.62(a) é bastante eficiente para polarizar um transistor bipolar. Entretanto, uma pergunta surge: como nós iremos aplicar um sinal ao circuito da Fig. III.62(a)? V CC V CC R 1 R C Q 1 v t R 1 R Q 1 v v R 2 R E v R 2 R t (a) (b) Figura III.62: Circuito do amplificador didático (a) e o seu respectivo esquema de polarização (b). A primeira ideia que pode ocorrer ao leitor é conectar a fonte de sinal v in diretamente à base do transistor, conforme ilustrado na Fig. III.62(b). No entanto, essa é uma péssima ideia, pois a tensão na base passará a ser exatamente igual a v in. Assim, nos semiciclos em que v in < 0, o transistor irá operar no modo de corte, distorcendo o sinal na saída essa situação também é ilustrada na Fig. III.62(b). A técnica mais amplamente utilizada pelos projetistas para aplicar sinal a um transistor sem

82 Capítulo III 83 afetar a sua polarização baseia-se no uso de capacitores de acoplamento. De acordo com o que foi apresentado no Capítulo I, sabemos que o módulo da impedância de um capacitor depende da frequência ω do sinal aplicado a ele, segundo a seguinte expressão: Z C (jω) = 1 ω C. Dessa forma, quando maior a frequência do sinal, menor será a impedância do capacitor ou seja, para sinais com frequências muito altas, o capacitor opera praticamente como um curto-circuito, pois Z C (jω) 0 quando ω. Por outro lado, em um circuito operando em corrente contínua (DC), temos que ω = 0 e, consequentemente, o capacitor funcionará exatamente igual a um circuito aberto, pois Z C (0). Portanto, o capacitor é um dispositivo que pode atuar como um elemento isolador para correntes e tensões de polarização DC e, ao mesmo tempo, operar aproximadamente como um curto-circuito para sinais com frequências suficientemente altas. O princípio de funcionamento de um capacitor de acoplamento é exemplificado na Fig. III.63. v V CC t C A R 1 v v R 2 Figura III.63: Emprego de um capacitor de acoplamento para aplicar sinal a um nó de circuito, sem afetar a sua polarização DC. Como o circuito da Fig. III.63 é linear, podemos usar o princípio da superposição e analisar isoladamente os efeitos das fontes V CC e v in sobre a tensão na saída v o. Inicialmente, vamos aplicar apenas a tensão de polarização V CC e zerar a fonte de sinal v in ou seja, substituí-la por um curto-circuito. Nessa situação, temos apenas uma tensão DC aplicada ao circuito. Dessa forma, o capacitor operará como um circuito aberto e teremos a situação ilustrada na Fig. III.64(a), onde a V CC V CC R 1 R 1 R 1 v v C A v R 2 v R 2 v R 2 v v v V O t V O t t (a) (b) (c) Figura III.64: Análise do circuito linear da Fig. III.63 usando superposição.

83 Capítulo III 84 tensão na saída é estabelecida pelo divisor de tensão resistivo: V O = R 2 R 1 + R 2 V CC. Anulando, agora, a tensão de polarização V CC e aplicando apenas a tensão de sinal v in, o capacitor apresentará uma impedância Z C (jω) dependente da frequência ω do sinal. Caso o capacitor de acoplamento C A na Fig. III.63 seja grande o suficiente para que Z C (jω) R 1 //R 2, então podemos considerar que C A opera aproximadamente como um curto-circuito para o sinal v in. Essa situação está ilustrada na Fig. III.64(b), onde a parcela de sinal da tensão na saída é v o = v in. Finalmente, superpondo os efeitos da tensão de polarização V CC e de sinal v in, teremos que a tensão na saída será dada por v o = V O + v in, cuja forma de onda tem o aspecto mostrado na Fig. III.64(c). Note que o emprego do capacitor de acoplamento foi capaz de produzir uma tensão v o que é dada pela superposição da parcela de polarização com a parcela de sinal aplicada. Portanto, o mesmo princípio do circuito na Fig. III.63 pode ser utilizado para aplicar e extrair sinais de um amplificador sem afetar a polarização dos seus transistores. Um exemplo de como os capacitores de acoplamento podem ser utilizados com esse propósito é apresentado na Fig. III.65. V CC R 1 R Q 1 R R 2 R V CC C R 1 R Q 1 C R v v R 2 R C R R 1 v Q 1 R v R 2 R Figura III.65: Emprego de capacitores de acoplamento para aplicar e extrair sinal de um amplificador sem afetar a sua polarização DC.

84 Capítulo III 85 Nesse amplificador, o capacitor C B tem a função de aplicar o sinal de entrada v in à base do transistor, somando-o à tensão de polarização daquele nó. Já o capacitor C C é utilizado para conectar a carga R L à saída do amplificador, sem afetar a tensão de polarização no coletor de Q 1. O capacitor C E, por sua vez, é adicionado ao circuito para operar como um curto-circuito entre o terminal de emissor e a terra na faixa de frequências do sinal v in. Para que o leitor entenda a função desse capacitor, devemos primeiramente nos recordar da Seção III.6, onde foi mostrado que a inclusão do resistor R E é necessária para garantir a estabilidade térmica da polarização DC do transistor. Além disso, o leitor deve lembrar que o amplificador da Fig. III.61(a) tem o terminal de emissor conectado à terra para garantir que a tensão de sinal v in seja integralmente aplicada entre os terminais de base e emissor de Q 1 vide a Fig. III.44. Caso o amplificador da Fig. III.61(a) fosse construído com um R E no circuito de emissor, a tensão de entrada v in seria dividida entre esse resistor e a junção base-emissor, reduzindo a tensão v be que é efetivamente amplificada pelo transistor já que i c = g m v be. Assim, a presença do capacitor C E permite que o resistor R E exerça a sua função na polarização do transistor já que C E é um circuito aberto em DC e, ao mesmo tempo, possibilita que a tensão de sinal v in seja integralmente amplificada pelo transistor em virtude do curto-circuito criado por C E na faixa de frequências de v in. Por essa razão, C E é frequentemente chamado de capacitor de bypass. Observação Neste ponto o leitor deve estar se perguntando sobre como os capacitores de acoplamento devem ser dimensionados de modo a operarem razoavelmente bem como curtos-circuitos na faixa de frequências do sinal de entrada v in. Realmente essa é uma questão bastante pertinente, mas que necessita de um conhecimento mais aprofundado sobre a resposta em frequência de amplificadores. Entretanto, esse assunto é bastante vasto e requer que o estudante já tenha um conhecimento prévio dos conceitos básicos de circuitos amplificadores. Por essa razão, neste capítulo iremos assumir que os capacitores de acoplamento já foram dimensionados adequadamente para que operem como curtos-circuitos para pequenos sinais. Assim, o leitor poderá aprender a teoria básica de amplificadores sem se preocupar com esse detalhe. Posteriormente, uma vez que o leitor já tenha se familiarizado com os conhecimentos básicos, um estudo detalhado sobre a resposta em frequência de amplificadores será apresentado em outro capítulo. Então, o leitor finalmente aprenderá como dimensionar os capacitores de acoplamento. Portanto, caro leitor, não se preocupe com isso por enquanto. A Fig. III.65 também ilustra como um amplificador com capacitores de acoplamento é analisado através da superposição das parcelas de polarização e de pequenos sinais. Para analisar o circuito apenas com respeito à sua polarização, a fonte V CC é mantida, a fonte de sinal v in é zerada e os capacitores de acoplamento são tratados como circuitos abertos. Assim, o amplificador se reduz apenas ao circuito de polarização da Fig. III.62(a). Por outro lado, ao analisar o amplificador com respeito a pequenos sinais, a fonte v in é mantida, V CC é zerada e os capacitores de acoplamento são tratados como curtos-circuitos. Esse procedimento de análise é resumido a seguir: Análise da Polarização DC: Aplicar apenas as fontes de polarização DC ao circuito; Zerar todas as fontes de sinal; Tratar os capacitores de acoplamento como circuitos abertos.

85 Capítulo III 86 Análise de Pequenos Sinais: Zerar todas as fontes de polarização DC; Aplicar todas as fontes de sinal ao circuito; Tratar os capacitores de acoplamento como curtos-circuitos; Substituir os transistores pelos seus modelos equivalentes para pequenos sinais. A superposição das parcelas de polarização e de pequenos sinais em um amplificador é ilustrada na Fig. III.66, onde são apresentados os esboços das tensões medidas em cada um dos nós do circuito quando um sinal senoidal v in é aplicado à entrada. Note que as tensões de base e coletor são formadas pela superposição de uma parcela de polarização constante e uma parcela de sinal senoidal. A tensão de emissor apresenta apenas a parcela de polarização constante, pois o capacitor C E opera como um curto-circuito entre esse terminal e o terra na faixa de frequências de v in, fazendo com que a parcela de sinal da tensão no emissor seja nula. v v v V t t C R 1 V CC R Q 1 C V R v t v t v R 2 R C v V t Figura III.66: Superposição das tensões de polarização e de pequenos sinais em um amplificador com capacitores de acoplamento. Uma vez que nós já sabemos como fazer com que um transistor polarizado adequadamente opere como amplificador, podemos, então, proceder ao estudo das principais configurações de amplificadores que podem ser obtidas com o transistor bipolar de junção. Esse estudo é apresentado nas próximas seções. III Amplificador em Emissor Comum Iniciaremos o nosso estudo das configurações básicas de amplificadores com o circuito da Fig. III.67(a). Apesar do fato de que esse circuito não pode ser utilizado na prática, a análise desse amplificador será didaticamente muito útil antes de nos aventurarmos na análise e projeto de amplificadores práticos. O circuito da Fig. III.67(a) se difere dos demais amplificadores com transistor bipolar pelo fato de que o sinal de entrada é aplicado ao terminal de base, o sinal de saída é tomado no coletor e o terminal de emissor está aterrado. Como ambas as tensões de entrada e de saída estão referenciadas em relação à terra, podemos dizer que o terminal de emissor está conectado ao terminal comum entre a entrada e a saída ou seja, a terra. Dessa forma, convencionou-se denominar essa configuração de amplificador em emissor comum.

86 Capítulo III 87 V CC R C v o v in Q 1 v in v o i c r g m v be v be R C V BE (a) (b) Figura III.67: Circuito didático de um amplificador em emissor comum (a) e seu circuito equivalente para pequenos sinais (b). O circuito equivalente para pequenos sinais do amplificador da Fig. III.67(a) é apresentado na Fig. III.67(b). Esse circuito equivalente foi obtido zerando-se as fontes de polarização V CC e V BE, e substituindo o transistor bipolar pelo seu modelo de pequenos sinais π-híbrido. Analisando esse circuito, obtemos que a tensão de pequenos sinais v o na saída do amplificador é dada por: v o = (g m v be ) R C = g m v in R C. Consequentemente, o ganho de tensão de pequenos sinais obtido com esse amplificador é: A V = v o v in = g m R C, (III.86) onde o sinal negativo indica que o sinal de saída está defasado de 180 em relação à entrada. Lembrando que a transcondutância g m = I C /v T, o ganho de pequenos sinais (III.86) pode ser reescrito como: A V = v o v in = I C v T R C. (III.87) Assim, podemos concluir que o ganho de tensão em um amplificador em emissor comum é diretamente proporcional à corrente de polarização no coletor I C e ao resistor de coletor R C. Observação A partir do resultado apresentado em (III.87), um leitor apressado pode equivocadamente concluir que quanto mais alta a corrente de polarização ou quanto maior a resistência R C maior é o ganho de tensão que poderemos obter com o amplificador. Entretanto, isso não é verdade, pois a tensão de alimentação V CC impõe um limite para o ganho máximo que se pode obter com um amplificador em emissor comum. Para entender como o valor de V CC limita o ganho alcançável com um amplificador, é necessário considerar apenas a parcela de polarização do circuito da Fig. III.67(a). Assim, aplicando apenas as fontes de polarização V CC e V BE, e zerando a fonte de sinal v in, obtemos o circuito ao lado para a polarização DC do amplificador. Nesse circuito, o transistor Q 1 deve estar polarizado no modo ativo para conseguir operar como amplificador. Portanto, o circuito de polarização tem que ser dimensionado de modo que V CE > 0,2 V. V CC I C R C Q 1 V CE V BE

87 Capítulo III 88 Consequentemente, teremos que V CE = V CC R CI C > 0,2 V, de onde podemos concluir que R CI C < V CC 0,2 V é a condição obrigatória para que Q 1 esteja polarizado no modo ativo. Agora, se lembrarmos de (III.87), podemos estabelecer a seguinte relação: A V = ICRC VCC 0,2 <. v T v T Isso significa que um amplificador alimentado com uma fonte V CC = 5,0 V, por exemplo, só poderá ser projetado com ganhos de tensão de até 192 V/V em módulo lembre-se que v T 25 mv na temperatura ambiente. Caso, o projetista necessite de um ganho maior que esse, será necessário aumentar a tensão de alimentação V CC. Além do ganho de tensão, um circuito amplificador também é caracterizado pelas suas impedâncias de entrada e de saída para pequenos sinais. No caso do amplificador em emissor comum da Fig. III.67(a), a impedância de entrada de pequenos sinais é obtida a partir do esquema apresentado na Fig. III.68(a), onde a fonte de sinal v in foi removida do circuito e a impedância de entrada R i é igual à impedância equivalente vista a partir do terminal de entrada do amplificador. Nesse circuito, a impedância equivalente R i entre o terminal de entrada e a terra pode ser obtida diretamente por inspeção visual do circuito da Fig. III.68(a), de onde obtemos que a impedância de entrada do amplificador em emissor comum é dada por: R i = r π. (III.88) r g m v o v be v be R C R i (a) r v be g m v be R C R o (b) Figura III.68: Procedimento para o cálculo teórico das impedâncias de entrada R i (a) e de saída R o (b) do amplificador em emissor comum da Fig. III.67(a). forma: Lembrando que r π = β/g m e que g m = I C /v T, a expressão (III.88) pode ser reescrita da seguinte R i = β g m = β vt I C. (III.89) De acordo com esse resultado, podemos concluir que a única forma de aumentar a impedância de entrada do amplificador em emissor comum é reduzindo a corrente de polarização I C no coletor do transistor. Entretanto, o leitor deve ter em mente que reduzir a corrente de polarização I C tem como efeito colateral uma redução no ganho de tensão do amplificador lembre-se da expressão

88 Capítulo III 89 (III.87). Portanto, ao projetar um amplificador, deve-se escolher cuidadosamente a corrente de polarização do transistor de modo a obter um compromisso adequado entre o ganho de tensão e a impedância de entrada. Além disso, a expressão (III.89) indica que a impedância de entrada é diretamente proporcional ao parâmetro β do transistor. Como esse parâmetro pode variar bastante, não é possível projetar um amplificador em emissor comum com uma impedância de entrada precisa. Por essa razão, em projetos de amplificadores, a impedância de entrada é normalmente especificada em uma faixa de valores possíveis. Por exemplo, se em um projeto foi especificada uma impedância de entrada R i 3,0 kω e o transistor adotado pode apresentar um valor de β na faixa de 100 a 800, o projetista deve usar a equação (III.89) para calcular a corrente de polarização I C do transistor de modo a garantir que R i = 3,0 kω quando β = 100. Assim, se o transistor assumir um valor de β maior que 100, a especificação original da impedância de entrada será satisfeita. Para calcular a impedância de saída do amplificador da Fig. III.67(a), utilizamos o esquema ilustrado na Fig. III.68(b), onde a impedância de saída é igual à impedância equivalente vista a partir do terminal de saída, quando a fonte de entrada v in é zerada ou seja, substituída por um curto-circuito. Ao zerarmos a tensão de entrada, teremos que v be = 0 no esquema da Fig. III.68(b). Consequentemente, a fonte de corrente g m v be também será nula e, portanto, se tornará equivalente a um circuito aberto pois a corrente elétrica em um circuito aberto também é nula. Assim, a impedância equivalente vista a partir do terminal de saída do amplificador será simplesmente: R o = R C. (III.90) De acordo com esse resultado, concluímos que é necessário adotar uma resistência R C baixa para que o amplificador em emissor comum tenha uma baixa impedância de saída. Entretanto, de acordo com (III.86), se a resistência R C for baixa, o ganho de tensão do amplificador também será baixo. Portanto, uma desvantagem do amplificador em emissor comum está no fato de que sempre teremos que tolerar uma impedância de saída alta caso necessitemos de um amplificador com ganho elevado. Exemplo iii.14 Considere que o amplificador da Fig. III.67(a) foi construído com V CC = 5,0 V, R C = 1,5 kω e um transistor bipolar Q 1 que apresenta um ganho de corrente β = 100 e v T = 25 mv. Além disso, considere também que o transistor Q 1 está polarizado com uma corrente de coletor I C = 2,0 ma. Dessa forma, calcule o ganho de tensão e as impedâncias de entrada e de saída desse amplificador. Solução: Primeiramente, precisamos calcular os parâmetros do modelo de pequenos sinais do transistor bipolar, os quais dependem do ponto de polarização DC do transistor. Como o transistor Q 1 está polarizado com I C = 2,0 ma, teremos: g m = IC = 2 β = 80 ma/v e rπ = = 100 = 1,25 kω v T 0,025 g m 80 Então, usando a expressão (III.86) para o ganho de tensão do amplificador, teremos: A V = g m R C = 80 1,5 = 120 V/V.

89 Capítulo III 90 Já as impedâncias de entrada e de saída são dadas por: R i = r π = 1,25 kω e R o = R C = 1,5 kω. A análise do amplificador básico da Fig. III.67(a) nos mostrou, de maneira bem simples e sem expressões matemáticas complexas, quais são as principais características, vantagens e desvantagens da configuração com emissor comum. Através dos resultados obtidos, foi possível percebermos as principais relações de compromisso que um projetista deve se ater em um projeto de amplificador. Entretanto, o circuito da Fig. III.67(a) não pode ser utilizado na prática. Um exemplo de circuito realista de um amplificador em emissor comum é apresentado na Fig. III.69(a), onde o sinal de entrada é aplicado ao terminal de base do transistor, através do capacitor de acoplamento C B ; o sinal de saída é tomado no coletor, onde a carga R L é conectada; e o terminal de emissor está conectado à terra através do capacitor C E, que opera como um curto-circuito para pequenos sinais. V CC V CC R R 1 C R Q 1 C R v R 1 V I R V Q 1 v R 2 R C R 2 V R (a) (b) Figura III.69: Circuito prático de um amplificador em emissor comum (a), empregando o esquema de polarização com divisor resistivo (b). Ao analisar separadamente a polarização DC do amplificador da Fig. III.69(a), a fonte de sinal deve ser zerada e os capacitores C B, C C e C E funcionam como circuitos abertos. Assim, na análise de polarização, o circuito se reduz ao que é apresentado na Fig. III.69(b), que vem a ser exatamente o esquema de polarização estudado na Seção III.6. Para realizar a análise do desempenho do amplificador para pequenos sinais, a fonte de sinal v s deve ser aplicada ao circuito, enquanto que a fonte de polarização V CC é zerada. Além disso, os capacitores de acoplamento passam a ser considerados aproximadamente como curtos-circuitos para a faixa de frequências do sinal v s. Assim, usando novamente o modelo π-híbrido para descrever o comportamento do transistor bipolar, obtemos o circuito equivalente para pequenos sinais ilustrado na Fig. III.70. Diferentemente do que foi feito na análise do amplificador da Fig. III.67(a), nesta análise o Efeito Early representado pelo resistor r o na Fig. III.70 não será desprezado para que o leitor possa verificar a influência dele no desempenho do circuito. Para calcular o ganho de pequenos sinais do circuito da Fig. III.70, precisamos, inicialmente, obter a expressão para a tensão na saída: v o = (g m v be ) r o //R C //R L

90 Capítulo III 91 R v v v R 1 R 2 r v g m r o R R v be Figura III.70: Circuito equivalente para pequenos sinais do amplificador em emissor comum da Fig. III.69(a). Entretanto, a tensão v be não é igual à da fonte de sinal v s. Dessa forma, precisamos calcular a tensão v be efetivamente aplicada entre os terminais de base e emissor do transistor. Essa tensão é obtida através do divisor de tensão resistivo formado pela resistência de saída R S da fonte de sinal e pela associação em paralelo dos resistores R 1, R 2 e r π, resultando em: v be = v in = R 1 //R 2 //r π R S + R 1 //R 2 //r π v s Finalmente, substituindo a segunda equação na primeira, obtemos o ganho de tensão para pequenos sinais do amplificador: v o = g m R 1 //R 2 //r π R S + R 1 //R 2 //r π v s r o //R C //R L A V = v o R 1 //R 2 //r π = g m r o //R C //R L v s R S + R 1 //R 2 //r π (III.91) Para obter a impedância de entrada do amplificador, usamos o esquema mostrado na Fig. III.71(a), onde a fonte de sinal v s e a sua impedância de saída R S foram removidas do circuito pois ambos os componentes fazem parte da fonte de sinal e não do amplificador. A partir da simples inspeção visual do circuito, podemos concluir que a resistência equivalente vista do terminal v v t i R 1 R 2 r v g m r o R R v be (a) R i R 1 R 2 r v g m r o R v be v t (b) Figura III.71: Esquemas para o cálculo das impedâncias de entrada (a) e de saída (b) do amplificador em emissor comum da Fig. III.69(a).

91 Capítulo III 92 de entrada do amplificador é dada por: R i = v t i t = R 1 //R 2 //r π. (III.92) Note que a impedância de entrada continua dependendo diretamente do parâmetro r π do transistor. Entretanto, a presença dos resistores R 1 e R 2 do esquema de polarização contribui para reduzir a impedância de entrada, quando comparada com aquela obtida para o amplificador da Fig. III.67(a). Para obter a impedância de saída do amplificador, o esquema adotado é aquele apresentado na Fig. III.71(b), onde a fonte de sinal na entrada v s é zerada isto é, substituída por um curtocircuito e a carga R L é removida já que ela não faz parte do núcleo básico do amplificador. Consequentemente, ao zerar a fonte de sinal v s, teremos que v be = 0. Dessa forma, teremos que a fonte de corrente g m v be também será nula, tornando-se equivalente a um circuito aberto. Então, a impedância equivalente vista a partir do terminal de saída do amplificador será dada por: R o = v t i t = r o //R C. (III.93) Comparando este resultado com aquele obtido em (III.90), percebemos que o Efeito Early contribui para a redução da impedância de saída do amplificador. No entanto, conforme ficará evidente no exemplo apresentado a seguir, a redução na impedância de saída causada pelo Efeito Early não é muito significativa. Exemplo iii.15 Calcule o ganho de tensão e as impedâncias de entrada e de saída do amplificador em emissor comum apresentado na figura abaixo. Considere que o transistor Q 1 apresenta β = 100, tensão térmica v T = 25 mv e tensão de Early V A = 100 V. V CC = 9,0 V v R 50 R 1 31 k R 2 14 k R 1,0 k R 1,5 k Q 1 v R 10 k Solução: O primeiro passo na análise de um circuito amplificador é o cálculo da corrente de polarização DC de seus transistores. Na figura a seguir, temos o circuito equivalente do amplificador para a polarização DC. A análise desse circuito pode ser realizada usando a mesma estratégia adotada no Exemplo III.3, onde o circuito de polarização da base é substituído pelo seu equivalente de Thévenin: V T H = R 2 R 1 + R 2 V CC = 2,8 V e R T H = R 1//R 2 = 9,64 kω Como estamos analisando um circuito amplificador, o transistor bipolar deve estar polarizado no modo

92 Capítulo III 93 V CC = 9,0 V V CC = 9,0 V R 1 31 k I C R 1,5 k R TH 9,64 k I C R 1,5 k Q 1 Q 1 R 2 14 k R 1,0 k V TH 2,8 V 1 R 1,0 k ativo. Assim, empregamos o modelo DC do transistor bipolar no modo ativo e escrevemos a equação da malha 1: V T H R T HI B V BE R EI E = 0 V T H R T HI B V BE R E(β + 1)I B = 0 Consequentemente, teremos: 2,8 9,64 I B 0,6 1,0 101 I B = 0 2,8 0,6 I B = 0,02 ma 9, I C = β I B = 2 ma Uma vez calculada a corrente de polarização DC no transistor, passamos à análise do amplificador para pequenos sinais, onde os parâmetros do modelo de pequenos sinais do transistor são dados por: g m = IC = 2 β = 80 ma/v; rπ = = 100 VA = 1,25 kω e ro = = 50 kω v T 0,025 g m 80 I C Usando a expressão do ganho de tensão dada em (III.91), teremos que: A V = R 1//R 2//r π R S + R 1//R 2//r π g m r o//r C //R L = 97,3 V/V Finalmente, a partir das expressões (III.92) e (III.93) para as impedâncias de entrada e de saída, respectivamente, obteremos: R i = R 1//R 2//r π = 1,11 kω R o = r o//r C = 1,46 kω De acordo com os resultados acima, o leitor pode perceber que a impedância de entrada do amplificador é praticamente definida pelo parâmetro r π do transistor, já que as resistências R 1 e R 2 são significativamente maiores. Além disso, como a resistência de Efeito Early r o é significativamente maior que R C, a impedância de saída acaba sendo aproximadamente igual a R C. Por essa razão, em muitas análises e projetos de amplificadores o Efeito Early é desprezado, fazendo com que R o R C. Neste exemplo, essa aproximação levaria a um erro de apenas 2,7%, que é bem menor que o erro que cometemos ao aproximar o comportamento exponencial do transistor bipolar por um modelo linear na análise de pequenos sinais. Observação Em ambos os amplificadores analisados nesta seção, o transistor foi polarizado com I C = 2 ma e a resistência de coletor adotada foi R C = 1,5 kω. Entretanto, o ganho de tensão do amplificador do

93 Capítulo III 94 Exemplo III.15 foi significativamente menor do que aquele obtido com o circuito didático do Exemplo III.14. Essa diferença é causada pela atenuação produzida pela interação entre a resistência da fonte de sinal R S e a impedância de entrada R i do amplificador da Fig. III.69(a), e também pela interação entre a impedância de saída R o e a resistência de carga R L. O leitor deve lembrar que essas interações já foram discutidas na Seção III.8.1, onde os efeitos de atenuação ficaram evidentes na equação (III.83). Entretanto, é bastante instrutivo visualizar esses efeitos também na expressão do ganho obtida em (III.91): A V = R 1//R 2//r π R S + R 1//R 2//r π g m r o//r C //R L A V = R 1//R 2//r π r o//r C R L g m R S + R 1//R 2//r π r o//r C + R L Lembrando das expressões (III.92) e (III.93) para as impedâncias de entrada e de saída do amplificador, podemos reescrever a expressão do ganho acima como: A V = R i R S + R i (g m r o//r C) R L R o + R L Note que essa equação é bastante semelhante àquela apresentada em (III.83), onde o primeiro fator representa a atenuação causada pela interação entre R S e R i, o segundo é o ganho do núcleo interno do amplificador e o terceiro é a atenuação causada pela interação entre R o e R L. III Amplificador em Base Comum Uma das características do amplificador na configuração em emissor comum que pode ser inconveniente em alguns projetos é o fato de que o sinal de saída tem sua fase invertida em comparação com o sinal de entrada. Uma forma de se evitar essa inversão de fase é adotar a configuração apresentada na Fig. III.72(a), onde o sinal de entrada v in é aplicado ao terminal de emissor, ao invés do terminal da base. V CC R C V BE Q 1 v in v o v in v be r e g m v be i c R C v o (a) (b) Figura III.72: Circuito básico de um amplificador em base comum (a) e seu circuito equivalente para pequenos sinais (b). A análise de pequenos sinais do amplificador da Fig. III.72(a) é realizada zerando-se as fontes de polarização V CC e V BE, aplicando a fonte de sinal v in e substituindo o transistor pelo seu modelo de pequenos sinais. Na Fig. III.72(b), o circuito equivalente de pequenos sinais adotou o chamado modelo T para o transistor bipolar. A razão para essa escolha está no fato de que a análise do circuito ficará bem mais simples do que se adotássemos o modelo π-híbrido mas os resultados

94 Capítulo III 95 obtidos serão exatamente os mesmos, independentemente do modelo escolhido. Note que, ao zerar a tensão de polarização V BE, o terminal de base passou a estar conectado à terra na análise de pequenos sinais. Portanto, a base passou a ser o terminal comum entre a entrada e a saída, fazendo com que essa configuração seja chamada de amplificador em base comum. No circuito equivalente da Fig. III.72(b), temos que a parcela de sinal da tensão entre base e emissor será igual a: v be = v in. É justamente essa inversão na polaridade do sinal aplicado à junção base emissor que faz com que o amplificador em base comum apresente um ganho não inversor. Essa propriedade fica evidente ao se calcular a tensão na saída v o do circuito na Fig. III.72(b): v o = (g m v be ) R C = g m ( v in ) R C v o = g m v in R C Consequentemente, o ganho de tensão para pequenos sinais do amplificador da Fig. III.72 será: A V = v o v in = g m R C (III.94) Observe que este ganho é exatamente igual, em módulo, ao ganho obtido em (III.86) para o amplificador em emissor comum da Fig. III.67. A diferença é que o amplificador em base comum não é inversor. Para obter a impedância de entrada R i para pequenos sinais do amplificador em base comum, adotamos o esquema apresentado na Fig. III.73(a), onde a fonte de sinal foi removida da entrada. Assim, através de uma simples inspeção do circuito, podemos concluir que a impedância equivalente vista entre o terminal de entrada do amplificador e a terra é: R i = r e (III.95) Lembrando que r e = α/g m e que g m = I C /v T, podemos reescrever (III.95) da seguinte forma: R i = α g m = α vt I C A partir desse resultado, verificamos que a impedância de entrada do amplificador em base comum também é inversamente proporcional à corrente de polarização I C. Entretanto, ao compararmos a expressão acima com aquela obtida em (III.89) para o amplificador em emissor comum, concluímos que a impedância de entrada da configuração em base comum é significativamente menor, pois v be r e g m v be v o v be r e g m v be R i R C R C R o (a) (b) Figura III.73: Procedimento para o cálculo teórico das impedâncias de entrada R i (a) e de saída R o (b) do amplificador em base comum da Fig. III.72.

95 Capítulo III 96 α β em um transistor bipolar. Consequentemente, a principal desvantagem de um amplificador em base comum é a sua baixíssima impedância de entrada. No que diz respeito à impedância de saída, o esquema utilizado para a sua obtenção é apresentado na Fig. III.73(b), onde a fonte de sinal v in foi zerada, fazendo com que v be = 0. Assim, a fonte de corrente g m v be também será nula, tornando-se equivalente a um circuito aberto. Nessas condições, a impedância equivalente vista entre o terminal de saída do amplificador e a terra será igual a: R o = R C (III.96) Observe que a impedância de saída desta configuração é igual àquela obtida em (III.90) para o amplificador em emissor comum. Portanto, o amplificador em base comum também tem a desvantagem de apresentar uma alta impedância de saída. Exemplo iii.16 Considere que o amplificador da Fig. III.72(a) foi construído com V CC = 5,0 V, R C = 1,5 kω e um transistor bipolar Q 1 que apresenta um ganho de corrente β = 100 e v T = 25 mv. Além disso, considere também que o transistor Q 1 está polarizado com uma corrente de coletor I C = 2,0 ma. Dessa forma, calcule o ganho de tensão e as impedâncias de entrada e de saída desse amplificador. Solução: Como o transistor Q 1 está polarizado com I C = 2,0 ma, teremos que os seus parâmetros de pequenos sinais serão dados por: g m = IC = 2 α = 80 ma/v e re = = 0,99 = 0,0124 kω = 12,4 Ω v T 0,025 g m 80 Lembrando que α = β/(β + 1). Então, usando a expressão (III.94) para o ganho de tensão do amplificador, teremos: A V = g m R C = 80 1,5 = 120 V/V. Já as impedâncias de entrada e de saída são dadas por: R i = r e = 12,4 Ω e R o = R C = 1,5 kω. É importante que o leitor perceba que a impedância de entrada do amplificador em base comum é bem menor que aquela verificada no amplificador equivalente em emissor comum do Exemplo III.14. Assim como o amplificador em emissor comum da Fig. III.67, o amplificador da Fig. III.72 também não é prático. Uma possível realização prática de um amplificador em base comum é mostrada na Fig. III.74, o qual também emprega o esquema de polarização com divisor resistivo estudado na Seção III.6. No amplificador da Fig. III.74, o sinal de entrada da fonte v s é aplicado ao terminal de emissor através do capacitor de acoplamento C E e a carga R L é conectada à saída através de C C. O terminal de base, por sua vez, é conectado à terra através do capacitor C B, que opera aproximadamente como um curto-circuito na faixa de frequências do sinal v s. Portanto, o circuito da Fig. III.74 está efetivamente na configuração base comum.

96 Capítulo III 97 V CC C R 1 R Q 1 C C R R v R 2 R v Figura III.74: Circuito prático de um amplificador em base comum, empregando o esquema de polarização com divisor resistivo. O circuito equivalente para pequenos sinais do amplificador da Fig. III.74 é apresentado na Fig. III.75, onde novamente adotamos o modelo T para descrever o comportamento do transistor para pequenos sinais. Perceba que os resistores de polarização da base R 1 e R 2 foram omitidos na Fig. III.75, pois eles não terão nenhuma influência no comportamento deste amplificador para pequenos sinais. Isso acontece porque ao zerar a fonte de polarização V CC e considerar C B como curto-circuito na análise de pequenos sinais, ambos R 1 e R 2 estarão com seus dois terminais conectados à terra. Assim, não haverá circulação de corrente por eles, o que não produzirá nenhum efeito elétrico no circuito equivalente de pequenos sinais. g m v be R S v be v o r e v i c s v R E R C R L Figura III.75: Circuito equivalente para pequenos sinais do amplificador em base comum da Fig. III.74. Observação É muito importante que o leitor tenha em mente que apenas a parcela de pequenos sinais das correntes em R 1 e R 2 é nula. Portanto, no circuito completo do amplificador da Fig. III.74, haverá apenas corrente de polarização circulando pelos resistores R 1 e R 2, mesmo quando o sinal v s for aplicado ao circuito. No circuito da Fig. III.75, a parcela de pequenos sinais da tensão na saída é dada por: v o = (g m v be ) R C //R L, onde a tensão v be é obtida através do divisor de tensão resistivo formado pela resistência de saída da fonte R S e a associação em paralelo das resistências R E e r e : v be = v in = R E //r e R S + R E //r e v s.

97 Capítulo III 98 Note que o sinal negativo na expressão acima é consequência da polaridade com que a tensão v be é medida, conforme mostrado na própria Fig. III.75. Assim, combinando essas duas equações, obtemos o ganho de tensão do amplificador da Fig. III.74 para pequenos sinais: ( ) R E //r e v o = g m v s R C //R L R S + R E //r e A V = v o R E //r e = g m R C //R L v s R S + R E //r e (III.97) Para obter a impedância de entrada do amplificador para pequenos sinais, devemos remover do circuito a fonte de sinal v s, juntamente com a sua impedância de saída R S, o que resulta no esquema mostrado na Fig. III.76(a). Nesse circuito, a impedância equivalente entre o terminal de entrada do amplificador e a terra pode ser obtida por simples inspeção, resultando em: R i = R E //r e (III.98) v be r e g m v be v o R i R E R C R L (a) R S v be r e g m v be R E R C R o (b) Figura III.76: Esquemas para o cálculo das impedâncias de entrada (a) e de saída (b) do amplificador em base comum da Fig. III.74. No caso da impedância de saída, o esquema empregado no seu cálculo é apresentado na Fig. III.76(b). Nesse arranjo, ao zerarmos a fonte de sinal v s, teremos que v be = 0. Consequentemente, a fonte de corrente g m v be também será nula e será equivalente a um circuito aberto. Então, a impedância equivalente vista entre o terminal de saída e a terra será: R o = R C. (III.99) Exemplo iii.17 Calcule o ganho de tensão e as impedâncias de entrada e de saída do amplificador em base comum apresentado na figura abaixo. Considere que o transistor Q 1 apresenta parâmetro β = 100 e tensão térmica v T = 25 mv.

98 Capítulo III 99 V CC = 9,0 V R 1 31 k R 2 14 k R 1,0 k Q 1 R 1,5 k R 50 v v R 10 k Solução: O circuito de polarização do amplificador em base comum apresentado acima é exatamente o mesmo adotado na polarização do amplificador em emissor comum no Exemplo III.15. Portanto, a corrente de polarização DC no transistor Q 1 também será: I C = 2 ma Uma vez obtida a corrente de polarização DC no transistor, passamos à análise do amplificador para pequenos sinais, onde os parâmetros do modelo de pequenos sinais do transistor são dados por: g m = IC = 2 α = 80 ma/v e re = = 0,99 v T 0,025 g m 80 = 12,4 Ω Usando a expressão do ganho de tensão dada em (III.97), teremos que: A V = R E //r e R S + R E //r e g m R C //R L = 20,5 V/V Finalmente, a partir das expressões (III.98) e (III.99) para as impedâncias de entrada e de saída, respectivamente, obteremos: R i = R E //r e = 12,2 Ω R o = R C = 1,5 kω De acordo com os resultados acima, o leitor pode perceber que o ganho de tensão deste amplificador ficou bem abaixo daquele verificado para o circuito do Exemplo III.16. Isso aconteceu porque a impedância de entrada do amplificador é significativamente menor que a impedância de saída R S da fonte de sinal. Assim, o divisor de tensão resistivo formado por R i = R E//r e e R S provoca uma grande atenuação de sinal logo na entrada do amplificador, pois: v be = R E //r e R S + R E //r e v s v be = 0,196 v s Portanto, a baixíssima impedância de entrada da configuração base comum tem a grande desvantagem de reduzir significativamente o ganho de tensão que efetivamente é alcançado com o amplificador. Por essa razão, amplificadores em base comum não devem ser utilizados em projetos em que a fonte de sinal não apresente uma impedância de saída R S igualmente baixa.

99 Capítulo III 100 Observação A baixa impedância de entrada da configuração base comum nem sempre é uma desvantagem. Dependendo da aplicação, essa característica é até desejável. Um exemplo disso é ilustrado na figura a seguir, onde temos um sistema de transmissão em que o sinal produzido pelo transmissor TX é enviado ao receptor através de um cabo coaxial, cuja impedância característica é Z L = 50 Ω cabos normalmente apresentam uma impedância característica da ordem de dezenas a até centenas de ohms. Transmissor Amplificador TX Cabo Coaxial ( Z L = 50 ) A V v o R o = 50 = 50 R i Nesse sistema de comunicação, sinais de altas frequências se comportam como ondas de tensão e de corrente ao longo do cabo. Assim, para evitar que ocorra reflexão de sinal e garantir que toda potência de sinal seja entregue ao receptor, o amplificador conectado ao cabo deve obrigatoriamente apresentar uma impedância de entrada R i igual à impedância característica do cabo. Como a impedância característica do cabo é baixa, a configuração mais adequada para construir o amplificador do receptor seria aquela com base comum. III Amplificador em Coletor Comum Na Fig. III.77(a) é apresentado o circuito de um amplificador em que o sinal de entrada v in é aplicado à base do transistor e a saída v o é tomada no terminal de emissor. Diferentemente das configurações anteriores, neste amplificador a tensão de saída v o é produzida no resistor R E ao receber a corrente de emissor. Na análise de pequenos sinais desse circuito, a fonte de polarização V CC será zerada e o terminal de coletor ficará, então, conectado à terra, que é o terminal comum entre a entrada e a saída. Por essa razão, esta configuração é denominada amplificador em coletor comum. V CC v in r i b i b Q 1 v in v o v o V B R E ( +1) i b R E (a) (b) Figura III.77: Circuito básico de um amplificador em coletor comum (a) e seu circuito equivalente para pequenos sinais (b). A análise de pequenos sinais do amplificador em coletor comum da Fig. III.77(a) também é realizada aplicando-se apenas a fonte de sinal v in e zerando-se as fontes de polarização V CC e V B. Assim, o circuito equivalente para pequenos sinais desse amplificador ficará conforme mostrado na

100 Capítulo III 101 Fig. III.77(b). Note que nesse circuito equivalente, o modelo adotado para descrever o comportamento do transistor para pequenos sinais é a variante do modelo π-híbrido apresentada anteriormente na Fig. III.42(b). A razão para o uso desse modelo é o fato de ele simplificar os cálculos na análise dessa configuração de amplificador. No circuito equivalente para pequenos sinais da Fig. III.77(b), a tensão na saída pode ser expressa da seguinte forma: v o = (β + 1) i b R E Analogamente, podemos escrever que a tensão de sinal na entrada é: v in = r π i b + (β + 1) i b R E Portanto, o ganho de tensão para pequenos sinais do amplificador em coletor comum será: A V = v o v in = (β + 1) i b R E r π i b + (β + 1) i b R E A V = (β + 1) R E r π + (β + 1) R E (III.100) A característica mais relevante da expressão (III.100) é o fato de que o amplificador em coletor comum apresenta um ganho de tensão A V < 1, ou seja, essa configuração não produz na saída v o um sinal com amplitude maior que o da entrada v in. Tipicamente, temos que (β + 1) R E r π, fazendo com que os amplificadores em coletor comum apresentem um ganho A V 1. Por essa razão, esse amplificador também é conhecido como seguidor de emissor, pois a tensão de emissor segue a tensão na entrada. A grande vantagem da configuração em coletor comum está associada às suas impedâncias de entrada e de saída. Na Fig. III.78(a) está ilustrado o esquema para a obtenção da impedância de entrada R i do amplificador. Diferentemente das configurações anteriores, a impedância de entrada no esquema da Fig. III.78(a) não pode ser obtida diretamente por inspeção do circuito a não ser que o leitor use a propriedade de reflexão de impedância que será estudada mais adiante. Dessa forma, o cálculo é realizado aplicando uma fonte de sinal de teste v t à entrada do circuito e calculando a corrente i t entregue por ela. Finalmente, a impedância de entrada é obtida fazendo-se R i = v t /i t. No esquema da Fig. III.78(a), temos que i t = i b. Assim, podemos escrever que: v t = r π i b + (β + 1) i b R E = (r π + (β + 1) R E ) i t i t v t r i b i b r i b i b R i v o i t ( +1) i b R E R E v t R o (a) (b) Figura III.78: Procedimento para o cálculo teórico das impedâncias de entrada R i (a) e de saída R o (b) do amplificador em coletor comum da Fig. III.77.

101 Capítulo III 102 Dessa forma, a impedância de entrada do amplificador da Fig. III.77 é dada por: R i = v t i t = r π + (β + 1) R E (III.101) Tipicamente, o valor da parcela (β + 1) R E é bem grande, em virtude dos elevados valores que o parâmetro β pode assumir. Consequentemente, a configuração em coletor comum normalmente apresenta uma alta impedância de entrada. No caso da impedância de saída, o esquema para o seu cálculo é apresentado na Fig. III.78(b). Nesse esquema, a fonte de sinal na entrada v in foi devidamente zerada e uma fonte de teste v t foi conectada ao terminal de saída em virtude da dificuldade de se obter a impedância de saída por simples inspeção. Escrevendo a equação de corrente do nó de emissor, obtemos: i t = v t R E i b β i b = v t R E (β + 1) i b Como no circuito da Fig. III.78(b) temos que i b = v t /r π ; então, a equação nodal acima pode ser reescrita da seguinte forma: i t = v t R E + (β + 1) v t r π A partir desse resultado, concluímos que a impedância de saída do amplificador em coletor comum será: R o = v ( t 1 = + i t R E ) 1 ( ) (β + 1) rπ = R E // r π (β + 1) (III.102) Se o leitor recordar que: r π (β + 1) = β (β + 1) 1 = α = r e g m g m Então, podemos reescrever (III.102) da seguinte forma equivalente: R o = R E //r e (III.103) Como já vimos que a resistência equivalente de pequenos sinais r e tipicamente assume valores bem baixos, podemos concluir que os amplificadores em coletor comum têm a vantagem de apresentar impedâncias de saída bem mais baixas que aquelas verificadas nas duas configurações estudadas anteriormente. Propriedade de Reflexão de Impedância Os resultados obtidos na análise de pequenos sinais do amplificador da Fig. III.77 exibem uma propriedade da operação dos transistores bipolares para pequenos sinais que não é exclusiva da configuração em coletor comum. Essa propriedade é conhecida como reflexão de impedância, e pode ser empregada para simplificar consideravelmente a análise de pequenos sinais de circuitos amplificadores contendo transistores bipolares. A propriedade de reflexão de impedância é uma consequência do fato de que a corrente de emissor em um transistor bipolar no modo ativo é igual à corrente de base multiplicada pelo ganho (β + 1). No circuito da Fig. III.78(a), por exemplo, a fonte de teste v t está na mesma malha que os resistores r π, conduzindo uma corrente i b, e R E, conduzindo uma corrente (β + 1) i b. Do ponto de vista da fonte v t, o circuito da Fig. III.78(a) é equivalente ao circuito da Fig. III.79(a), onde essa fonte aparece em série com os resistores r π e (β + 1) R E. Note que a impedância equivalente vista pela fonte v t na Fig. III.79(a) é exatamente igual à impedância de entrada (III.101) obtida para o circuito da Fig. III.78(a). Ou seja, o ganho de corrente do transistor bipolar faz com que a resistência R E no

102 Capítulo III 103 i t v t r r ( +1) i t R i ( +1)R E R E R o v t (a) (b) Figura III.79: Propriedade de Reflexão de Impedância do transistor bipolar quando obtemos a impedância equivalente vista a partir do terminal da base (a) e do terminal de emissor (b). emissor seja vista pela fonte v t como se fosse uma resistência equivalente (β + 1) vezes maior. Essa equivalência acontece porque uma resistência R E conduzindo uma corrente (β + 1) i b apresentará a mesma tensão, ou seja, terá o mesmo efeito que uma resistência (β +1) R E conduzindo uma corrente elétrica i b. O resultado acima pode ser generalizado para o caso em que temos uma rede elétrica conectada ao nó de emissor, ao invés de apenas um único resistor R E. Nesse caso, toda a rede conectada ao emissor será refletida para o circuito da base com todas as suas impedâncias multiplicadas pelo mesmo fator (β + 1). Um efeito análogo acontece quando precisamos obter a resistência equivalente vista do terminal de emissor, como no cálculo da impedância de saída R o ilustrado na Fig. III.78(b). Nesse caso, a tensão sobre a resistência r π conduzindo uma corrente i b = i e /(β + 1) pode ser igualmente obtida se considerarmos uma resistência equivalente r π /(β + 1) conduzindo a corrente de emissor i e. Como a impedância de saída R o é afetada diretamente pela corrente de emissor i e, o esquema da Fig. III.78(b) pode ser substituído pelo circuito equivalente da Fig. III.79(b) para facilitar o cálculo de R o. Note que a resistência de saída R o obtida diretamente por inspeção do circuito da Fig. III.79(b) é exatamente igual àquela obtida em (III.102). Novamente, esse resultado pode ser generalizado para o caso em que temos uma rede elétrica conectada ao nó de base. Nesse caso, toda a rede conectada à base será refletida para o circuito de emissor com todas as suas impedâncias divididas pelo mesmo fator (β + 1), incluindo a resistência r π. Neste ponto, o leitor mais atento já deve ter percebido que a resistência de pequenos sinais r e = r π /(β + 1) corresponde ao efeito da resistência de base r π refletida para o circuito de emissor. Exemplo iii.18 Considere que o amplificador da Fig. III.77(a) foi construído com V CC = 9,0 V, R E = 2,5 kω e um transistor bipolar Q 1 que apresenta um ganho de corrente β = 100 e v T = 25 mv. Além disso, considere também que o transistor Q 1 está polarizado com uma corrente de coletor I C = 2,0 ma. Dessa forma, calcule o ganho de tensão e as impedâncias de entrada e de saída desse amplificador. Solução: Como o transistor Q 1 está polarizado com I C = 2,0 ma, teremos que os seus parâmetros de pequenos

103 Capítulo III 104 sinais serão dados por: g m = IC = 2 β = 80 ma/v e rπ = = 100 = 1,25 kω v T 0,025 g m 80 Então, usando a expressão (III.100) para o ganho de tensão do amplificador, teremos: A V = (β + 1) RE r π + (β + 1) R E = 0,995 V/V. Note que o ganho de tensão obtido é praticamente unitário, fazendo com que a amplitude do sinal na saída v o seja praticamente igual à amplitude do sinal de entrada v in. Já as impedâncias de entrada e de saída são dadas por: ( ) rπ R i = r π + (β + 1) R E = 253,75 kω e R o = R E // = 12,3 Ω. (β + 1) Se compararmos esses resultados com aqueles obtidos nos Exemplos III.14 e III.16, verificaremos que a configuração em coletor comum é a que apresenta a maior impedância de entrada e a menor impedância de saída. Assim como foi feito na apresentação das duas configurações anteriores, o amplificador da Fig. III.77 possui apenas propósitos didáticos. Uma possível realização prática de um amplificador em coletor comum é mostrada na Fig. III.80, o qual também emprega o esquema de polarização com divisor resistivo. V CC R 1 v R C Q 1 R 2 R C R v Figura III.80: Circuito prático de um amplificador em coletor comum, empregando o esquema de polarização com divisor resistivo. No amplificador da Fig. III.80, o sinal de entrada da fonte v s é aplicado ao terminal de base através do capacitor de acoplamento C B e a carga R L é conectada à saída através de C E. Como a tensão de alimentação V CC será zerada na análise de pequenos sinais, o terminal de coletor estará, então, conectado à terra. Portanto, o circuito da Fig. III.80 está efetivamente na configuração coletor comum. O circuito equivalente para pequenos sinais do amplificador da Fig. III.80 é apresentado na Fig. III.81. Devido à complexidade desse circuito, vamos aqui calcular primeiramente o ganho de tensão v in /v s e depois obter o ganho v o /v in. Assim, o ganho de tensão global v o /v s será obtido através do produto desses dois ganhos. A relação entre as tensões v s e v in pode ser obtida diretamente da

104 Capítulo III 105 R v in v R 1 R 2 r i b i b R E R L v o Figura III.81: Circuito equivalente para pequenos sinais do amplificador em coletor comum da Fig. III.80. equação nodal no terminal de base do transistor: v in v s R S + v in R 1 + v in R 2 + i b = 0 No próprio circuito na Fig. III.81, também temos que: v in = r π i b + (β + 1) i b R E //R L i b = r π + (β + 1) R E //R L v in (III.104) Assim, podemos reescrever a equação nodal acima da seguinte maneira: v in v s R S + v in + v in v in + = 0 R 1 R 2 r π + (β + 1) R E //R L [ 1 v in ] 1 + = v s R S R 1 R 2 r π + (β + 1) R E //R L R S ( 1 v in [1 + R S + 1 )] 1 + = v s R 1 R 2 r π + (β + 1) R E //R L ] 1 v in [1 + R S = v s R 1 //R 2 //(r π + (β + 1) R E //R L ) De onde obteremos a seguinte expressão para o ganho: v in R 1 //R 2 //(r π + (β + 1) R E //R L ) = v s R S + R 1 //R 2 //(r π + (β + 1) R E //R L ) (III.105) No que diz respeito à tensão na saída, no circuito da Fig. III.81 temos que v o = (β +1) i b R E //R L. Assim, lembrando que a tensão v in é dada por (III.104), podemos escrever que: v o v in = (β + 1) i b R E //R L r π i b + (β + 1) i b R E //R L = (β + 1) R E //R L r π + (β + 1) R E //R L (III.106) Finalmente, combinando as expressões (III.105) e (III.106), teremos que o ganho de tensão global do amplificador da Fig. III.81 será: A V = v o = v in vo = v s v s v in R 1 //R 2 //(r π + (β + 1) R E //R L ) R S + R 1 //R 2 //(r π + (β + 1) R E //R L ) (β + 1) R E //R L r π + (β + 1) R E //R L (III.107) Note que a característica de que A V < 1 em um amplificador em coletor comum é mantida na expressão (III.107). No entanto, tipicamente teremos um ganho de tensão bem próximo da unidade, pois (β + 1) R E //R L r π e R 1 //R 2 //(r π + (β + 1) R E //R L ) R S.

105 Capítulo III 106 Observação O ganho de tensão do amplificador em coletor comum da Fig. III.80 também pode ser calculado usando a propriedade da reflexão de impedância discutida anteriormente. Inclusive, essa propriedade torna a obtenção da expressão (III.107) muito mais simples. No circuito equivalente de pequenos sinais da Fig. III.81, podemos refletir os resistores R E e R L para o circuito da base multiplicando-os pelo fator (β + 1). Assim, obteremos o circuito apresentado abaixo, que é equivalente ao da Fig. III.81. R v in v R 1 R 2 r i b v o ( +1) R E R L A partir do circuito equivalente acima, podemos obter o ganho v o/v in simplesmente a partir do divisor de tensão resistivo formado por r π e (β + 1) R E // R L, levando diretamente ao resultado apresentado em (III.106). Já o ganho v in/v s pode ser obtido diretamente a partir do divisor de tensão resistivo formado por R S e a associação R 1//R 2//(r π + (β + 1) R E//R L), obtendo-se a mesma expressão dada em (III.105). Para calcular a impedância de entrada do amplificador em coletor comum da Fig. III.80, usamos o esquema apresentado na Fig. III.82(a). Nesse esquema, a fonte de sinal v s e a sua respectiva impedância de saída R S são removidas do circuito e a fonte de teste v t é aplicada diretamente à entrada do circuito equivalente de pequenos sinais. Escrevendo a equação do nó de entrada para esse circuito, teremos: i t + v t R 1 + v t R 2 + i b = 0 Sabendo que v t = r π i b + (β + 1) i b R E //R L no circuito da Fig. III.82(a), podemos reescrever a equação nodal acima da seguinte forma: i t + v t + v t v t + = 0 R 1 R 2 r π + (β + 1) R E //R L ( 1 v t + 1 ) 1 + = i t R 1 R 2 r π + (β + 1) R E //R L v t R 1 //R 2 //(r π + (β + 1) R E //R L ) = i t Assim, a impedância de entrada do amplificador será dada por: R i = v t i t = R 1 //R 2 //(r π + (β + 1) R E //R L ) (III.108) Para obter a impedância de saída do amplificador, usamos o esquema ilustrado na Fig. III.82(b). Nele a fonte de sinal v s foi zerada, a carga R L foi removida do circuito e uma fonte de teste v t foi aplicada ao terminal de saída do amplificador. Então, podemos escrever a equação de corrente do

106 Capítulo III 107 i t v t R 1 R 2 r i b i b R i R E R L v o (a) R R 1 R 2 r i b i b i t R E v t R o (b) Figura III.82: Esquemas para o cálculo das impedâncias de entrada (a) e de saída (b) do amplificador em coletor comum da Fig. III.80. nó de saída da seguinte forma: i t + v t R E i b β i b = 0 i t + v t R E (β + 1) i b = 0 Sabendo que a corrente de base é dada por i b = v t /(r π + R S //R 1 //R 2 ), podemos reescrever a equação nodal acima da seguinte forma: i t + v t v t + (β + 1) = 0 R E r π + R S //R 1 //R 2 v t ( 1 R E + ) (β + 1) = i t r π + R S //R 1 //R 2 R E // v t ( ) = i t rπ + R S //R 1 //R 2 (β + 1) Portanto, a impedância de saída do amplificador em coletor comum da Fig. III.80 será dada por: R o = v t i t = R E // ( ) rπ + R S //R 1 //R 2 (β + 1) (III.109) A partir do resultado apresentado em (III.109), notamos que a característica de baixa impedância de saída do amplificador em coletor comum é preservada, pois o termo (r π + R S //R 1 //R 2 )/(β + 1) assume, tipicamente, valores de resistência significativamente baixos.

107 Capítulo III 108 Observação As impedâncias de entrada e de saída do amplificador em coletor comum da Fig. III.80 podem ser obtidas diretamente por inspeção do circuito equivalente para pequenos sinais se utilizarmos a propriedade de reflexão de impedância. No esquema da Fig. III.82(a), se refletirmos R E //R L para o circuito da base, multiplicando essa resistência pelo fator (β + 1), obteremos o circuito equivalente ilustrado abaixo. Nesse esquema, podemos obter a impedância de entrada (III.108) diretamente por inspeção do circuito. i t v t R 1 R 2 r i b R i ( +1) R E R L Já no esquema da Fig. III.82(b), se refletirmos o conjunto R S//R 1//R 2 e o resistor r π para o circuito de emissor, dividindo-os pelo fator (β + 1), obteremos o circuito equivalente ilustrado abaixo. Nesse esquema, também podemos obter a impedância de entrada (III.109) diretamente por inspeção do circuito. R R 1 R 2 r ( +1) ( +1) i t R E v t R o Exemplo iii.19 Calcule o ganho de tensão e as impedâncias de entrada e de saída do amplificador em coletor comum apresentado na figura abaixo. Considere que o transistor Q 1 apresenta β = 100 e v T = 25 mv. V CC = 9,0 V v R 1,0 k 30 k R 1 15 k Q 1 R 2 R R 2,5 k v 1,0 k

108 Capítulo III 109 Solução: O primeiro passo é o cálculo da corrente de polarização DC do transistor Q 1. Na figura a seguir, temos o circuito equivalente do amplificador para a polarização DC. A análise desse circuito será realizada usando a mesma estratégia do Exemplo III.3, onde o circuito de polarização da base é substituído pelo seu equivalente de Thévenin: V T H = R 2 R 1 + R 2 V CC = 6,0 V e R T H = R 1//R 2 = 10 kω V CC = 9,0 V V CC = 9,0 V R 1 15 k I C R TH 10 k Q 1 Q 1 R 2 30 k R 2,5 k V TH 6,0 V 1 R 2,5 k Assim, empregando o modelo DC do transistor bipolar no modo ativo, podemos escrever a equação da malha 1: Consequentemente, teremos: I B = V T H R T HI B V BE R EI E = 0 V T H R T HI B V BE R E(β + 1)I B = 0 V T H V BE 6,0 0,6 = 0,02 ma R T H + R E(β + 1) ,5 I C = β I B = 2 ma Uma vez calculada a corrente de polarização DC no transistor, passamos à análise do amplificador para pequenos sinais, onde os parâmetros do modelo de pequenos sinais do transistor são dados por: g m = IC = 2 β = 80 ma/v e rπ = = 100 = 1,25 kω v T 0,025 g m 80 Usando a expressão do ganho de tensão dada em (III.107), teremos que: A V = R 1//R 2//(r π + (β + 1) R E //R L) R S + R 1//R 2//(r π + (β + 1) R E //R (β + 1) R E //R L = 0,883 V/V L) r π + (β + 1) R E //R L Finalmente, a partir das expressões (III.108) e (III.109) para as impedâncias de entrada e de saída, respectivamente, obteremos: R i = R 1//R 2//(r π + (β + 1) R E //R L) = 8,8 kω rπ + RS //R1//R2 R o = R E // = 21,2 Ω (β + 1) Se compararmos esses resultados com aqueles obtidos no Exemplo III.18, verificaremos que a impedância de entrada obtida aqui é significativamente menor. Isso acontece em virtude da presença dos resistores de polarização da base R 1 e R 2, que entram em paralelo com a resistência equivalente r π + (β + 1) R E //R L na expressão (III.108). Como as resistências R 1 e R 2 tipicamente assumem valores bem menores que r π + (β + 1) R E //R L, teremos uma significativa redução na impedância de entrada ao empregarmos um divisor resistivo para polarizar a base do transistor. Uma consequência dessa impedância de entrada mais baixa é o menor ganho de tensão que o amplificador

109 Capítulo III 110 em coletor comum deste exemplo apresentou em comparação com o circuito do Exemplo III.18. Isso acontece por causa da atenuação de sinal na entrada, provocada pelo divisor resistivo formado pela resistência R S da fonte de sinal e a impedância de entrada R i, conforme o leitor pode observar na equação (III.105) para o ganho v in/v s. Mesmo assim, se compararmos os resultados obtidos neste exemplo com aqueles obtidos nos Exemplos III.15 e III.17, chegaremos à conclusão de que a configuração em coletor comum apresenta a maior impedância de entrada e a menor impedância de saída entre todas as configurações de amplificador com transistor bipolar. Observação Neste ponto, o leitor deve estar se perguntando sobre qual seria a utilidade de um amplificador com ganho de tensão menor que a unidade. No caso do amplificador em coletor comum estudado nesta seção, podemos citar algumas utilidades: A primeira utilidade está relacionada ao fato de que o ganho de corrente de um amplificador em coletor comum é bastante alto, pois a entrada é aplicada ao terminal de base e a saída é tomada no emissor. É justamente por causa desse elevado ganho de corrente e da sua baixíssima impedância de saída que a configuração em coletor comum é amplamente empregada na construção de amplificadores de potência usados para aplicar sinal de áudio em auto-falantes. A segunda utilidade é a construção de amplificadores com baixa impedância de saída. Como as configurações em emissor comum e em base comum apresentam impedâncias de saída elevadas, é necessário conectar um estágio em coletor comum em cascata na saída de modo a se obter um amplificador com alto ganho e baixa impedância de saída. Finalmente, uma terceira utilidade do amplificador em coletor comum é a possibilidade de empregá-lo como buffer, em virtude da sua alta impedância de entrada e da sua baixa impedância de saída. No circuito do Exemplo III.19, o amplificador em coletor comum pode ser interpretado como sendo um buffer utilizado para acoplar a fonte de sinal formada por v s e R S à carga R L. Caso o buffer não fosse utilizado e a carga fosse conectada diretamente à fonte de sinal, nós teríamos o circuito ao lado, onde o ganho de tensão v o/v s seria consideravelmente menor: v o R L = = 0,5 V/V v s R S + R L v R 1,0 k R v 1,0 k III Limites de Excursão de Sinal na Saída do Amplificador Até este ponto, o estudo das configurações básicas de amplificadores com o transistor bipolar se limitou ao comportamento do circuito para pequenos sinais, em que o transistor pode ser aproximado pelo seu modelo linearizado. As principais vantagens da operação com pequenos sinais são a baixa distorção introduzida pelo transistor no sinal amplificado e o fato de podermos usar a superposição para separar as análises de polarização e de sinais. No entanto, o transistor bipolar irá funcionar como um elemento amplificador razoavelmente linear apenas enquanto ele estiver operando no modo ativo. Caso o sinal aplicado à entrada do amplificador seja grande o suficiente para levar o transistor a operar no modo de corte ou de saturação,

110 Capítulo III 111 o sinal na saída será distorcido e não preservará a mesma forma de onda que o sinal de entrada. Esse problema foi introduzido na Seção III.7 e está ilustrado na Fig. III.83 para o circuito básico do amplificador em emissor comum. v o V CC V v o R C V Q v omax Q 1 v o V V v v omin v in V BE v in (a) (b) Figura III.83: No circuito básico do amplificador em emissor comum (a) o sinal na saída v o será consideravelmente distorcido caso o transistor saia do modo ativo durante a sua operação (b). Ao desenvolver o projeto de um amplificador, o projetista deve garantir que os transistores não deixem de operar no modo ativo durante toda a excursão do sinal na saída. Para conseguir isso, o projeto deve especificar qual a máxima amplitude de sinal desejada na saída do amplificador e o projetista, por sua vez, deve ser capaz de expressar matematicamente os limites de excursão de sinal na saída em função dos parâmetros do circuito. Portanto, o objetivo desta seção é mostrar ao leitor como calcular os limites de excursão de sinal que um amplificador pode apresentar na saída sem que o transistor deixe de operar no modo ativo. Como estamos interessados em obter a amplitude do sinal na saída em que o transistor deixa de operar de forma aproximadamente linear, esse cálculo não pode ser realizado usando a superposição para separar as parcelas de polarização e de pequenos sinais, pois essa propriedade é exclusiva de circuitos lineares. Por essa razão, as análises apresentadas nesta seção levarão em conta polarização e sinais atuando ao mesmo tempo sobre o circuito amplificador. No amplificador em emissor comum da Fig. III.83, a tensão na saída v O é composta pela tensão de polarização no coletor V C e pela parcela de sinal v o, onde v O = V C + v o. No semiciclo positivo do sinal senoidal v o, a diferença de tensão sobre o resistor R C vai diminuindo à medida que a tensão no coletor vai aumentando. Essa redução na tensão sobre o resistor R C faz com que a corrente total no coletor também seja progressivamente reduzida. Entretanto, a corrente no coletor de Q 1 não pode ser reduzida indefinidamente. Caso a tensão na saída v O seja grande o suficiente para zerar a corrente de coletor, o transistor entrará em corte, conforme ilustrado na Fig. III.83. Dessa forma, a máxima excursão positiva de sinal na saída que faz com que o transistor entre no modo de corte é dada pela tensão v omax em que a corrente total no coletor de Q 1 é: i C = 0 V CC v O R C = 0 Assim, quando o transistor entrar em corte, teremos que: V CC (V C + v omax ) R C = 0

111 Capítulo III 112 v omax = V CC V C (III.110) Portanto, a máxima parcela positiva de sinal permitida na saída é igual à diferença entre as tensões de polarização V CC e V C. Já no semiciclo negativo da parcela de sinal v o, é a tensão v CE entre os terminais de coletor e emissor que vai diminuindo à medida que a tensão total no coletor é reduzida abaixo da polarização V C. O limite para essa redução acontece quando v CE = 0,2 V e o transistor entra no modo de saturação. A partir desse ponto, o sinal na saída também será distorcido, conforme ilustrado na Fig. III.83. Dessa forma, a mínima excursão negativa de sinal na saída que faz com que o transistor entre no modo de saturação é dada pela tensão v omin em que: v CE = V CEsat v O v E = 0,2 V Nessa equação temos que v O = V C + v omin e que v E = V 4 E, pois não há tensão de sinal no emissor de um amplificador em emissor comum. Então, quando o transistor entrar no modo de saturação teremos que: (V C + v omin ) V E = 0,2 v omin = (V C V E 0,2) v omin = (V CE 0,2) (III.111) Portanto, a mínima parcela negativa de sinal permitida na saída depende diretamente da diferença entre as tensões de polarização nos terminais de coletor e emissor do transistor. Tipicamente, os sinais processados pelos amplificadores apresentam excursões positiva e negativa iguais em módulo ou seja, os sinais apresentam excursão simétrica. Portanto, a prática usual no projeto de amplificadores é dimensionar o circuito de modo que: v omax = v omin No caso do amplificador em emissor comum da Fig. III.83, seria recomendável polarizar o circuito de maneira que: V CC V C = (V C V E ) 0,2 V CC + V E + 0,2 = 2 V C Como no circuito da Fig. III.83 temos que V E = 0, podemos escrever que: V C = V CC + 0,2 2 Isso significa que, para obter limites excursão de sinal simétricos na saída do amplificador, devemos estabelecer a tensão de polarização de coletor V C no ponto médio entre V CC e V CEsat = 0,2 V. Essa situação também está ilustrada na Fig. III.83. Finalmente, devemos mencionar que a metodologia apresentada aqui para obter os limites de excursão de sinal na saída do circuito básico da Fig. III.83 também pode ser adotada para calcularmos os limites de excursão na saída de outros amplificadores. A seguir será mostrado como calcular os limites de excursão para um amplificador em emissor comum prático e também para as demais configurações de amplificador que empregam o transistor bipolar. 4 No circuito da Fig. III.83, temos que V E = 0. Entretanto, essa relação não é válida para todos os amplificadores em emissor comum. Assim, para tornar mais gerais os resultados apresentados aqui, vamos representar a tensão de polarização no emissor simplesmente por V E.

112 Capítulo III 113 Limites de Excursão do Amplificador em Emissor Comum Na Fig. III.84 é apresentado o mesmo amplificador na configuração emissor comum estudado na Seção III.8.3, onde o transistor Q 1 foi polarizado usando o esquema do divisor de tensão resistivo. Nessa figura também são exibidas as formas de onda das tensões medidas nos terminais de coletor (v C ) e emissor (v E ) do transistor Q 1 e na saída (v o ) do amplificador. Essas formas de onda mostram o que aconteceria se um sinal senoidal v s fosse aplicado à entrada do amplificador com amplitude grande o suficiente para levar o transistor Q 1 a operar nos modos de corte e de saturação durante alguns trechos do período da senoide. v C V CC V C v R R 1 R 2 R v C v E R Q1 i C i RC R v i L v E v v t 0 v t V E t Figura III.84: Amplificador em emissor comum com o sinal na saída v o atingindo os limites de excursão de sinal v omax e v omin em que o transistor bipolar entra em corte e em saturação, respectivamente. Observe que o gráfico da tensão v E no terminal de emissor é constante. Isso é uma consequência do capacitor de bypass conectado a esse terminal, que é o responsável por anular a parcela de sinal nesse nó do circuito pois o capacitor opera como um curto-circuito para a terra na faixa de frequências do sinal. Assim, a tensão no terminal de emissor apresenta apenas a sua parcela de polarização DC, ou seja, v E = V E. Por outro lado, a Fig. III.84 mostra que a forma de onda da tensão v C no coletor do transistor é composta pelas suas parcelas de polarização e de sinal. Como o capacitor de acoplamento conectado à saída do amplificador opera como um curto-circuito para a faixa de frequências do sinal, temos que a parcela de sinal em v C é igual à forma de onda da tensão na saída v o. Entretanto, como o capacitor de acoplamento atua como um circuito aberto para a parcela de polarização, a forma de onda da tensão na saída não apresenta nenhuma parcela DC. Desse modo, temos que v C = V C + v o. Para analisar o comportamento do circuito da Fig. III.84, vamos considerar que inicialmente a tensão de sinal na saída é v o = 0. Dessa forma, a corrente na carga será i L = 0 e a corrente de coletor i C será composta apenas pela parcela de polarização I C. Consequentemente, a corrente que circula pelo resistor R C será inicialmente i RC = i C = I C. Quando o sinal na saída v o começa a crescer, durante o seu semiciclo positivo, a tensão no coletor v C também cresce, provocando uma progressiva redução na corrente que circula pelo resistor R C, pois i RC = (V CC v C )/R C. Por outro lado, conforme a tensão de sinal v o vai crescendo, a corrente drenada pela carga R L também vai aumentando, pois i L = v o /R L. Então, em virtude da diminuição de i RC e do aumento de i L, a corrente no coletor i C = i RC i L vai progressivamente decrescendo conforme a tensão de sinal v o vai aumentando. Essa situação só pode ser mantida enquanto i RC > i L, pois quando a corrente i L atingir o mesmo valor que i RC, teremos i C = i RC i L = 0 e o transistor entrará em corte.

113 Capítulo III 114 Portanto, quando a tensão de sinal na saída atingir o seu valor máximo positivo v omax em que o transistor entra no modo de corte, nós teremos que: i C = 0 V CC v C R C i RC i L = 0 v omax R L = 0 Como a tensão no coletor é dada por v C = V C + v o, quando a tensão na saída atingir seu limite máximo positivo, teremos que v o = v omax. Assim, podemos reescrever a equação acima da seguinte forma: V CC (V C + v omax ) R C V CC V C R C = v omax v omax = 0 R L ( ) R C R L Com o objetivo de tornar a expressão acima mais concisa, podemos usar o fato de que a corrente de polarização DC no coletor do transistor é I C = (V CC V C )/R C. Assim, a expressão acima pode ser reescrita como: v omax I C = R C //R L Dessa forma, o limite máximo de excursão positiva para o sinal na saída do amplificador em emissor comum da Fig. III.84 será: v omax = R C //R L I C (III.112) Observe que a resistência de carga afeta o limite de excursão de sinal do amplificador, pois a corrente i L drenada pela carga contribui para a redução da corrente que vai para o coletor de Q 1, aproximando-o da operação no modo de corte. É também muito importante notar que quanto menor for a resistência de carga R L, maior será a corrente que ela drenará do circuito e, consequentemente, menor será o limite máximo de excursão de sinal do amplificador. Observação Caso a saída do amplificador da Fig. III.84 estivesse em aberto o que equivale a R L, o limite máximo v omax dado em (III.112) passará a ser: v omax = R C I C Como a corrente de polarização no coletor I C = (V CC V C)/R C, a expressão acima equivale a: v omax = R C VCC VC R C = V CC V C Portanto, se o amplificador da Fig. III.84 operar sem a carga R L, seu limite máximo de excursão de sinal será igual àquele obtido em (III.110) para o circuito básico da Fig. III.83. No circuito da Fig. III.84, quando a tensão v o estiver decrescendo durante o seu semiciclo negativo, a tensão v C no coletor de Q 1 também irá decrescer na mesma proporção. Assim, a tensão v CE entre os terminais de coletor e emissor também será progressivamente diminuída, pois a tensão v E = V E é mantida constante pelo capacitor de bypass. Essa situação só poderá ser mantida enquanto o transistor estiver operando no modo ativo, ou seja, enquanto v CE > V CEsat. Quando

114 Capítulo III 115 a tensão v CE atingir o valor de V CEsat = 0,2 V, o transistor entrará no modo de saturação e, consequentemente, a tensão de sinal v o não poderá continuar decrescendo além desse limite inferior. Portanto, quando a tensão de sinal na saída atingir o seu valor mínimo negativo v omin em que o transistor entra no modo de saturação, nós teremos que: v CE = V CEsat v C v E = V CEsat (V C + v omin ) V E = V CEsat Dessa forma, o limite mínimo de excursão negativa para o sinal na saída do amplificador em emissor comum da Fig. III.84 será: v omin = (V CE V CEsat ) (III.113) Note que o limite negativo de excursão de sinal não depende da carga R L e é exatamente igual àquele obtido em (III.111) para o circuito básico do amplificador em emissor comum da Fig. III.83. Limites de Excursão do Amplificador em Base Comum Na Fig. III.85 é apresentado o mesmo amplificador na configuração base comum estudado na Seção III.8.4, juntamente com as formas de onda das tensões medidas nos terminais de coletor (v C ) e emissor (v E ) do transistor Q 1 e na saída (v o ) do amplificador. v C V CC V C R 1 R 2 R v C v E R Q 1 i RC i C R R v t v v i L v 0 v E V E v t t Figura III.85: Amplificador em base comum com o sinal na saída v o atingindo os limites de excursão de sinal v omax e v omin em que o transistor bipolar entra em corte e em saturação, respectivamente. Diferentemente do que foi verificado na Fig. III.84 para o amplificador em emissor comum, a tensão v E no nó de emissor do circuito em base comum não é constante, pois o sinal de entrada é aplicado justamente a esse terminal. Entretanto, devido ao elevado ganho do amplificador em base comum, a amplitude da parcela de sinal na entrada é tipicamente muito pequena em comparação com a amplitude do sinal na saída e é também muito menor que a parcela V E da polarização DC no emissor. Dessa forma, podemos considerar que v E V E e, então, assumir que o amplificador em base comum se comporta aproximadamente da mesma forma que o seu equivalente em emissor comum quando os limites de excursão de sinal são atingidos. Assim, os limites de excursão de sinal do amplificador em base comum da Fig. III.85 serão aproximadamente iguais aos obtidos em (III.112) e (III.113) para o amplificador em emissor comum.

115 Capítulo III 116 Limites de Excursão do Amplificador em Coletor Comum Na Fig. III.86 é apresentado o mesmo amplificador na configuração coletor comum estudado na Seção III.8.5, juntamente com as formas de onda das tensões medidas nos terminais de coletor (v C ) e emissor (v E ) do transistor Q 1 e na saída (v o ) do amplificador. V CC v C V CC v R R 1 v C Q 1 v i E E R 2 i RE i L R R v t v v 0 v E v t V E t Figura III.86: Amplificador em coletor comum com o sinal na saída v o atingindo os limites de excursão de sinal v omax e v omin em que o transistor bipolar entra em saturação e em corte, respectivamente. Neste amplificador, a tensão v C no terminal de coletor é constante e igual a V CC, já que este terminal está conectado diretamente à fonte de polarização do circuito. Por outro lado, a forma de onda da tensão v E no terminal de emissor é composta pelas suas parcelas de polarização e de sinal. Como o capacitor de acoplamento conectado à saída do amplificador opera como um curto-circuito para a faixa de frequências do sinal, temos que a parcela de sinal em v E é igual à forma de onda da tensão na saída v o. Desse modo, temos que v E = V E + v o. Na análise do comportamento do circuito da Fig. III.86 também vamos considerar a condição inicial em que a tensão de sinal na saída é v o = 0. Dessa forma, a corrente na carga será i L = 0 e a corrente de emissor i E será composta apenas pela parcela de polarização I E, resultando em i RE = i E = I E. Quando o valor da tensão v o estiver crescendo durante o seu semiciclo positivo, a tensão v E no emissor de Q 1 também irá crescer na mesma proporção. Consequentemente, a tensão v CE = v C v E será progressivamente diminuída, pois a tensão v C é mantida constante pela fonte de alimentação V CC. Essa situação só poderá ser mantida enquanto o transistor estiver operando no modo ativo, ou seja, enquanto v CE > V CEsat. Quando a tensão v CE atingir o valor de V CEsat = 0,2 V, o transistor entrará no modo de saturação e, consequentemente, a tensão de sinal v o aumentando além desse limite inferior. não poderá continuar Portanto, quando a tensão de sinal na saída atingir o seu valor máximo positivo v omax em que o transistor entra no modo de saturação, nós teremos que: v CE = V CEsat v C v E = V CEsat V CC (V E + v omax ) = V CEsat Dessa forma, o limite máximo de excursão positiva para o sinal na saída do amplificador em coletor

116 Capítulo III 117 comum da Fig. III.86 será: v omax = (V CC V E ) V CEsat = V CE V CEsat (III.114) Já no semiciclo negativo (v o < 0), quando o sinal na saída começa a decrescer, a tensão no emissor v E também decresce na mesma proporção, provocando uma progressiva redução na corrente que circula pelo resistor R E, pois i RE = v E /R E. Por outro lado, conforme a tensão de sinal v o vai decrescendo no semiciclo negativo, a corrente drenada pela carga R L se torna negativa isto é, inverte o seu sentido em relação ao que está ilustrado na Fig. III.86 e também vai aumentando em módulo, pois i L = v o /R L e v o < 0. Então, em virtude da diminuição de i RE e do aumento no módulo de i L, a corrente no emissor i E = i RE + i L = i RE i L vai progressivamente decrescendo conforme a tensão de sinal v o vai diminuindo. Essa situação só pode ser mantida enquanto i RE > i L, pois quando i L atingir o mesmo valor que i RE, teremos i E = i RE i L = 0 e o transistor entrará em corte. Portanto, quando a tensão de sinal na saída atingir o seu valor mínimo negativo v omin em que o transistor entra no modo de corte, nós teremos que: i E = 0 i RE + i L = 0 v E R E + v omin R L = 0 Como a tensão no emissor é dada por v E = V E + v o, quando a tensão na saída atingir seu limite mínimo negativo, teremos que v o = v omin. Assim, podemos reescrever a equação acima da seguinte forma: V E + v omin R E V E R E = v omin + v omin = 0 R L ( R E R L Para tornar a expressão acima mais concisa, podemos usar o fato de que I E = V E /R E. Assim, a expressão acima pode ser reescrita como: v omin I E = R E //R L Dessa forma, o limite mínimo de excursão negativa para o sinal na saída do amplificador em coletor comum da Fig. III.86 será: v omin = R E //R L I E ) (III.115) Tipicamente, em virtude do elevado ganho de corrente dos transistores bipolares, podemos considerar que I E I C. Assim, podemos fazer v omin R E //R L I C. Observe que os mecanismos que limitam a excursão de sinal na saída do amplificador em coletor comum são muito semelhantes àqueles estudados para o amplificador em emissor comum. A principal diferença está no fato de que no amplificador em coletor comum o transistor satura quando a tensão na saída atinge v omax e entra em corte quando a saída chega em v omin, enquanto que no amplificador em emissor comum a situação é exatamente oposta.

117 Capítulo III 118 Observação É importante que o leitor tenha em mente que, apesar das diferenças entre as configurações amplificadoras, as análises apresentadas nesta seção possuem uma característica em comum: os limites de excursão foram definidos como sendo os níveis de sinal na saída em que o transistor deixa de operar no modo ativo e passa a operar no modo de corte ou de saturação. Assim, independentemente da configuração e do circuito amplificador, o limite de excursão de sinal que corresponde ao transistor entrando no modo de corte é calculado como sendo o nível de sinal na saída em que a corrente total polarização + sinal no coletor do transistor seja: i C = 0. Já o limite de excursão que corresponde ao transistor entrando no modo de saturação é definido como sendo o nível de sinal na saída em que a diferença de potencial total entre os terminais de coletor e emissor é: v CE = V CEsat, onde V CEsat = 0,2 V para o transistor NPN e V CEsat = - 0,2 V para o PNP. Portanto, os limites de excursão de sinal na saída de qualquer circuito amplificador construído com transistores bipolares podem ser calculados a partir dessas duas condições. III.9 - Simulações Spice de Circuitos com Transistor Bipolar Simulações Spice são uma excelente forma de se prever o comportamento de circuitos com transistores bipolares, pois os modelos matemáticos empregados para descrever o comportamento do transistor são bem mais precisos que aqueles adotados nos cálculos realizados à mão. Além disso, a análise dos resultados obtidos por simulação nos permitirá observar diversos aspectos do comportamento não linear de circuitos com transistores bipolares, que seriam muito difíceis de perceber através das complexas equações exponenciais do Modelo de Ebers-Moll. Na Fig. III Modelo Spice para o Transistor Bipolar III.87 é apresentada uma versão simplificada do circuito equivalente utilizado pelos simuladores Spice para modelar o comportamento físico de um transistor bipolar discreto. O circuito equivalente empregado para modelar transistores em circuitos integrados inclui também o terminal de substrato e vários outros parâmetros não mostrados na figura. No circuito da Fig. III.87, os diodos modelam as junções PN base-coletor e base-emissor do transistor bipolar. A fonte de corrente i ce é calculada através das correntes i bc e i be, empregando os ganhos de corrente β e β R do transistor. Além disso, a corrente i ce também é calculada levandose em consideração o Efeito Early. Os capacitores C BC e C BE representam as capacitâncias não lineares das junções, as quais foram apresentadas na Seção III.7.8. Finalmente, os resistores R C, R B e R E representam as resistências ôhmicas dos terminais de coletor, base e emissor, respectivamente. Os principais parâmetros adotados nas equações do modelo Spice do transistor bipolar estão listados na Tabela III.3. Esses não são os únicos parâmetros adotados pelo modelo Spice. Existem ainda vários outros que são utilizados para descrever como os parâmetros principais variam com respeito à temperatura e polarização. No entanto, esses parâmetros adicionais não serão apresentados aqui, pois essa modelagem está muito além do escopo deste livro. Os fatores de idealidade n F e n R mencionados na Tabela III.3, são utilizados para corrigir o

118 Capítulo III 119 C R C C BC i bc B R B i ce C BE i be R E E Figura III.87: Versão simplificada do modelo adotado por simuladores Spice para descrever o comportamento físico de transistores bipolares discretos. modelo exponencial das junções PN do transistor bipolar e dependem do tipo de semicondutor e da dopagem utilizados na construção da junção. Essa correção é aplicada às equações (III.10) e (III.11) do modelo de Ebers-Moll, as quais passam a ser, respectivamente, escritas como: ) I DE = I SE (e V BE/(n F v T ) 1, Tabela III.3: Principais parâmetros do Modelo Spice para o Transistor Bipolar de Junção e seus valores padrão (default). Parâmetro Descrição Unidade Valor Padrão IS Corrente de Saturação I S (III.13) A BF Ganho de Corrente Direto β ou β F (III.5) BR Ganho de Corrente Reverso β R (III.8) - 1 NF Fator de Idealidade na Condução Direta n F - 1 NR Fator de Idealidade na Condução Reversa n R - 1 VAF Tensão de Early V A no Sentido Direto (III.28) V VAR Tensão de Early V AR no Sentido Reverso V RC Resistência Ôhmica de Coletor RC Ω 0 RB Resistência Ôhmica de Base RB Ω 0 RE Resistência Ôhmica de Emissor RE Ω 0 TF Tempo de Trânsito de Base Direto τ F (III.68) s 0 TR Tempo de Trânsito de Base Reverso τ R s 0 CJE Capacitância C je0 da Junção BE com V BE = 0 (III.71) F 0 MJE Coeficiente m de Graduação da Junção BE (III.71) - 0,33 VJE Tensão Interna V 0E da Junção BE (III.71) V 0,75 CJC Capacitância C jc0 da Junção BC com V BC = 0 (III.72) F 0 MJC Coeficiente m de Graduação da Junção BC (III.72) - 0,33 VJC Tensão Interna V 0C da Junção BC (III.72) V 0,75

119 Capítulo III 120 ) I DC = I SC (e V BC/(n R v T ) 1. Por fim, é bastante instrutivo que o leitor reconheça todos os parâmetros listados na Tabela III.3. Para isso, a tabela também indica as equações em que esses parâmetros foram apresentados ao leitor ao longo deste capítulo. III Simulação da Polarização DC Primeiramente, vamos simular os circuitos de polarização projetados na Seção III.6 para verificar se a corrente de polarização estabelecida no coletor está efetivamente dentro da faixa de erro aceitável. Para isso, realizamos simulações Spice do tipo Bias Point (.OP) para calcular o ponto de operação DC de cada um dos circuitos analisados. O circuito projetado no Exemplo III.11 foi simulado com o transistor BC546A. Os resultados obtidos para as tensões e as correntes de polarização nesse circuito estão apresentados na Fig. III.88. Note que a corrente obtida no coletor foi de 1,952 ma, o que corresponde a um erro de apenas 2,4% em relação ao valor especificado de 2,0 ma, ou seja, o erro ficou dentro da margem de 5% especificada no enunciado do Exemplo III.11. Além disso, as tensões de polarização nos terminais de coletor e emissor também ficaram razoavelmente próximas das especificações V C = 7,0 V e V E = 3,0 V uA R1 47k 1.952mA R3 1.5k R1 47k 10.00V R3 1.5k Vcc 10V 2.088mA 0 Q mA 10.76uA BC546A 125.3uA mA R2 28.8k 1.963mA R4 1.5k 0 0 Vcc 10V 0V V Q V BC546A R V 28.8k R4 1.5k 0V 0V 0 0 (a) (b) Figura III.88: Resultados obtidos por simulação para as correntes (a) e tensões (b) de polarização para o circuito projetado no Exemplo III.11. É importante mencionar que a corrente de emissor é apresentada na Fig. III.88 com um sinal negativo. Isso aconteceu porque o simulador Spice considera como positiva toda corrente que entra pelo terminal. Como a corrente de emissor em um transistor NPN no modo ativo deve sair desse terminal, o Spice indica esse sentido com um sinal negativo. O circuito projetado no Exemplo III.12 também foi simulado com o transistor BC546A, e os resultados obtidos para as suas tensões e as correntes de polarização estão apresentados na Fig. III.89. Nesse caso, a corrente obtida no coletor foi de 1,824 ma, o que corresponde a um erro de 8,8% em relação ao valor especificado de 2,0 ma. Note que esse erro é menor que os 10% previstos pelo método de cálculo usado no projeto do Exemplo III.12. Além disso, é importante que o leitor observe que os desvios verificados entre os resultados obtidos por simulação e as especificações de projeto são maiores que aqueles observados na Fig. III.88. Essa diferença é uma consequência de o procedimento de cálculo adotado no Exemplo III.11 ser mais criterioso do que aquele adotado no projeto do Exemplo III.12. Com o objetivo de avaliar a estabilidade térmica do esquema de polarização, o circuito projetado no Exemplo III.11 foi simulado empregando uma varredura de temperatura (Temperature Sweep).

120 Capítulo III uA R1 33k 1.824mA R3 1.5k R1 33k 10.00V R3 1.5k Vcc 10V 2.024mA 0 Q mA 9.996uA BC546A 189.6uA mA R2 18k 1.834mA R4 1.5k 0 0 Vcc 10V 0V V Q V BC546A R V 18k R4 1.5k 0V 0V 0 0 (a) (b) Figura III.89: Resultados obtidos por simulação para as correntes (a) e tensões (b) de polarização para o circuito projetado no Exemplo III.12. Os resultados obtidos para cada temperatura estão resumidos na Tabela III.4, onde podemos notar que os desvios verificados para a corrente de coletor ficaram abaixo de 5% em relação ao valor especificado de 2,0 ma. Se o leitor lembrar da variação da curva característica I C V BE com a temperatura, conforme foi mostrado na Fig. III.21, irá recordar que o aumento da temperatura leva a um aumento na corrente I C. Para que a corrente de polarização fique estável com a temperatura, o resistor de emissor foi adicionado ao circuito. Desse modo, quando a corrente I C tende a aumentar com a temperatura, a tensão sobre o resistor de emissor também aumenta, reduzindo a tensão V BE. Assim, a progressiva redução da tensão V BE, também observada na Tabela III.4, evita que a corrente de polarização no coletor aumente demasiadamente, mesmo quando o transistor é submetido a uma ampla variação de temperatura. Tabela III.4: Efeito da temperatura sobre a polarização do circuito projetado no Exemplo III.11. Temperatura ( C) I C (ma) 1,91 1,92 1,93 1,94 1,96 1,97 1,98 1,99 2,00 2,01 V BE (V) 0,73 0,71 0,69 0,67 0,66 0,64 0,62 0,60 0,59 0,57 Por fim, é bastante instrutivo calcular a sensibilidade da corrente de polarização no coletor I C com respeito aos principais parâmetros do circuito. Com esses resultados, poderemos inferir se a corrente de polarização realmente apresenta baixa sensibilidade com respeito, por exemplo, ao ganho de corrente β do transistor. O cálculo de sensibilidade é realizado através da opção.sensi da simulação Bias Point do Spice. Como desejamos calcular a sensibilidade de uma variável de corrente, é necessário incluir uma fonte de tensão nula em série com o ramo por onde a corrente desejada irá circular como a fonte de tensão é nula, ela funcionará como um curto-circuito, sem alterar o comportamento do circuito de polarização. Essa situação é ilustrada na Fig. III.90(a) para o circuito do Exemplo III.11, onde a fonte Vc foi incluída no circuito para realizar a medição da corrente de coletor. Assim, o comando.sensi I(Vc) instrui o Spice a calcular as sensibilidades da corrente que circula pela fonte Vc em relação a diversos parâmetros do circuito. Os resultados obtidos com essa análise são listados no arquivo de saída da simulação, cuja reprodução é mostrada na Fig. III.90(b). Na lista de sensibilidades exibida na Fig. III.90(b), as primeiras seis linhas da tabela mostram as sensibilidades da corrente I C com respeito a cada um dos componentes do circuito, como os

121 Capítulo III 122 Vc R1 47k 0Vdc R3 1.5k Vcc 10V Q1 BC546A 0 R2 28.8k R4 1.5k (a) 0 0 **** DC SENSITIVITY ANALYSIS TEMPERATURE = DEG C ****************************************************************** DC SENSITIVITIES OF OUTPUT I(V_Vc) ELEMENT ELEMENT ELEMENT NORMALIZED NAME VALUE SENSITIVITY SENSITIVITY (AMPS/UNIT) (AMPS/PERCENT) Q_Q1 R_R E E E-05 R_R E E E-05 R_R E E E-08 R_R E E E-05 V_Vcc 1.000E E E-05 V_Vc 0.000E E E+00 RB 1.000E E E-11 RC 6.508E E E-11 RE 6.395E E E-09 BF 1.787E E E-06 ISE 7.932E E E-09 BR 8.628E E E-16 ISC 8.305E E E-15 IS 1.533E E E-07 NE 1.436E E E-08 NC 1.207E E E-15 IKF 1.216E E E-08 IKR 1.121E E E-19 VAF 6.970E E E-08 VAR 4.470E E E-08 (b) Figura III.90: Incluindo uma fonte de tensão nula V C ao circuito (a), é possível configurar o Spice para gerar um relatório (b) com os cálculos de sensibilidade da corrente de coletor I C com respeito a vários parâmetros do circuito. resistores R 1, R 2, R C e R E, e a fonte de alimentação V CC. Já as demais linhas mostram as sensibilidades calculadas com respeito a cada um dos parâmetros relevantes do transistor Q 1. Nessa tabela, a primeira coluna corresponde ao nome do componente ou parâmetro com respeito ao qual cada sensibilidade foi calculada. Na segunda coluna, temos os valores nominais que cada parâmetro assumiu na simulação. A terceira coluna indica a derivada da corrente I C com respeito a cada um dos parâmetros, ou seja, I C / x, onde x representa cada um dos parâmetros listados na tabela. Por fim, na última coluna temos os valores da sensibilidade normalizada, dada por I C /( x/x), onde x/x representa a variação percentual do parâmetro x. Assim, de acordo com os resultados da Fig. III.90(b), a sensibilidade da corrente I C com relação ao parâmetro β (BF) do transistor será: S β I C = I C I C β β = I C β β 1 = 1, = 0, I C 1, Nesse cálculo, usamos I C = 1,952 ma, conforme obtido na Fig. III.88(a).

122 Capítulo III 123 Assim, de acordo com o resultado acima, mesmo que o parâmetro β apresente uma variação de 500%, a corrente I C apresentará uma variação de apenas 500 S β I C = 0,326%. Portanto, a partir dos resultados de simulação obtidos acima, verificamos que o nosso circuito efetivamente estabelece uma corrente de polarização precisa, com estabilidade térmica e com uma baixíssima sensibilidade em relação ao ganho de corrente β do transistor! III Simulação de Amplificadores Após verificar o desempenho do esquema de polarização discutido na Seção III.6, chegou a vez de avaliar o desempenho dos circuitos amplificadores estudados nos Exemplos III.15, III.17 e III.19. Para isso, iremos realizar simulações do tipo Transient (.TRANS) com o objetivo de verificar como as três configurações de amplificadores se comportam mediante a aplicação de um sinal variante no tempo. Nas análises quantitativas realizadas na Seção III.8, empregamos uma aproximação linear para descrever o comportamento do transistor bipolar para pequenos sinais. Já nesta seção, o simulador irá avaliar o desempenho das configurações amplificadoras utilizando um modelo não linear para descrever o comportamento dos transistores com mais precisão. Assim, a partir dos resultados obtidos através dessas simulações, poderemos inferir se as análises aproximadas da Seção III.8 foram capazes de prever com razoável precisão o comportamento dos circuitos amplificadores. Além disso, com o simulador poderemos avaliar a influência do comportamento não linear do transistor sobre o desempenho de cada uma das configurações amplificadoras, o que seria extremamente complexo para nós realizarmos através de cálculos manuais. Amplificador em Emissor Comum Iniciando com o amplificador em emissor comum analisado no Exemplo III.15, os resultados obtidos para a polarização daquele circuito estão na Fig. III.91. Note que a corrente de polarização no coletor I C = 2,01 ma apresentou um desvio de apenas 0,5% em relação à previsão teórica de 2,0 ma. Além disso, o leitor deve atentar para o fato de que as correntes de polarização DC nos ramos com capacitores de acoplamento são nulas, conforme esperávamos. Rs 0A 50 0A Vs VOFF = 0 VAMPL = 1mV FREQ = 1k Cb 10u 203.2uA R1 31k 10.17uA 193.0uA R2 14k 2.010mA Rc 1.5k 2.010mA Q1 BC546A mA 2.020mA Re 1k Cc 10u Ce 270u Vo RL 10k 0A 0 Vcc 9V 2.213mA Figura III.91: Polarização do amplificador em emissor comum estudado no Exemplo III.15. No que diz respeito aos capacitores de acoplamento, o leitor não deve se preocupar com os valores de capacitâncias apresentados na Fig. III.91. Esses valores foram calculados de modo a garantir que esses capacitores apresentem uma impedância bem menor que as demais impedâncias

123 Capítulo III 124 do circuito para sinais com componentes de frequência acima dos 100 Hz. Assim, como os sinais de entrada adotados nas simulações desta seção possuem uma frequência de 1,0 khz, a influência das impedâncias dos capacitores de acoplamento no desempenho do amplificador será desprezível. Ao realizar a análise do ponto de operação DC do transistor, através do comando.op, o simulador Spice produz no arquivo de saída um pequeno relatório com o cálculo dos parâmetros de pequenos sinais do transistor para aquele ponto de operação. No caso do circuito da Fig. III.91, o relatório produzido pelo Spice está reproduzido na Fig. III.92. Nesse relatório, as duas primeiras linhas especificam o nome do transistor a que os resultados se referem e o modelo utilizado. Nas cinco linhas seguintes, temos os valores de correntes e tensões de polarização do transistor. Já as demais linhas listam os parâmetros de pequenos sinais calculados para o ponto de polarização em questão. **** OPERATING POINT INFORMATION TEMPERATURE = DEG C ******************************************************************* **** BIPOLAR JUNCTION TRANSISTORS NAME MODEL IB IC VBE VBC VCE BETADC GM RPI RX RO CBE CBC BETAAC Q_Q1 BC546A 1.12E E E E E E E E E E E E E+02 Figura III.92: Reprodução do arquivo de saída da simulação Spice, listando o cálculo dos parâmetros de pequenos sinais do transistor bipolar relativos ao seu ponto de operação DC. De acordo com os resultados apresentados na Fig. III.92, o transistor Q 1 apresenta uma transcondutância g m = 76,5 ma/v (GM), uma resistência r π = 2,33 kω (RPI) e uma resistência de Efeito Early r o = 35,7 kω (RO). Além disso, o simulador também calcula os parâmetros de pequenos sinais referentes ao modelo π-híbrido de altas frequências apresentado anteriormente na Fig. III.55. Assim, o transistor Q 1 apresenta uma resistência de contato de base r x = 1,0 Ω (RX), uma capacitância parasita entre os terminais de base e emissor C π = 91,8 pf (CBE) e uma capacitância entre os terminais de base e coletor C µ = 1,22 pf (CBC). Observação Os ganhos de corrente BETADC e BETAAC listados no relatório da Fig. III.92 se referem ao ganho β do transistor, onde BETADC é o ganho β DC = I C/I B verificado para o transistor operando em corrente contínua (DC). Já o ganho BETAAC corresponde à derivada β AC = i C/ i B no ponto de polarização do transistor, o que corresponderia ao valor de β para pequenos sinais (AC - Alternating Current). Alguns autores fazem essa distinção entre os ganhos de corrente do transistor bipolar. No presente texto, entretanto, optamos por não fazer distinção entre esses dois ganhos β por dois motivos: primeiramente porque o ganho de corrente de um transistor bipolar não é um parâmetro preciso; segundo, porque os valores de β DC e β AC são muito próximos conforme o leitor pode confirmar através dos resultados exibidos na Fig. III.92 e a diferença entre eles é muito menor que a variação de β observada entre transistores do mesmo modelo.

124 Capítulo III 125 Na primeira simulação do amplificador em emissor comum no domínio do tempo, aplicamos como entrada um sinal de tensão senoidal com frequência de 1,0 khz e amplitude de 1,0 mv. As formas de onda com a evolução no tempo da tensão na entrada e na saída do amplificador da Fig. III.91 estão exibidas nas Fig. III.93(a) e III.93(b), respectivamente. Observe que a senoide da tensão na saída está defasada de 180 em relação à entrada, em virtude da característica inversora do amplificador em emissor comum. Medindo a amplitude dos sinais de saída e de entrada, verificamos que o amplificador em questão exibe um ganho de 94,4 V/V, o que corresponde a uma diferença de 2,98% em comparação com o ganho de 97,3 V/V previsto através dos cálculos realizados com a aproximação de pequenos sinais. S in a l d e E n tra d a (m V ) T e m p o (m s ) (a) T e m p o (m s ) (b) Figura III.93: Formas de onda obtidas para a tensão de sinal na entrada (a) e na saída (b) do amplificador em emissor comum da Fig. III.91. Por outro lado, se aplicarmos um sinal de entrada com amplitude de 10 mv, a forma de onda do sinal na saída será aquela mostrada na Fig. III.94(a), onde o ganho de tensão observado é de 93,3 V/V. Observe que, ao aumentar a amplitude do sinal de entrada, a diferença entre o ganho obtido por simulação e aquele obtido no Exemplo III.15 através do modelo linearizado aumentou para 4,11%. Essa diferença é consequência do fato de que o erro que cometemos ao aproximar o comportamento não linear do transistor bipolar por um modelo linear cresce conforme a amplitude do sinal de entrada aumenta. O comportamento não linear do transistor fica bastante evidente se observarmos o Espectro de Fourier da forma de onda da tensão na saída, mostrado na Fig. III.94(b). Nesse espectro, vemos claramente que o sinal na saída não é uma senoide pura, mas sim um sinal composto pela componente fundamental, na frequência de 1,0 khz, juntamente com as componentes de segundo e terceiro harmônicos. A distorção provocada pelo comportamento não linear do transistor também pode ser observada

125 Capítulo III T e m p o (m s ) (a) A m p litu d e (V ) (b) Figura III.94: Forma de onda obtida para a tensão de sinal na saída (a) do amplificador em emissor comum quando um sinal senoidal com amplitude de 10 mv é aplicado na entrada, juntamente com seu Espectro de Fourier (b), evidenciando a distorção provocada pela não linearidade do transistor. diretamente no gráfico da Fig. III.94(a), onde a amplitude do semiciclo positivo da forma de onda da tensão na saída é menor que a amplitude do semiciclo negativo. A razão para esse comportamento pode ser visualizada na Fig. III.95, onde vemos uma comparação entre a curva exponencial do transistor e a reta correspondente ao modelo linearizado para pequenos sinais. Note que quando v BE > V BE ou seja, no semiciclo positivo da parcela do sinal de entrada v be a derivada da curva i C Derivada (ganho) maior que a aproximação linear i c I C v BE V BE Derivada (ganho) menor que a aproximação linear v be Figura III.95: Comparação entre a curva exponencial e o modelo linearizado de pequenos sinais do transistor bipolar, evidenciando a diferença de ganho observada para os semiciclos positivo e negativo do sinal de entrada v be.

126 Capítulo III 127 exponencial é maior que a inclinação da reta. Consequentemente, o ganho real que o amplificador fornece ao sinal de entrada no semiciclo positivo é maior que o previsto pelo modelo de pequenos sinais. Como a configuração em emissor comum é inversora, esse maior ganho aplicado ao semiciclo positivo de v be resulta em uma amplitude maior no semiciclo negativo da tensão na saída. Já no semiciclo negativo do sinal de entrada v be a situação se inverte, pois a derivada da curva exponencial é menor que a inclinação da reta correspondente ao modelo de pequenos sinais. Assim, esse menor ganho resulta em uma amplitude menor no semiciclo positivo do sinal na saída. A distorção piora bastante se aplicarmos um sinal de entrada com uma amplitude de 100 mv. Além de não satisfazer à condição de pequenos sinais (III.49), essa amplitude é suficiente para fazer com que a tensão na saída do amplificador atinja os seus limites de excursão. O resultado dessa simulação é apresentado na Fig. III T e m p o (m s ) Figura III.96: Forma de onda obtida para a tensão de sinal na saída do amplificador em emissor comum quando um sinal senoidal com amplitude de 100 mv é aplicado na entrada. De acordo com as expressões obtidas em (III.112) e (III.113), os limites teóricos para a excursão de sinal na saída do amplificador em emissor comum da Fig. III.91 são v omax = R C //R L I C = 2,61 V, v omin = (V CE V CEsat ) = 3,8 V. Tais previsões estão bastante de acordo com os limites v omax = 2,61 V e v omin = 3,89 V obtidos a partir do gráfico exibido na Fig. III.96. Amplificador em Base Comum Para o amplificador em base comum analisado no Exemplo III.17, os resultados obtidos para a polarização daquele circuito estão na Fig. III.97 e são exatamente os mesmos obtidos anteriormente para o amplificador em emissor comum da Fig. III.91, pois os circuitos de polarização são os mesmos. Aplicamos, então, um sinal de entrada senoidal com frequência de 1,0 khz e amplitude de 1,0 mv, onde essa amplitude foi escolhida com o objetivo de reduzir a distorção causada pela não linearidade do transistor. Assim, as formas de onda com a evolução no tempo das tensões na entrada e na saída do amplificador da Fig. III.97 são mostradas na Fig. III.98. Observe que a senoide da tensão na saída está em fase com a tensão de entrada, pois a configuração base comum não é inversora. Medindo as amplitudes dos sinais de saída e de entrada na Fig. III.98, verificamos que o amplificador em questão exibe um ganho de 20,1 V/V, o que corresponde a uma diferença de 1,99% em comparação com o ganho de 20,5 V/V previsto através dos cálculos realizados com a aproximação de pequenos sinais.

127 Capítulo III Cb 10u 203.2uA R1 31k 10.17uA 193.0uA R2 14k 2.010mA Rc 1.5k 2.010mA Q1 BC546A mA 2.020mA Re 1k Ce 270u Cc 10u Rs 0A 50 Vs 0A Vo RL 10k 0A VOFF = 0 0 VAMPL = 1mV FREQ = 1k Vcc 9V 2.213mA Figura III.97: Polarização do amplificador em base comum estudado no Exemplo III.17. Aplicando agora um sinal de entrada com amplitude de 500 mv, faremos a tensão na saída atingir os seus limites de excursão de sinal. Nessa simulação, a forma de onda obtida para o sinal na saída do amplificador ficará conforme mostrado na Fig. III.99. De acordo com esse resultado, concluímos que os limites máximo e mínimo de excursão de sinal na saída do amplificador são, respectivamente, v omax = 2,61 V e v omin = 4,17 V. Note que, conforme já era esperado, esses limites são muito semelhantes àqueles obtidos para o amplificador em emissor comum. A diferença mais marcante entre os limites de excursão da configuração em base comum e aqueles obtidos para o amplificador S in a l d e E n tra d a (m V ) T e m p o (m s ) (a) T e m p o (m s ) (b) Figura III.98: Formas de onda obtidas para a tensão de sinal na entrada (a) e na saída (b) do amplificador em base comum da Fig. III.97.

128 Capítulo III T e m p o (m s ) Figura III.99: Forma de onda obtida para a tensão de sinal na saída do amplificador em base comum quando um sinal senoidal com amplitude de 500 mv é aplicado na entrada. em emissor comum está no limite mínimo inferior. Isso acontece porque esse limite é ligeiramente afetado pelo sinal de entrada na configuração em base comum, onde a entrada é aplicada ao circuito de emissor. Amplificador em Coletor Comum Para o amplificador em coletor comum analisado no Exemplo III.19, os resultados obtidos para a polarização daquele circuito estão na Fig. III.100. Devemos observar que a corrente de polarização no coletor I C = 2,07 ma apresentou um desvio de apenas 3,4% em relação à previsão teórica de 2,0 ma uA R1 15k Vcc 9V VOFF = 0 VAMPL = 1 FREQ = 1k Rs 0A 1k 0A Vs Cb 10u 10.49uA 196.5uA R2 30k 2.074mA Q1 BC546A mA 2.085mA Re 2.5k Ce 270u Vo 2.281mA 0 RL 1k 0 0A Figura III.100: Polarização do amplificador em coletor comum estudado no Exemplo III.19. Aplicando um sinal de entrada senoidal com frequência de 1,0 khz e amplitude de 1,0 V, conforme mostrado na Fig. III.101(a), a forma de onda da tensão na saída do amplificador da Fig. III.100 fica conforme mostrado na Fig. III.101(b). Observe que a senoide da tensão na saída também está em fase com a tensão de entrada, pois a configuração coletor comum não é inversora. Medindo a amplitude dos sinais de saída e de entrada, verificamos que o amplificador exibe um ganho de 0,884 V/V, o que corresponde a uma diferença de apenas 0,11% em comparação com o ganho de 0,883 V/V previsto com a aproximação de pequenos sinais. Neste ponto, o leitor deve estar se perguntando: como pode um sinal de entrada com uma amplitude bem maior que aquelas adotadas nas simulações anteriores não resultar em uma tensão distorcida na saída? A resposta para essa questão é simples. Como o ganho de tensão entre os terminais de base e emissor do amplificador em coletor comum é muito próximo da unidade, teremos

129 Capítulo III T e m p o (m s ) (a) T e m p o (m s ) (b) Figura III.101: Formas de onda obtidas para a tensão de sinal na entrada (a) e na saída (b) do amplificador em coletor comum da Fig. III.100. que a parcela de sinal da tensão no emissor será muito próxima da parcela de sinal na base. Isso faz com que a diferença de tensão v be entre base e emissor seja muito pequena, o que satisfaz à condição de pequenos sinais v be v T (III.49). Para o amplificador em questão, as expressões obtidas em (III.105) e (III.107) nos permitem escrever a tensão v be = v in v o da seguinte forma: v be = v be = R 1 //R 2 //(r π + (β + 1) R E //R L ) R S + R 1 //R 2 //(r π + (β + 1) R E //R L ) v s R 1 //R 2 //(r π + (β + 1) R E //R L ) R S + R 1 //R 2 //(r π + (β + 1) R E //R L ) (β + 1) R E //R L v s r π + (β + 1) R E //R L ( R 1 //R 2 //(r π + (β + 1) R E //R L ) R S + R 1 //R 2 //(r π + (β + 1) R E //R L ) 1 (β + 1) R ) E //R L v s r π + (β + 1) R E //R L Usando os parâmetros do Exemplo III.19, obteremos que: v be = 0,0153 v s. Como a amplitude do sinal de entrada adotado nesta simulação foi de 1,0 V, então, a amplitude da parcela de sinal da tensão efetivamente aplicada entre os terminais de base e emissor será v be = 15,3 mv, o que satisfaz razoavelmente à condição de pequenos sinais (III.49). Aplicando agora um sinal de entrada com amplitude de 7,0 V, faremos a tensão na saída atingir os seus limites de excursão de sinal. Assim, obteremos o gráfico da Fig. III.102 para a forma de onda do sinal na saída do amplificador. De acordo com esse resultado, concluímos que os limites máximo e mínimo de excursão de sinal na saída do amplificador são, respectivamente, v omax = 3,72 V e

130 Capítulo III T e m p o (m s ) Figura III.102: Forma de onda obtida para a tensão de sinal na saída do amplificador em coletor comum quando um sinal senoidal com amplitude de 7,0 V é aplicado na entrada. v omin = 1,49 V. De acordo com (III.114) e (III.115), as estivativas teóricas para os limites de excursão de sinal na saída do amplificador em coletor comum da Fig. III.100 são: v omax = V CE V CEsat = 3,8 V, v omin = R E //R L I E = 1,43 V. Note que essas estimativas estão bastante de acordo com os resultados obtidos através da simulação. III.10 - Projeto de Amplificadores Básicos Na Seção III.8 foi apresentado um estudo das configurações básicas de amplificadores construídos com o transistor bipolar. Naquela ocasião, realizamos a análise das três configurações básicas com o objetivo de caracterizá-las quanto ao ganho de tensão e impedâncias de entrada e de saída. Nesta seção, nosso objetivo é apresentar ao leitor alguns exemplos de como dimensionar amplificadores básicos de modo a satisfazer a um conjunto de especificações de projeto. Ao contrário do procedimento de análise, que possui sempre uma solução única, o problema de projeto pode apresentar mais de uma solução possível. Isso acontece porque o número de especificações de um projeto é, em geral, insuficiente para determinar univocamente todos os componentes do circuito. Para entender o motivo disso, considere como exemplo o problema de dimensionar o amplificador em emissor comum da Fig. III.69. Digamos que precisamos projetar esse amplificador de modo a obter um determinado ganho de tensão A v, uma impedância de entrada R i e que o circuito deve estar submetido a uma tensão de alimentação V CC. Nesse problema de projeto temos apenas três especificações, mas o circuito da Fig. III.69 é composto por quatro resistências que precisam ser dimensionadas R 1, R 2, R C e R E. Evidentemente, haverá uma infinidade de maneiras diferentes de se dimensionar as resistências do amplificador de modo a satisfazer a esse conjunto de especificações. A multiplicidade de soluções admitidas para um mesmo problema de projeto está ilustrada na Fig. III.103. Neste ponto, é importante deixar claro para o leitor que não há um procedimento único e padronizado para realizar o projeto de circuitos analógicos. Como há várias soluções possíveis para o mesmo conjunto de especificações, diferentes circuitos podem ser obtidos dependendo da metodologia adotada pelo projetista. Muitos projetistas analógicos usualmente adotam critérios adicionais para selecionar a alternativa mais adequada entre todas as soluções possíveis para o projeto. Tais critérios podem não estar

131 Capítulo III 132 Especificações Circuitos A v R i V CC A v R o I C Figura III.103: Ilustração mostrando a multiplicidade de circuitos que satisfazem ao mesmo conjunto de especificações de projeto. listados nas especificações originais do problema, mas são parâmetros de desempenho que tornam uma solução de projeto melhor do que a outra. No projeto do amplificador em emissor comum, por exemplo, podemos citar o consumo de potência e a sensibilidade aos parâmetros do transistor como sendo dois critérios adicionais que o projetista poderia adotar. Se compararmos todos os circuitos que satisfazem às especificações originais de ganho, tensão de alimentação e impedância de entrada, é claro que aquela solução que consumir menos energia e apresentar menor sensibilidade aos parâmetros do transistor será a preferida pelo projetista. A escolha dos critérios a serem adotados na seleção da solução mais adequada de um problema de projeto ficam a cargo do próprio projetista e dependem bastante da experiência e do conhecimento desse profissional. Também é necessário lembrar ao leitor que o projeto de um amplificador não significa apenas dimensionar o circuito para satisfazer às especificações de pequenos sinais. Um projeto de polarização também deve ser executado de modo a garantir um ponto de operação adequado para a operação do transistor como elemento amplificador. Frequentemente estudantes inexperientes concentram todos os seus esforços em satisfazer às especificações de desempenho para pequenos sinais ganho de tensão e impedâncias de entrada e de saída e acabam negligenciando a polarização do transistor. Essa prática acaba resultando em um circuito que não funciona adequadamente como um amplificador, impedindo que as especificações de pequenos sinais sejam plenamente satisfeitas. Portanto, ao desenvolver o projeto de um circuito amplificador, também devemos lançar mão das técnicas de projeto de polarização estudadas na Seção III.6. A seguir, são apresentados alguns exemplos de projeto para ilustrar como esse tipo de problema pode ser resolvido. Evidentemente, as soluções apresentadas aqui não são únicas e a abordagem do problema não precisa ser sempre a mesma. O projetista tem a liberdade de adotar a metodologia de solução que a sua criatividade permitir, desde que os objetivos do projeto sejam alcançados. Nesta seção, apresentamos problemas de projeto com diferentes conjuntos de especificações e procuramos seguir as mais variadas metodologias de solução para dar ao leitor uma ampla visão de como um projeto de amplificador pode ser realizado. Exemplo iii.20 Considere que o amplificador em emissor comum da figura a seguir será construído com um transistor com V BE = 0,6 V, v T = 25 mv e um parâmetro β que pode assumir valores entre 100 e 800. Dessa forma, projete o amplificador de modo a satisfazer às seguintes especificações: Ganho de tensão v o/v in = 100 V/V; Impedância de entrada R i > 2,0 kω; Excursão de sinal simétrica na saída;

132 Capítulo III 133 Impedância de carga R L = 5,0 kω. V CC R 1 R C v o v in Q 1 R L 5,0 k R 2 R E Solução: O primeiro passo de um projeto consiste em analisar o circuito a ser projetado de modo a obter as expressões analíticas para os parâmetros de desempenho especificados. No caso deste projeto, foram especificados o ganho de tensão, a impedância de entrada e os limites de excursão de sinal na saída. Para obter o ganho de tensão e a impedância de entrada, usamos o circuito equivalente para pequenos sinais do amplificador, ilustrado na figura abaixo. v v R i R 1 R 2 r v g m R R v be Nesse circuito, o ganho de tensão v o/v in é dado por: v o = g m v be R C //R L = g m v in R C //R L A v = vo v in = g m R C //R L. Através de uma simples inspeção do circuito acima, podemos concluir que a impedância de entrada é dada por: R i = R 1//R 2//r π. No que diz respeito aos limites de excursão de sinal, os resultados obtidos em (III.112) e (III.113) nos mostraram que v omax = R C //R L I C, v omin = (V CE V CEsat). Uma vez obtidas as expressões analíticas para os parâmetros especificados, podemos proceder ao dimensionamento do circuito de modo a satisfazer às seguintes especificações: A v = g m R C //R L = 100 V/V, R i = R 1//R 2//r π > 2,0 kω, v omax = v omin. (III.116) (III.117) (III.118) Para resolver problemas como este, em que temos mais variáveis que equações e expressões matemáticas não lineares, é frequentemente útil fazermos algumas aproximações para viabilizar a obtenção de uma solução

133 Capítulo III 134 através de cálculos manuais. Essas aproximações são feitas com base na experiência do projetista e no seu conhecimento acerca do circuito em questão. Tome, por exemplo, a especificação (III.117). Nessa expressão, sabemos, por experiência, que os resistores de polarização da base R 1 e R 2 são usualmente dezenas de vezes maiores que r π. Isso normalmente é verdade, porque esses resistores são dimensionados de modo a não drenar muita corrente elétrica da fonte de alimentação V CC. Assim, espera-se consumir pouca potência para simplesmente estabelecer uma tensão de polarização na base do transistor lembre-se da Seção III.6. Dessa forma, se considerarmos R 1 r π e R 2 r π, podemos aproximar (III.117) da seguinte maneira: R 1//R 2//r π = ( ) 1 = rπ > 2,0 kω. R 1 R 2 r π Lembrando que a resistência de pequenos sinais r π = β/g m e que g m = I C/v T, podemos reescrever a relação acima como: r π = β g m = β vt I C > 2,0 kω. De acordo com essa expressão, verificamos que a impedância de entrada do amplificador depende fortemente do ganho β do transistor, o qual pode assumir valores em uma faixa que vai de 100 até 800. Nessas condições, se garantirmos que R i > 2,0 kω para β = 100, certamente essa mesma desigualdade será satisfeita para β > 100. Portanto, considerando como pior caso β = 100 e também v T Para este projeto, vamos escolher I C β vt = 100 0,025 > 2,0 kω I C I C I C < 1,25 ma. = 25 mv, teremos que = 1,0 ma. Assim, uma vez definida a corrente de polarização, teremos que a transcondutância de pequenos sinais do transistor para esse ponto de operação será g m = IC = 1,0 = 40 ma/v. v T 0,025 Neste ponto, já estamos aptos a dimensionar o resistor de coletor R C de modo a satisfazer à especificação (III.116) para o ganho de tensão do amplificador: g m R C //R L = 100 V/V, 1 R C g m 100 = 1 R C //R L g m 100 = 1 R C + 1 R L = gm R L = R C = 5,0 kω. Uma vez satisfeitas as especificações (III.116) e (III.117), resta-nos agora garantir a excursão de sinal simétrica na saída, ou seja: v omax = v omin R C //R L I C = V CE V CEsat. Considerando que o transistor bipolar apresenta V CEsat = 0,2 V quando operando no modo de saturação, teremos que: V CE = R C //R L I C + V CEsat = 2,7 V. Neste ponto do projeto, já calculamos todas as condições que devem ser atendidas para satisfazer às especificações do projeto. Entretanto, ainda falta dimensionar os resistores R E, R 1 e R 2, e também definir a tensão de alimentação V CC. Esses componentes serão dimensionados de modo a estabelecer o ponto de polarização do transistor com I C = 1,0 ma e V CE = 2,7 V. Em virtude do capacitor de bypass conectado ao terminal de emissor, temos que o resistor R E não

134 Capítulo III 135 exercerá nenhuma influência sobre o comportamento do circuito para pequenos sinais. A influência de R E sobre o comportamento do circuito está restrita à tensão de polarização no emissor de Q 1: V E = R E I E. Como não há nenhuma especificação de projeto que nos permita determinar a tensão de polarização V E, poderemos escolhê-la livremente. Entretanto, tal escolha deve ser feita de forma criteriosa, de forma a garantir um bom desempenho do circuito projetado. Um critério que pode ser adotado nessa escolha foi mencionado na Seção III.6, onde vimos que a sensibilidade da corrente de polarização I C com respeito à tensão V BE do transistor é dada por (III.35): S V BE I C = VBE V E. Considerando o valor típico V BE = 0,6 V, uma boa escolha para a tensão de polarização do emissor seria V E = 2,0 V. Tal escolha resultaria em uma sensibilidade S V BE I C = 0,3 ou seja, se a tensão V BE experimentar uma variação de 10%, teremos como resultado uma variação de apenas 3% na corrente de polarização I C do transistor. Adotando, então, V E = 2,0 V, teremos que o resistor R E deverá apresentar a seguinte resistência: R E = VE I E = V E I C = 2,0 kω. Uma vez definida a tensão de polarização V E, estamos aptos a definir qual tensão de alimentação V CC deveremos utilizar em nosso projeto. Em virtude do circuito empregado na polarização do amplificador, a tensão de alimentação deve ser tal que V CC = R C I C + V CE + R E I E = 5,0 1,0 + 2,7 + 2,0 1,0 = 9,7 V. Como engenheiros adoram números redondos, vamos adotar neste projeto V CC = 10 V. Note que se tivéssemos escolhido uma tensão de polarização V E maior que 2,0 V, a sensibilidade S V BE I C seria menor. Entretanto, o preço a se pagar por essa menor sensibilidade seria uma tensão de alimentação V CC maior. Como a tensão de alimentação V CC tem impacto direto sobre o consumo de potência do amplificador, decidimos que não vale a pena gastar mais energia apenas para conseguir uma sensibilidade S V BE I C menor que 0,3. Portanto, ao adotarmos V E = 2,0 V, estamos estabelecendo um bom compromisso entre a sensibilidade da polarização e o consumo de potência do amplificador. Por fim, resta apenas dimensionar os resistores R 1 e R 2 de modo a estabelecer a tensão de polarização no terminal de base do transistor, onde V B = V E + V BE = 2,6 V. Usando a mesma metodologia apresentada na Seção III.6, vamos dimensionar esses resistores de modo que a corrente de polarização circulando através deles seja aproximadamente igual a 10% da corrente I C, ou seja, I R1 = IR2 = 0,1 I C. Assim, teremos que: R 1 = VCC VB 10 2,6 = = 74 kω, 0,1 I C 0,1 R 2 = VB = 2,6 = 26 kω. 0,1 I C 0,1 É importante que o leitor se recorde que a regra de projeto I R1 = IR2 = 0,1 I C foi estabelecida de modo a conseguirmos uma boa relação de compromisso entre o consumo de potência do amplificador e a obtenção de uma baixíssima sensibilidade do ponto de polarização com respeito às variações do parâmetro β do transistor. Neste ponto, precisamos conferir se os valores obtidos para R 1 e R 2 são suficientemente elevados para

135 Capítulo III 136 que a aproximação R 1//R 2//r π = rπ, feita no início deste projeto, seja razoável. Para isso, temos que verificar se a especificação (III.117) é satisfeita. Com uma transcondutância g m = 40 ma/v e um ganho β = 100, teremos que r π = β/g m = 2,5 kω. Consequentemente, a impedância de entrada do amplificador será R i = R 1//R 2//r π = 2,21 kω. Para β = 800, teremos r π = 20 kω, o que resulta em R i = R 1//R 2//r π = 9,8 kω. Assim, temos que o amplificador projetado apresentará uma impedância de entrada na faixa que vai de 2,21 até 9,8 kω, satisfazendo à especificação de projeto segundo a qual devemos ter R i > 2,0 kω. Com isso, finalizamos o projeto do amplificador. Convidamos agora o leitor a simular o amplificador projetado de modo a conferir se o funcionamento do circuito está de acordo com as especificações de projeto. Evidentemente, o projeto acima poderia ser feito de maneira diferente e, mesmo assim, satisfazer às especificações. O projetista poderia, por exemplo, escolher outra tensão de polarização no emissor diferente de 2,0 V. Além disso, o projetista poderia usar uma regra de projeto diferente de I R1 = I R2 = 0,1 I C para dimensionar os resistores R 1 e R 2. Contudo, o leitor deve estar atento para o fato de que essas escolhas foram feitas no exemplo acima com o objetivo de encontrar o melhor compromisso entre duas importantes variáveis de projeto: consumo de potência e sensibilidade. Embora esses parâmetros de desempenho não tenham sido especificados, um bom projetista sabe que deve buscar o menor consumo de potência possível e obter um circuito cujas características sejam pouco sensíveis aos parâmetros do transistor. Consequentemente, as decisões de projeto do exemplo acima foram tomadas com esses objetivos em mente. A seguir, apresentamos um exemplo de projeto de um amplificador em coletor comum, com um conjunto de especificações ligeiramente diferente do exemplo anterior. Exemplo iii.21 Considere que o amplificador em coletor comum da figura ao lado será construído com um transistor com V BE = 0,6 V, v T = 25 mv e um parâmetro β que pode assumir valores entre 100 e 800. Dessa forma, projete o amplificador de modo a satisfazer às seguintes especificações: Impedância de saída R o < 15 Ω; Tensão de alimentação V CC = 12 V; Excursão de sinal simétrica na saída; Impedância de carga R L = 5,0 kω. v in V CC = 12 V R 1 Q 1 v R 2 R R 5,0 k Solução: Para este projeto, foi especificada a impedância de saída do amplificador e também os limites de excursão de sinal. Para obter uma expressão analítica para a impedância de saída do amplificador, empregamos o circuito equivalente de pequenos sinais apresentado abaixo. Nesse circuito, a tensão de sinal na entrada foi

136 Capítulo III 137 zerada isto é, v in foi substituída por um curto-circuito para a terra e uma fonte de teste v t foi aplicada à saída. R 1 R 2 r i b i b r ( +1) i t i t R E v t R E v t R o R o A impedância de saída R o do amplificador pode ser obtida calculando-se a corrente i t entregue pela fonte v t e fazendo R o = v t/i t. Alternativamente, podemos usar a regra de reflexão de impedância, conforme ilustrado na figura acima, de onde podemos concluir que ( ) rπ R o = R E //. β + 1 No que diz respeito aos limites de excursão de sinal na saída, os resultados obtidos em (III.114) e (III.115) nos mostram que v omax = V CE V CEsat, v omin = R E //R L I E. Assim, de acordo com as especificações do projeto, devemos dimensionar o amplificador em coletor comum de modo que ( ) rπ R o = R E // < 15 Ω, (III.119) β + 1 v omax = v omin. (III.120) Começando pela especificação da impedância de saída, podemos facilitar bastante nossos cálculos se nós lembrarmos que tipicamente R E r π/(β + 1), em virtude dos elevados valores que o parâmetro β pode assumir no transistor adotado neste projeto. Assim, a desigualdade (III.119) pode ser aproximada da seguinte forma: ( 1 + β + 1 ) 1 = r π < 15 Ω. R E r π β + 1 Lembrando que r π = β/g m e que g m = I C/v T, podemos reescrever a inequação acima como: β β + 1 vt I C < 15 Ω. Como o ganho β do transistor utilizado neste projeto pode assumir valores entre 100 e 800, o pior valor que esse parâmetro pode assumir para que a desigualdade acima seja satisfeita é β = 800. Portanto, dimensionaremos a corrente de polarização I C de modo que a condição acima seja verdadeira para β = 800, o que resulta em I C > β β + 1 vt = 1,66 ma. 15 Para este projeto, adotaremos I C = 1,7 ma. Note que este valor não é muito maior que 1,66 ma para evitar um consumo desnecessário de potência para simplesmente polarizar o transistor. Uma vez definida a corrente de polarização, vamos agora calcular o que é necessário para satisfazer à especificação da excursão de sinal na saída. A partir de (III.120), temos que V CE V CEsat = R E //R L I E.

137 Capítulo III 138 Sabendo-se que V CE = V CC R E I E no circuito em questão, e que podemos aproximar I E = IC, então V CC R E I C V CEsat = R E //R L I C ( 1 (V CC R E I C V CEsat) ( I C RE I C R L R E + 1 R L ) = I C ) VCC VCEsat R E (V CC V CEsat) = 0. R L Substituindo os valores na equação acima e considerando que V CEsat = 0,2 V, obteremos a seguinte equação quadrática: cujas soluções são 0,34 R 2 E + 1,04 R E 11,8 = 0, R E = 4,6 kω R E = 7,6 kω Evidentemente, a solução adequada para o projeto é R E = 4,6 kω. Por fim, resta apenas dimensionar os resistores R 1 e R 2 responsáveis por estabelecer a tensão de polarização no terminal de base do transistor, cujo valor deverá ser igual a V B = R E I E + V BE = 4,6 1,7 + 0,6 = 8,42 V. Usando a mesma metodologia apresentada na Seção III.6, vamos dimensionar esses resistores de modo que a corrente de polarização circulando através deles seja aproximadamente igual a 10% da corrente I C, ou seja, I R1 = IR2 = 0,1 I C. Assim, teremos que: R 1 = VCC VB 12 8,42 = = 21 kω, 0,1 I C 0,17 R 2 = VB = 8,42 = 49,5 kω. 0,1 I C 0,17 Por fim, resta-nos verificar se a nossa aproximação inicial R E //(r π/(β + 1)) = r π/(β + 1) efetivamente nos permitiu satisfazer à especificação da impedância de saída. Para o caso em que β = 100, teremos que Já para β = 800, teremos que ( ) rπ R o = R E // = 14,5 Ω. β + 1 ( ) rπ R o = R E // = 14,6 Ω. β + 1 Portanto, a especificação de que R o < 15 Ω é plenamente satisfeita pelo circuito projetado. Um ponto que merece ser destacado em ambos os exemplos de projeto apresentados acima é o fato de que algumas aproximações foram feitas para facilitar os cálculos de projeto. Esse é um artifício frequentemente adotado por projetistas analógicos para facilitar seus cálculos feitos manualmente. Além disso, deve ser mencionado que existem projetos em que os cálculos de dimensionamento dos componentes é impossível de ser realizado analiticamente, sem lançar mão de aproximações. Nesses casos, se o uso de aproximações não for possível, o projetista precisará resolver o problema através de métodos numéricos executados em um computador. No projeto acima, por exemplo, tínhamos duas expressões resultantes das especificações: ( ) rπ R E // < 15 Ω, β + 1

138 Capítulo III 139 V CC R E I C V CEsat = R E //R L I C. ( ) Caso o projetista abordasse o problema considerando que R E // = 15 Ω para o pior caso de β, teríamos, então, um sistema com duas equações r π β+1 ( ) R E // β β+1 vt IC = 15 Ω V CC R E I C V CEsat R E //R L I C = 0 e duas incógnitas: I C e R E. Evidentemente, essa abordagem resultaria em uma solução perfeitamente viável para o projeto. Contudo, os cálculos ficariam mais complexos ao adotarmos esse caminho. Resolvendo esse sistema de equações com o auxílio de um computador, obtemos como resultado I C = 1,66 ma e R E = 4,7 kω, cujos valores são razoavelmente próximos daqueles obtidos no exemplo acima. No próximo exemplo, temos um problema de projeto onde todas as especificações são expressas por meio de inequações esta situação é a mais frequentemente encontrada pelos projetistas. O primeiro passo para resolver esse tipo de problema consiste em definir o espaço de soluções que atendem ao conjunto de especificações. Depois, o projetista deve utilizar algum critério para selecionar qual solução será adotada no projeto. Exemplo iii.22 Considere que o amplificador em emissor comum da figura ao lado será construído com um transistor que apresenta V BE = 0,6 V, vt = 25 mv à temperatura ambiente (27 C) e um parâmetro β que pode assumir valores entre 100 e 800. Além disso, considere que o circuito será alimentado com uma fonte de tensão V CC = 12 V e que a impedância de carga será R L = 10 kω. Dessa forma, projete o amplificador de modo a satisfazer às seguintes especificações: v in R 1 R 2 V CC = 12 V R C Q 1 R E v o R L 10 k Ganho de tensão A v > 150 V/V; Excursão de sinal na saída maior que 3,0 V; Variação de até 5% na corrente de polarização I C devido a uma variação de temperatura de até 50 C em relação à temperatura ambiente; Variação menor que 5% na corrente de polarização I C caso o ganho de corrente β do transistor assuma valores na faixa de 100 a 800; A corrente de polarização do transistor Q 1 deve ser menor que 5,0 ma. Solução: A primeira especificação do projeto diz respeito ao ganho de tensão de pequenos sinais v o/v in do circuito. Para o amplificador em emissor comum da figura acima, a expressão analítica para esse ganho de tensão é A v = g m R C //R L. De acordo com a primeira especificação do projeto, devemos ter A v > 150 V/V. Dessa forma, devemos garantir que g m R C //R L > 150

139 Capítulo III 140 g m > 150 R C //R L. Lembrando que g m = I C/v T e que (R C //R L) 1 = 1/R C + 1/R L, podemos reescrever a expressão acima da seguinte forma: ( I C 1 > ). v T R C R L Para facilitar a notação matemática e, consequentemente, nossos cálculos, vamos definir as condutâncias G C = 1/R C e G L = 1/R L. Dessa maneira, a inequação acima pode ser expressa da seguinte forma: I C > 150 v T (G C + G L). (III.121) A segunda especificação do projeto diz respeito aos limites de excursão de sinal na saída v o. No caso do amplificador em emissor comum em questão, os resultados obtidos em (III.110) e (III.111) nos indicam que esses limites são dados por v omax = I C R C //R L v omin = (V CE V CEsat). De acordo com as especificações do projeto, o amplificador deverá ser capaz de produzir sinais na saída v o com amplitudes maiores que 3,0 V. Dessa forma, precisamos garantir que v omax > 3,0 V e v omin < 3,0 V. No que diz respeito à v omax, teremos que I C R C //R L > 3,0 ( 1 I C > 3,0 + 1 ). R C R L Se adotarmos novamente as condutâncias G C = 1/R C e G L = 1/R L, a expressão acima poderá ser expressa da seguinte forma: I C > 3,0 (G C + G L). Por outro lado, no que diz respeito ao limite v omin, teremos que (III.122) (V CE V CEsat) < 3,0 V CE > 3,0 + V CEsat. A partir do circuito de polarização do amplificador, temos que a tensão V CE é dada por V CE = (V CC R C I C) V E. Então, em nosso projeto, devemos garantir que Mais uma vez, adotando a condutância G C mais simples: (V CC R C I C) V E > 3,0 + V CEsat I C < (V CC V E 3,0 V CEsat) 1 R C. = 1/R C, poderemos expressar a condição acima de maneira I C < (V CC V E 3,0 V CEsat) G C. (III.123) A terceira especificação do projeto trata da sensibilidade da corrente de polarização I C com respeito ao valor da temperatura. Conforme mencionado na Seção III.4, a tensão de joelho da curva I C V BE diminui a uma taxa de 2,0 mv por cada grau Celsius de aumento na temperatura. Sendo assim, uma variação de 50 C na temperatura acarretará em uma variação de 100 mv na tensão de polarização V BE. Uma variação em V BE certamente terá impacto na corrente de polarização I C. Para quantificar esse

140 Capítulo III 141 impacto, vamos usar a expressão da sensibilidade de I C em relação à V BE (III.35): S V BE I C = I C I C V BE = VBE V E. V BE De acordo com a especificação deste projeto, precisamos garantir que variação V BE = 0,1 V na tensão V BE do transistor. Sendo assim: IC = VBE V E I C VBE V BE Como V BE > 0 no transistor NPN, podemos escrever que V BE V E 0,05 V E VBE 0,05. 0,05. I C I C 5% na ocorrência de uma Dessa forma, para V BE = 0,1 V, devemos garantir que V E 2,0 V. Entretanto, devemos ter em mente que a excursão de sinal na saída do amplificador ficaria comprometida ao adotarmos valores elevados para essa tensão de polarização. Portanto, com o objetivo de não sacrificar a excursão de sinal, adota-se preferencialmente o valor mínimo V E = 2,0 V no projeto. Finalmente, a última especificação do projeto exige que a corrente de polarização no coletor do transistor não ultrapasse o limite de 5,0 ma. Dessa forma, essa especificação pode ser expressa matematicamente da seguinte forma: I C < 5,0 ma. (III.124) Assim, a partir das expressões obtidas em (III.121) até (III.124), temos o seguinte conjunto de condições que o amplificador em emissor comum deve satisfazer: (a) I C > 150 v T (G C + G L) (b) I C > 3,0 (G C + G L) (c) I C < (V CC V E 3,0 V CEsat) G C (d) I C < 5,0 ma Sabendo-se que nas expressões acima temos v T = 25 mv, G L = 1/R L = 0,1 ma/v, V CC = 12 V, V E = 2,0 V e V CEsat = 0,2 V, podemos reescrever as restrições de projeto da seguinte forma: (a) I C > 3,75 (G C + 0,1) (b) I C > 3,0 (G C + 0,1) (c) I C < 6,8 G C (d) I C < 5,0 ma Tal conjunto de inequações delimita um espaço de soluções viáveis para o projeto em questão. Esse espaço está representado graficamente na figura a seguir, onde a região colorida representa a interseção entre as quatro inequações listadas acima. O leitor pode observar que, ao expressarmos as restrições de projeto acima em função das condutâncias G C = 1/R C e G L = 1/R L, o espaço de soluções viáveis pôde ser facilmente obtido a partir do traçado de retas no gráfico I C G C. Uma vez identificado o espaço de soluções viáveis para o presente projeto, precisamos agora escolher um ponto dentro dessa região para finalmente estabelecermos os valores de resistência que os resistores do

141 Capítulo III 142 I Cmax I C I C + I C I C I C I C G L G Cmin G C G C amplificador deverão assumir. Uma escolha bastante tentadora seria adotar G C = G Cmin, onde G Cmin é o menor valor que a condutância G C pode assumir de modo que todas as especificações de projeto sejam satisfeitas veja a figura acima. A grande vantagem dessa solução está no fato de que ela corresponde ao menor valor que a corrente de polarização I C pode assumir e, consequentemente, trata-se da solução com o menor consumo de potência. Entretanto, ao fixarmos G C = G Cmin, qualquer desvio verificado no valor da corrente de polarização I C causado por variações no ganho β e na tensão V BE do transistor fará com que o circuito opere fora da região de soluções viáveis. Portanto, a melhor decisão de projeto seria escolher um ponto que permaneça dentro da região de soluções viáveis, mesmo na ocorrência de um desvio I C na corrente de polarização I C do transistor conforme está ilustrado na figura acima. Para este projeto, foi especificada uma tolerância de 5% para o valor da corrente de polarização I C na ocorrência de variações no ganho β ou na tensão V BE do transistor. Dessa forma, com o objetivo de assegurar que o ponto de polarização do transistor esteja dentro da região de soluções viáveis mesmo na ocorrência de variações simultâneas em β e V BE, adotaremos em nossos cálculos de projeto um desvio I C igual a 10% de I C ou seja, a soma dos desvios em I C causados pelas variações em β e V BE isoladamente. Note, caro leitor, que isso é uma decisão de projeto e que outro projetista poderia arbitrar um I C diferente. Todavia, se optarmos por adotar um I C maior que 10% de I C, a figura acima nos mostra que a corrente de polarização I C será maior, elevando o consumo de potência do amplificador. Portanto, a escolha de I C passa pelo estabelecimento de um compromisso o consumo de potência e a tolerância no valor de I C. Uma vez definido que adotaremos neste projeto I C = 0,1 I C, vamos agora calcular os valores de G C e I C que satisfazem a essa condição. De acordo com a figura acima, o ponto de coordenadas (G C, I C I C) está localizado exatamente sobre a reta definida pela condição (a), ou seja: I C I C = 3,75 (G C + 0,1). Por outro lado, o ponto (G C, I C + I C) pertence à reta definida pela condição (c). Dessa forma, teremos que I C + I C = 6,8 G C. Substituindo I C = 0,1 I C em ambas as equações, obteremos um sistema linear com duas equações e duas incógnitas: 0,9 I C = 3,75 G C + 0,375 1,1 I C = 6,8 G C Resolvendo esse sistema de equações, obtemos como resultado 1/G C = R C = 4,8 kω e I C = 1,3 ma. Neste exemplo, vamos considerar que o circuito será construído com resistores comerciais cuja tolerância é de 5%. Sendo assim, o valor comercial mais adequado para realizar o resistor R C será de 4,7 kω. Uma vez determinada a corrente de polarização do transistor para este projeto, estamos aptos a determinar o resistor R E: R E = VE I E = 2,0 1,3 R E = 1,5 kω. Por fim, resta-nos dimensionar os resistores R 1 e R 2 de modo a estabelecer a tensão de polarização da base do transistor Q 1 e, ao mesmo tempo, satisfazer à especificação de projeto que requer uma tolerância

142 Capítulo III 143 de 5% no valor da corrente de polarização I C, caso o ganho β do transistor assuma valores na faixa que vai de 100 a 800. Para isso, adotaremos a mesma metodologia de projeto já estudada na Seção III.6. No circuito de polarização do amplificador, vamos substituir o divisor de tensão resistivo formado por R 1 e R 2 pelo seu equivalente de Thévenin, onde V T H = R 2 R1 R2 V CC e R T H = R 1//R 2 =. R 1 + R 2 R 1 + R 2 Assim, no circuito equivalente da figura abaixo, a corrente de polarização no coletor de Q 1 será dada por: I C = β V T H V BE R T H + (β + 1)R E. V CC V CC R 1 I C R I C R R TH Q 1 Q 1 R 2 R V TH I B R Para que a corrente de polarização apresente uma variação de até 5% em seu valor, devemos garantir que a equação acima produza I C = 1,3 0,05 1,3 = 1,235 ma quando β = 100 e I C = 1,3+0,05 1,3 = 1,365 ma quando β = 800. Dessa forma, teremos o seguinte sistema de equações: V T H 0,6 1,235 = 100 R T H ,5 V T H 0,6 1,375 = 800 R T H ,5 Resolvendo o sistema acima, obtemos como solução V T H = 2,679 V e R T H = 16,82 kω. Assim, usando as expressões de V T H e R T H, teremos que R 1 = R T H VCC 12 = 16,82 = 75,3 kω. V T H 2,679 Se construirmos esse circuito usando resistores com tolerância de 5%, o valor comercial mais adequado seria R 1 = 75 kω. Observe que escolher o valor comercial imediatamente abaixo do valor calculado tornará a corrente de polarização menos sensível às variações do ganho β do transistor. Para calcular o resistor R 2, usamos R 2 = R 1 V T H 2,679 = 75 = 21,6 kω. V CC V T H 12 2,679 Deve-se salientar que usamos o valor comercial de R 1 na expressão acima para reduzir o erro do divisor resistivo ao estabelecer a tensão V T H. No caso do resistor R 2, a escolha mais adequada de valor comercial seria R 2 = 22 kω. Assim, finalizamos o nosso projeto do amplificador em emissor comum com R 1 = 75 kω, R 2 = 22 kω, R C = 4,7 kω e R E = 1,5 kω. Com o objetivo de conferir nossos resultados, vamos analisar o amplificador projetado e verificar se as especificações do projeto são adequadamente atendidas. Considerando um ganho

143 Capítulo III 144 β mínimo igual a β = 100, teremos que o amplificador projetado apresentará I C = 1,26 ma g m = IC v T = 50,4 ma/v A v = g m R C //R L = 161,1 V/V v omax = I C R C //R L = 4,03 V v omin = (V CE V CEsat) = 3,99 V. Por outro lado, se o ganho de corrente do transistor apresentar o seu valor máximo permitido pelo fabricante β = 800, obteremos: I C = 1,39 ma g m = IC v T = 55,6 ma/v A v = g m R C //R L = 177,8 V/V v omax = I C R C //R L = 4,44 V v omin = (V CE V CEsat) = 3,18 V. Portanto, mesmo na ocorrência de variações no valor de parâmetro β do transistor, o amplificador projetado continua satisfazendo às especificações do projeto.

144 Capítulo IV Transistores de Efeito de Campo de Junção O termo transistor de efeito de campo é utilizado para indicar que o fluxo de corrente elétrica no transistor é controlado através do campo elétrico aplicado ao dispositivo. Os dois principais transistores de efeito de campo utilizados em projetos de circuitos eletrônicos são o JFET (Junction Field-Effect Transistor) e o MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor). No transistor de efeito de campo de junção (JFET), o fluxo de corrente elétrica é controlado através do campo elétrico aplicado a uma junção PN reversamente polarizada. Já no transistor de efeito de campo metal-óxido-semicondutor (MOSFET), o fluxo de corrente é controlado através do campo elétrico aplicado a um capacitor formado por uma camada de metal e outra de semicondutor, isoladas por uma fina camada de óxido isolante. Neste capítulo estudaremos o transistor de efeito de campo de junção (JFET). O estudo do MOSFET é deixado para o capítulo seguinte. Apesar de o transistor bipolar de junção ter sido o primeiro tipo de transistor a ser construído e comercializado, o JFET foi o primeiro transistor a ser idealizado. Em 1930, o físico Austro-Húngaro Julius Edgar Lilienfeld ( ) registrou a patente 1 de um dispositivo semicondutor capaz de controlar o fluxo de corrente elétrica de maneira semelhante às válvulas do tipo triodo. No entanto, naquela época ainda não era possível construir um dispositivo semicondutor com as características idealizadas por Lilienfeld. É interessante mencionar que, em 1947, a equipe de William Shockley, John Bardeen e Walter Brattain, nos Laboratórios Bell, estava empregando esforços na tentativa de construir justamente o dispositivo idealizado por Lilienfeld, quando acabaram desenvolvendo o transistor bipolar de junção. O primeiro JFET prático, entretanto, foi obtido somente em 1953 por G. C. Dacey e I. M. Ross. Ao contrário dos transistores bipolares de junção, os transistores de efeito de campo são dispositivos unipolares, ou seja, a corrente elétrica nesses transistores depende apenas do fluxo de um tipo de portador majoritário elétrons ou buracos. Além disso, quando comparados com os transistores bipolares, os transistores de efeito de campo apresentam as seguintes vantagens: São mais simples de se fabricar e ocupam áreas de silício bem menores, facilitando a miniaturização de circuitos integrados. São dispositivos simétricos, o que facilita a implementação de chaves analógicas. São mais estáveis termicamente. 1 US (A) - Method and apparatus for controlling electric currents. 147

145 Capítulo IV 148 Permitem a construção de amplificadores com impedâncias de entrada muito mais altas que as conseguidas com qualquer topologia que empregue transistores bipolares. Permitem a construção de amplificadores com melhor linearidade. Permitem a construção de circuitos digitais com consumo de potência muito inferior aos equivalentes construídos com transistores bipolares. Introduzem menos ruído nos circuitos. Todavia, a grande desvantagem dos transistores de efeito de campo está no fato de que os ganhos de tensão alcançados por amplificadores construídos com esse tipo de transistor são significativamente menores que os conseguidos com transistores bipolares. Assim como os transistores bipolares, os transistores de efeito de campo de junção podem ser construídos em duas versões, apresentadas na Fig. IV.1. Os três terminais do JFET são denominados fonte (S - Source), dreno (D - Drain) e porta (G - Gate). O dispositivo representado na Fig. IV.1(a) é construído a partir de um bloco semicondutor tipo N, com dois implantes laterais do tipo P fortemente dopados. Como o bloco do tipo N forma um canal para a condução de corrente elétrica entre os terminais de dreno (D) e fonte (S), esse dispositivo é denominado JFET de Canal-N. Analogamente, o dispositivo da Fig. IV.1(b) é denominado JFET de Canal-P. D D G + + G + + (a) S (b) S Figura IV.1: Construção física dos dois tipos de transistores de efeito de campo de junção: o JFET de Canal-N (a) e o JFET de Canal-P (b). Em um JFET, o potencial elétrico de porta (G), aplicado a ambos os implantes laterais da Fig. IV.1, é utilizado para controlar o fluxo de corrente entre os terminais de dreno (D) e fonte (S). Ao contrário do transistor bipolar, o potencial elétrico aplicado ao terminal de porta (G) deve ser tal que as junções PN existentes no JFET deverão sempre estar reversamente polarizadas. O motivo para essa restrição ficará claro para o leitor na próxima seção. Outra característica bastante interessante do JFET é a sua simetria. Note, na Fig. IV.1 que os terminais de dreno (D) e fonte (S) são perfeitamente intercambiáveis, permitindo ao JFET conduzir corrente elétrica em ambos os sentidos. A nomenclatura dos terminais, entretanto, é convencionada de modo que os portadores de carga que constituem a corrente elétrica sempre se movimentem do terminal de fonte em direção ao dreno. Dessa forma, se o sentido de circulação de corrente no dispositivo for invertido, devemos também inverter os nomes dos seus terminais. Essa simetria não

146 Capítulo IV 149 é verificada nos transistores bipolares, pois as regiões de coletor e emissor apresentam níveis de dopagem diferentes. Para representar os transistores de efeito de campo de junção em diagramas esquemáticos de circuitos, empregamos os símbolos apresentados na Fig. IV.2 para os JFETs de Canal-N e de Canal-P. O terminal com a seta identifica a porta (G) em virtude da simetria do JFET, os terminais de dreno (D) e fonte (S) não possuem nenhuma diferença nos símbolos da Fig. IV.2. O sentido da seta segue o mesmo padrão adotado no símbolo do diodo, onde a seta aponta da região P para a região N. No caso do JFET de Canal-N, a porta é formada por um implante do tipo P e o canal entre o dreno e a fonte é formado por um bloco do tipo N. Assim, a seta no símbolo da Fig. IV.2(a) aponta da porta para o canal. Analogamente, no símbolo do JFET de Canal-P apresentado na Fig. IV.2(b), a seta aponta do canal (tipo P) para a porta (tipo N). D D G G S S (a) (b) Figura IV.2: Símbolos usados para representar o JFET de Canal-N (a) e o JFET de Canal-P (b). IV.1 - Operação Física do JFET O controle do fluxo de corrente elétrica em um JFET é realizado através do campo elétrico aplicado a uma junção PN reversamente polarizada. Neste caso, a junção PN a que nos referimos é a junção entre a porta e o canal do JFET. No Capítulo II, foi mostrado que o fluxo de difusão de portadores majoritários em uma junção PN dá origem à chamada região de depleção, conforme mostrado na Fig. IV.3(a). Nessa região, os elétrons livres provenientes do semicondutor tipo N, se recombinam com buracos ao adentrarem no bloco tipo P. Analogamente, os buracos provenientes do lado P também se recombinam com os elétrons ao adentrarem no lado N. Esse processo faz com que a região de depleção apresente cargas estáticas em virtude da transferência de portadores de carga de um lado para o outro da junção V R V R E + E 0 V E + E 0 V Região de Depleção (a) Região de Depleção (b) Figura IV.3: Região de depleção em uma junção PN reversamente polarizada (a) e o seu progressivo alargamento (b) provocado por um aumento na tensão reversa V R.

147 Capítulo IV 150 e seja isolante em virtude da ausência de portadores livres para constituir uma corrente elétrica. Lembre-se que é justamente o acúmulo de cargas estáticas na região de depleção que dá origem ao campo elétrico de barreira E 0 que é o responsável por suspender o fluxo de difusão de cargas em uma junção PN em equilíbrio. Ao aplicarmos uma fonte de tensão V R com a polaridade indicada na Fig. IV.3, o campo elétrico E V criado pela fonte V R contribui para reforçar o campo de barreira E 0. Assim, o campo de barreira é reforçado e o fluxo de difusão continua interrompido. Entretanto, a aplicação da polarização reversa faz com que os elétrons majoritários do semicondutor tipo N sejam atraídos pelo polo positivo de V R, e os buracos do lado P sejam atraídos pelo polo negativo. Isso tem como efeito o alargamento da região de depleção, que se torna mais larga a medida que a tensão reversa V R aumenta. Essa situação está ilustrada na Fig. IV.3. Assim, temos que a largura da região de depleção pode ser modulada através da tensão reversa aplicada à mesma. Esse é o princípio físico que permite o controle do fluxo de corrente em um JFET. IV Operação do JFET de Canal-N Em nosso estudo sobre a operação física do JFET, vamos considerar, inicialmente, o funcionamento do transistor de canal-n. Na Fig. IV.4 é apresentado um circuito onde duas fontes de tensão V GS e V DS são aplicadas a um JFET de canal-n. Note que a fonte V GS, entre os terminais de porta (G) e fonte (S), apresenta uma polaridade negativa para manter as junções PN do JFET reversamente polarizadas. Aplicando uma fonte de tensão V DS > 0 ao circuito da Fig. IV.4, os elétrons do canal tipo N serão impulsionados pelo campo elétrico criado por V DS e constituirão uma corrente elétrica I D. Observe que a polaridade de V DS está coerente com a definição dos terminais de fonte (S) e de dreno (D), onde os portadores de carga majoritários elétrons devem partir do terminal de fonte e se movimentarem em direção ao dreno. Neste ponto, é necessário chamar a atenção do leitor para dois pontos importantes que diferenciam o JFET dos transistores bipolares. O primeiro diz respeito ao mecanismo de condução de corrente elétrica no JFET. Diferentemente dos diodos e dos transistores bipolares, cujo mecanismo de condução predominante é o de difusão, no JFET o mecanismo de condução de corrente elétrica D 0 I D G + + V DS V GS S Figura IV.4: Aplicando uma tensão V GS 0, as junções PN estarão reversamente polarizadas e, consequentemente, a corrente de porta (G) será aproximadamente nula. Ao aplicarmos uma pequena tensão V DS > 0, haverá a circulação de uma corrente elétrica I D através do canal entre o dreno (D) e a fonte (S), fazendo o JFET operar como um resistor.

148 Capítulo IV 151 D 0 I D G + + V DS V GS S Figura IV.5: Aumentando o módulo da tensão reversa V GS, as regiões de depleção se alargam, estreitando a largura do canal. no canal é o de deriva. Além disso, é muito importante que o leitor perceba que a corrente elétrica no terminal de porta (G) é aproximadamente nula, pois as junções PN do JFET estão reversamente polarizadas. Assim, a corrente de porta em um JFET é I G = 0 e as correntes de dreno ID e fonte I S são iguais. Em nossa primeira análise do circuito da Fig. IV.4, faremos uma varredura na tensão V GS, mantendo fixa a tensão V DS em um valor baixo, porém positivo. Partindo de V GS = 0, as regiões de depleção das junções PN do JFET não estarão muito largas, permitindo a circulação de corrente elétrica através do canal. Portanto, o JFET funcionará como um simples resistor, cuja resistência depende da resistividade do material semicondutor e das dimensões geométricas do canal tipo N. Fazendo agora V GS < 0 e aumentando progressivamente o seu módulo ou seja, tornando V GS cada vez mais negativa, as regiões de depleção do JFET ficarão gradualmente mais largas, estreitando o canal tipo N. Esse estreitamento do canal, ilustrado na Fig. IV.5, contribui para o aumento da resistência exibida pelo JFET entre os seus terminais de dreno e fonte lembre-se de que a região de depleção é isolante e a corrente elétrica somente poderá circular através do canal. Se traçarmos um gráfico da corrente I D em função da tensão V DS, teremos que a relação entre essas duas grandezas será aproximadamente uma reta para pequenos valores de V DS, indicando que o JFET está funcionando como um resistor linear. Além disso, se traçarmos um gráfico de I D V DS para diferentes valores da tensão V GS < 0, teremos uma família de curvas semelhante àquela ilustrada na Fig. IV.6. Nessas curvas, a inclinação di D /dv DS representa a condutância I D Inclinação diminui conforme aumenta V GS V DS Figura IV.6: Conforme o canal vai sendo estrangulado com o aumento de V GS, a condutância do canal vai diminuindo, levando ao decrescimento da derivada da curva I D V DS.

149 Capítulo IV D 0 G + + V DS V GS S Figura IV.7: Quando a tensão V GS atinge o valor de pinch-off V P < 0, a largura das regiões de depleção é tão grande que o canal é completamente estrangulado, impedindo o fluxo de corrente, independentemente da tensão V DS. do JFET. Assim, ao tornarmos V GS progressivamente mais negativa, a condutância do JFET vai gradualmente sendo reduzida em virtude do estreitamento do canal. Esses resultados nos mostram que o JFET, para pequenos valores de V DS, pode ser utilizado como um resistor cuja resistência é ajustada pela tensão V GS. Continuando a aumentar o módulo da tensão V GS, chegaremos a um ponto em que as regiões de depleção do JFET estarão tão largas que o canal tipo N ficará completamente estrangulado, conforme ilustrado na Fig. IV.7. Nessa situação, os terminais de dreno e fonte estarão completamente isolados entre si, fazendo com que a corrente I D se torne nula. A tensão V GS que provoca o estrangulamento total do canal é um importante parâmetro do JFET e é chamada tensão de pinch-off V P. Dessa forma, o JFET conduzirá corrente elétrica somente se V P < V GS < 0. Por outro lado, para V GS V P, o canal estará estrangulado e o JFET operará como um circuito aberto. Uma vez analisado o comportamento do JFET com respeito a variações na tensão V GS, vamos agora estudar a influência da tensão V DS na operação física do transistor. Para isso, no arranjo da Fig. IV.8 vamos fixar a tensão V GS em um valor dentro do intervalo V P < V GS 0, e fazer uma varredura na tensão V DS. Dessa forma, aumentando progressivamente a tensão V DS a partir de zero, D 0 I D G + + V DS V GS S Figura IV.8: Mantendo V P < V GS 0 e aumentando progressivamente a tensão V DS, a diferença de potencial entre porta (G) e dreno (D) ficará gradualmente mais negativa que a diferença entre porta (G) e fonte (S). Isso fará com que a largura da região de depleção seja maior nas proximidades do dreno.

150 Capítulo IV 153 a diferença de potencial entre os terminais de porta e dreno V GD = V GS V DS vai gradualmente se tornando consideravelmente mais negativa que a tensão V GS a qual está sendo mantida constante nesta análise. Consequentemente, como V GD assume um valor consideravelmente mais negativo que V GS, a largura da região de depleção nas proximidades do dreno será maior que a largura verificada nas proximidades com a fonte. Essa situação está ilustrada na Fig. IV.8. Esse estreitamento do canal nas proximidades da região do dreno tem como consequência um incremento na resistência do JFET com o aumento da tensão V DS. Se traçarmos uma nova família de curvas I D V DS para valores maiores da tensão V DS, observaremos o efeito mostrado na Fig. IV.9, onde a derivada das curvas isto é, a condutância do canal do JFET vai gradualmente decrescendo, conforme a tensão V DS vai progressivamente aumentando. Isso significa que, para grandes valores da tensão V DS, o JFET exibirá uma resistência não linear. I D Corrente diminui conforme aumenta V GS V DS Figura IV.9: Conforme o canal vai sendo estrangulado nas proximidades do dreno, a condutância do JFET, ou seja, a derivada da curva I D V DS, vai diminuindo conforme a tensão V DS vai aumentando. Continuando a elevar a tensão V DS, chegaremos a um ponto em que a diferença de potencial entre a porta e o dreno atinge o valor de pinch-off, ou seja, V GD = V P. Nesse ponto, o canal será estrangulado apenas em uma pequena porção nas proximidades da região do dreno, conforme ilustra a Fig. IV.10. Entretanto, ao contrário do que foi observado anteriormente na Fig. IV.7, esse pequeno estrangulamento do canal não irá cessar completamente a corrente I D no JFET. Isso acontece porque o trecho estrangulado do canal na Fig. IV.10 é muito curto e praticamente toda a tensão V DS estará aplicada a esse pequeno trecho, resultando em um campo elétrico tão intenso que é capaz de manter o fluxo de elétrons através do canal do JFET. Outra maneira de se entender porque esse pequeno D 0 I D G + + V DS V GS S Figura IV.10: Aumentando a tensão V DS até que a diferença de potencial V GD atinja o valor de pinch-off, o canal ficará estrangulado apenas em uma pequena região nas proximidades do dreno.

151 Capítulo IV 154 estrangulamento não consegue extinguir a corrente I D é através do fato de que o estrangulamento do canal é causado pela própria corrente I D. Isso acontece porque a variação gradual da largura da região de depleção ao longo do canal tal qual mostrada na Fig. IV.10 é resultado da gradativa variação de tensão ao logo do canal que, por sua vez, é causada justamente pela circulação da corrente I D através da resistência distribuída pelo comprimento do bloco semicondutor. Assim, caso o estrangulamento do canal interrompesse a corrente I D, a variação gradual da largura da região de depleção iria se desfazer, desfazendo também o próprio estrangulamento. A situação ilustrada na Fig. IV.10 acontecerá sempre que V P < V GS 0 e V GD V P, ou seja: V G V D V P. Somando e subtraindo a tensão na fonte V S no primeiro termo da inequação acima, teremos: V G V S V D + V S V P, V GS V DS V P. Assim, no que diz respeito à tensão V DS, o estrangulamento do canal irá acontecer quando: V DS V GS V P. (IV.1) No gráfico das curvas características I D V DS, quando o canal é estrangulado nas proximidades do dreno, a derivada das curvas se anula e a corrente I D passa a assumir um valor aproximadamente constante para tensões V DS V GS V P. Esse comportamento da corrente I D está ilustrado na Fig. IV.11. Para entender porque isso acontece, observe novamente a Fig. IV.10. Note que o pequeno trecho em que ocorre o estrangulamento apresenta uma altíssima resistência elétrica em comparação com o restante do canal. Assim, é de se esperar que praticamente toda a tensão V DS aplicada ao canal do JFET apareça exclusivamente sobre esse trecho estrangulado. Dessa forma, todo o restante do canal estará submetido a quase nenhuma tensão, o que elimina a dependência da corrente I D com respeito à resistência do canal e também com respeito à tensão V DS. I D V DS Figura IV.11: Quando o canal estiver estrangulado em uma pequena porção nas proximidades do dreno, a derivada da curva I D V DS será nula. A partir desse ponto, a corrente I D satura em um valor máximo e permanece constante para V DS V GS V P. O leitor mais atento já deve ter percebido que a família de curvas I D V DS mostrada na Fig. IV.11 é bastante similar às curvas I C V CE obtidas anteriormente para o transistor bipolar de junção e apresentadas na Fig. III.23.

152 Capítulo IV 155 IV Operação do JFET de Canal-P O comportamento físico do JFET de canal-p é muito similar ao do JFET de canal-n. A principal diferença está no fato de que todas as polaridades das tensões e o sentido de circulação da corrente I D devem ser invertidos em relação ao que foi discutido na seção anterior. Na Fig. IV.12 é apresentado um circuito bastante similar àquele estudado na seção anterior, com a diferença de que o JFET utilizado é o de canal-p. Nesse circuito, note que a tensão V GS aplicada entre os terminais de porta (G) e fonte (S) é positiva, com o objetivo de manter as junções do JFET reversamente polarizadas. D 0 I D G + + V DS V GS S Figura IV.12: Aplicando uma tensão V GS 0, as junções PN estarão reversamente polarizadas e, consequentemente, a corrente de porta (G) será aproximadamente nula. Ao aplicarmos uma pequena tensão V DS < 0, haverá a circulação de uma corrente elétrica I D através do canal entre o dreno (D) e a fonte (S), fazendo o JFET operar como um resistor. Já a tensão V DS aplicada entre os terminais de dreno (D) e fonte (S) apresenta uma polaridade negativa. Dessa forma, o campo elétrico criado por V DS ao longo do canal fará com que os portadores majoritários buracos se movimentem em direção ao terminal de dreno, partindo do terminal de fonte. Consequentemente, ao adotarmos V DS < 0, respeitamos a convenção adotada para a nomenclatura dos terminais de dreno e fonte, onde a fonte fornece os portadores majoritários do canal e o dreno é o responsável por drená-los. Como as junções PN do JFET estão reversamente polarizadas, novamente não teremos uma apreciável corrente elétrica através do terminal de porta ou seja, novamente teremos I G = 0. Além disso, enquanto a tensão V GS aplicada ao circuito for pequena o suficiente para não ocorrer o estrangulamento total do canal, o JFET de canal-p também funcionará como um resistor controlado pela tensão V GS onde a resistência do canal tipo P será tão maior quando maior for a tensão reversa V GS aplicada às junções PN. Se aumentarmos demasiadamente a tensão reversa V GS, chegaremos ao ponto em que as regiões de depleção do JFET estarão tão largas que o canal será totalmente estrangulado, conforme está ilustrado na Fig. IV.13. Nessa situação, teremos I D = 0, independentemente da tensão V DS aplicada. Esse estrangulamento total do canal ocorrerá para V GS V P, onde V P é a tensão de pinchoff do JFET. Para que o canal não esteja estrangulado e I D 0, devemos ter que 0 V GS < V P. Note que a tensão de pinch-off do JFET de canal-p é positiva, em virtude da polaridade que a tensão V GS deve assumir para manter as junções PN reversamente polarizadas. Por outro lado, na seção anterior foi mostrado que a tensão de pinch-off do transistor de canal-n é negativa, pois devemos ter V GS 0 para aquele tipo de transistor.

153 Capítulo IV 156 D 0 0 G + + V DS V GS S Figura IV.13: Quando a tensão V GS atinge o valor de pinch-off V P > 0, a largura das regiões de depleção é tão grande que o canal é completamente estrangulado, impedindo o fluxo de corrente, independentemente da tensão V DS. Mantendo a tensão V GS fixa em algum ponto do intervalo 0 V GS < V P, se tornarmos a tensão V DS 0 progressivamente mais negativa, teremos o efeito ilustrado na Fig. IV.14, onde a região de depleção do JFET se torna mais larga nas proximidades do dreno. Isso acontece porque a tensão reversa V GD = V GS V DS vai se tornando progressivamente maior que V GS, conforme a tensão V DS se torna cada vez mais negativa. Dessa forma, com V GD > V GS, é de se esperar que a largura da região de depleção na região do dreno seja maior que na região da fonte. Consequentemente, assim como no caso do JFET de canal-n, esse efeito faz com que a resistência exibida pelo JFET de canal-p também apresente um comportamento não linear. Se continuarmos a tornar a tensão V DS ainda mais negativa, o aumento na tensão V GD tornará o canal cada vez mais estreito na região do dreno, até que ocorrerá o estrangulamento ilustrado na Fig. IV.15. Tal estrangulamento acontecerá quando V GD V P, ou seja: V GS V DS V P, V DS V GS V P. (IV.2) D 0 I D G + + V DS V GS S Figura IV.14: Mantendo 0 V GS < V P e tornando a tensão V DS progressivamente mais negativa, a tensão V GD ficará gradualmente maior que a tensão V GS. Isso fará com que a largura da região de depleção seja maior nas proximidades do dreno.

154 Capítulo IV 157 D 0 I D G + + V DS V GS S Figura IV.15: Tornando a tensão V DS cada vez mais negativa, até que V GD atinja o valor de pinch-off, o canal ficará estrangulado apenas em uma pequena região nas proximidades do dreno. Note que em (IV.2), temos que 0 V GS < V P. Portanto, a condição acima nos diz que o canal tipo P estará estrangulado nas proximidades do dreno quando V DS for mais negativa que V GS V P. Observe que a inequação (IV.2) é exatamente o oposto de (IV.1), obtida para o JFET de canal-n. Essa diferença é uma consequência direta da inversão de polaridade que as tensões V GS, V DS e V P apresentam no JFET de canal-p. Na situação lustrada na Fig. IV.15, o pequeno estrangulamento do canal nas proximidades do dreno não é capaz de interromper a corrente I D. No entanto, assim como foi verificado no JFET de canal-n, esse estrangulamento faz com que a corrente I D permaneça aproximadamente constante para V DS V GS V P. Observação Uma analogia muito útil para resumir a operação física do JFET pode ser traçada ao compararmos o funcionamento desse transistor com uma pia de cozinha. Nessa analogia, o encanamento funciona como a fonte (S) nesse caso, é a fonte de água, o dreno (D) funciona como o ralo e a porta (G) faz o papel da válvula da torneira. Então, assim como a tensão de porta controla o fluxo de corrente no JFET, a torneira controla o fluxo de água na pia através do estrangulamento do canal por onde o líquido escoa. I D Dreno Porta Fonte IV Construção Física Planar do JFET Por fim, deve ser mencionado que a constituição física do JFET apresentada na Fig. IV.1 não é adequada para a construção desse transistor em circuito integrado, porque o processo de fabricação de circuitos integrados não permite a implantação de dopantes em ambos os lados do wafer. Portanto, há a necessidade de se utilizar uma geometria de construção do JFET em que os implantes de dopantes sejam realizados em apenas uma das faces do wafer. Essa geometria planar é apresentada na Fig. IV.16 para um JFET de canal-n. Nesse arranjo, o JFET é montado sobre um substrato do tipo P que representa justamente o wafer onde os

155 Capítulo IV 158 Dreno Porta Fonte Dreno Porta Fonte P N P+ N P+ P Substrato N I D Substrato P (a) (b) Figura IV.16: Construção física de um JFET de Canal-N em um processo de fabricação planar de circuitos integrdos, mostrando a vista de cima (a) e em corte (b). circuitos integrados são construídos. Para que o leitor consiga visualizar o funcionamento desse JFET, a Fig. IV.16(b) também mostra o sentido convencional de circulação da corrente I D. IV.2 - Modelagem Matemática do JFET Em nosso estudo sobre a operação física do JFET, conseguimos identificar três modos de operação bem distintos: Modo de Corte: ocorre quando a tensão V GS ultrapassa o valor de pinch-off e o canal é totalmente estrangulado, cessando completamente a circulação de corrente entre os terminais de dreno e fonte. Modo de Triodo: corresponde à operação do JFET como um resistor não linear, cuja resistência é controlada pela tensão V GS. Nesse modo de operação, o JFET se comporta de maneira similar às válvulas triodo que eram amplamente utilizadas antes do advento dos transistores. Modo de Saturação: ocorre quando o canal está estrangulado apenas em uma pequena porção nas proximidades do dreno, fazendo com que a corrente I D sature em um valor máximo que praticamente independe da tensão V DS. A seguir serão estudados os modelos matemáticos que nos permitirão relacionar a corrente de dreno I D com as tensões V GS e V DS aplicadas ao JFET. Esses modelos foram desenvolvidos por William Bradford Shockley, o mesmo pesquisador que integrou a equipe que desenvolveu e modelou o transistor bipolar de junção. IV JFET Operando no Modo de Corte O modo de corte é definido como sendo o modo de operação em que o canal do JFET está totalmente estrangulado e, portanto, não haverá circulação de corrente entre os terminais de dreno e fonte, independentemente da tensão V DS aplicada. Nesse modo de operação, o JFET funcionará como uma chave aberta. No caso do JFET de canal-n, a operação no modo de corte está ilustrada na Fig. IV.17(a). Para que o canal esteja completamente estrangulado, a tensão V GS aplicada ao transistor deve superar a tensão de pinch-off V P, ou seja: V GS V P < 0. (IV.3)

156 Capítulo IV 159 D D G VGS < VP + + VDS > 0 G VGS > VP + + VDS < 0 S S (a) (b) Figura IV.17: JFET de canal-n (a) e de canal-p (b) operando no modo de corte. A tensão de pinch-off é um parâmetro do transistor e é normalmente informada pelo fabricante no manual do dispositivo. Para um JFET de canal-n, V P deve ser negativa e pode ser estimada teoricamente através da seguinte expressão: V P = q N D W 2, (IV.4) 8 ε onde q é a magnitude da carga do elétron, N D é a concentração de dopantes doadores por centímetro cúbico do canal tipo N, W é a largura do canal entre os dois implantes de porta e ε é a permissividade elétrica do material do canal. Já no caso do transistor de canal-p, o estrangulamento total do canal, conforme ilustrado na Fig. IV.17(b), ocorrerá quando: 0 < V P V GS, (IV.5) onde a tensão de pinch-off V P é positiva e pode ser calculada através de: V P = q N A W 2. (IV.6) 8 ε Neste caso, o parâmetro N A representa a concentração de impurezas aceitadoras do canal tipo P. IV JFET Operando no Modo de Triodo O modo de triodo é definido como sendo o modo de operação em que o canal do JFET não apresenta nenhum estrangulamento. Esse cenário é ilustrado na Fig. IV.18 para ambos os tipos de JFET. Dessa forma, o transistor funcionará como um resistor não linear, cuja resistência é controlada pela tensão V GS. Por essa razão, o modo de triodo também é frequentemente chamado de modo ôhmico. Para que o JFET opere no modo de triodo, a tensão V GS não poderá superar o valor de pinch-off e a tensão V DS não deve superar o limite em que o canal é estrangulado nas proximidades do dreno. No caso do JFET de canal-n, essas duas condições são expressas, respectivamente, por: V P < V GS 0 (IV.7) V DS < V GS V P

157 Capítulo IV 160 D D I D I D G VP < VGS < VDS < VGS - VP G < VGS < VP VDS > VGS - VP S S (a) (b) Figura IV.18: JFET de canal-n (a) e de canal-p (b) operando no modo de triodo. Já as condições que o JFET de canal-p deve satisfazer para operar no modo de triodo são: 0 V GS < V P V DS > V GS V P (IV.8) No modo de triodo, a corrente elétrica que circula pelo canal do JFET pode ser calculada aproximadamente através da seguinte expressão empírica: ( I D = I DSS [2 1 V ) ( GS V ) DS V P V P ( VDS V P ) 2 ], (IV.9) onde I DSS (Drain-to-Source Saturation Current) é um parâmetro do JFET que depende da construção física do dispositivo. Essa equação é uma aproximação de um modelo consideravelmente mais complexo, deduzido a partir da modelagem física deste dispositivo semicondutor 2. Apesar de ser aproximado, os resultados previstos por esse modelo são bastante coerentes com o comportamento real de JFETs de canal longo. realização de cálculos manuais. Portanto, este será o modelo adotado no presente texto para a Deve ser mencionado que o modelo (IV.9) é válido tanto para o JFET de canal-n, como também para o de canal-p, pois (V GS /V P ) 0 e (V DS /V P ) < 0 para ambos os transistores operando em triodo. A única diferença estará nos parâmetros I DSS e V P, que podem assumir valores diferentes para cada transistor. IV JFET Operando no Modo de Saturação Finalmente, o modo de saturação é definido como sendo aquele em que o canal do JFET está estrangulado apenas em uma pequena porção nas proximidades da região do dreno. Essa situação está ilustrada na Fig. IV.19 para ambos os tipos de JFET. Dessa forma, a corrente de dreno estará saturada em um valor que praticamente independe da tensão V DS. Assim, no modo de saturação, o transistor estará operando como uma fonte de corrente controlada quase que exclusivamente pela tensão V GS. Por esse motivo, o modo de saturação é frequentemente chamado de modo linear, pois é ideal para empregar o JFET como um elemento amplificador aproximadamente linear. 2 LIOU, Juin J. Advanced Semiconductor Device Physics and Modeling. Artech House, 1994.

158 Capítulo IV 161 D D I D I D G VP < VGS < VDS > VGS - VP G < VGS < VP VDS < VGS - VP S S (a) (b) Figura IV.19: JFET de canal-n (a) e de canal-p (b) operando no modo de saturação. Assim como no modo de triodo, para que o JFET opere no modo de saturação, a tensão V GS não poderá superar o valor de pinch-off. Entretanto, no modo de saturação, a tensão V DS deve superar o limite em que o canal é estrangulado nas proximidades do dreno. Dessa forma, no caso do JFET de canal-n, essas duas condições são expressas, respectivamente, por: V P < V GS 0 (IV.10) V DS V GS V P Já as condições que o JFET de canal-p deve satisfazer para operar no modo de saturação são: 0 V GS < V P (IV.11) V DS V GS V P Para obter uma expressão matemática que permita calcular a corrente I D em um JFET operando no modo de saturação, adotamos a seguinte estratégia: partindo do transistor no modo de triodo, elevamos progressivamente a tensão V DS até que o canal seja estrangulado em uma pequena porção nas proximidades do dreno. A partir desse ponto, a família de curvas da Fig. IV.11 nos mostra que a corrente I D assumirá um valor constante e independente da tensão V DS. Isso significa que, no modo de saturação, a corrente I D permanecerá com o mesmo valor que tinha no ponto de transição entre os modos de triodo e de saturação, ou seja, quando V DS = V GS V P. Dessa forma, podemos calcular a corrente I D no modo de saturação a partir de (IV.9), fazendo ( I D = I DSS [2 1 V ) ( GS V ) ( ) ] 2 GS V P VGS V P V P V P V P ( VP V GS I D = I DSS [2 V P ) 2 ( ) ] 2 VGS V P V P Como (V P V GS ) 2 = (V GS V P ) 2, então, teremos que a corrente de dreno em um JFET operando no modo de saturação será: ( I D = I DSS 1 V ) 2 GS. (IV.12) V P

159 Capítulo IV 162 Note que essa expressão está de acordo com os gráficos da Fig. IV.11, onde a corrente I D independe da tensão V DS no modo de saturação. Além disso, a expressão (IV.12) nos permite definir o parâmetro I DSS como sendo a corrente que será observada no dreno quando o JFET estiver operando no modo de saturação com V GS = 0. Por fim, também deve ser mencionado que a expressão (IV.12) pode ser utilizada para calcular a corrente de dreno em ambos os tipos de JFET. IV.3 - Curvas Características do JFET Uma vez modelado o comportamento físico do JFET, vamos agora apresentar as principais curvas características desse transistor. Tais curvas proporcionarão ao leitor uma forma visual de compreender o comportamento elétrico do JFET. Nesta seção serão apresentadas exclusivamente as curvas características referentes ao JFET de canal-n. As curvas relativas ao JFET de canal-p são análogas e, por isso, serão omitidas aqui. IV Característica I D V GS Na Fig. IV.20(a) é apresentado o circuito adotado para a obtenção de todas as curvas características estudadas aqui. Para obter especificamente a curva I D V GS, realizaremos uma varredura na tensão V GS 0, enquanto que a fonte V DS é mantida fixa em um valor tal que o JFET permaneça no modo de saturação durante toda a varredura de V GS. Dessa forma, medindo-se a corrente I D para cada valor de V GS aplicado, obteremos o gráfico da Fig. IV.20(b). I D I DSS I D J 1 V GS < 0 V DS V P V GS (a) (b) Figura IV.20: Circuito (a) utilizado para obter a curva característica I D V GS (b). Observe que a curva da Fig. IV.20(b) está de acordo com a equação (IV.12), onde a corrente I D varia quadraticamente com respeito à tensão V GS no intervalo V P < V GS 0. Entretanto, para V GS V P, a expressão (IV.12) não será mais válida, pois o JFET estará no modo de corte e, portanto, teremos I D = 0. Além disso, o leitor também pode constatar, partir da curva característica da Fig. IV.20(b), que a maior corrente que um JFET pode conduzir ao operar no modo de saturação é exatamente igual a I DSS. Também é bastante instrutivo observar como a curva característica I D V GS é afetada pela variação de temperatura. Na Fig. IV.21 é mostrada uma família de curvas, onde cada uma foi obtida submetendo-se o JFET a uma temperatura diferente. Nesse gráfico, conforme a temperatura aumenta, verifica-se uma redução significativa na corrente I D. Se compararmos os gráficos das Fig. IV.20(b) e IV.21, concluiremos que a variação de temperatura afeta predominantemente o parâmetro I DSS do JFET, que tende a decrescer com o incremento na temperatura. Além disso, é importante

160 Capítulo IV 163 I D V GS Figura IV.21: Família de curvas I D V GS obtidas para diferentes temperaturas, onde a curva mais acima foi obtida para a temperatura mais baixa e a curva mais abaixo foi obtida para a temperatura mais elevada. observar que a variação na temperatura exerce uma influência consideravelmente menor sobre a tensão de pinch-off V P do que aquela verificada sobre o parâmetro I DSS. De acordo com a família de curvas da Fig. IV.21, ao aplicarmos uma tensão V GS fixa a um JFET, podemos concluir que o aumento de temperatura provocado pela dissipação de calor no próprio dispositivo tenderá a reduzir a corrente I D, diminuindo, consequentemente, a potência dissipada. Assim, a redução da corrente I D com o aumento da temperatura atua como um mecanismo de realimentação negativa que estabiliza a potência dissipada pelo JFET. Portanto, ao contrário do que foi observado para o transistor bipolar, o JFET não apresenta o problema de instabilidade térmica. IV Característica I D V DS As curvas características I D V DS também podem ser obtidas através do mesmo circuito da Fig. IV.20(a). Todavia, neste caso é realizada a varredura da tensão V DS 0, enquanto a tensão V GS é mantida constante. Assim, medindo-se a corrente I D para cada valor de V DS, obteremos o gráfico da Fig. IV.22, onde cada curva foi obtida submetendo-se o JFET a uma tensão V GS diferente. I D Modo de Triodo Modo de Saturação V DS Figura IV.22: Família de curvas I D V DS, onde cada curva foi obtida para uma tensão V GS diferente. Neste gráfico, a curva tracejada indica os pontos de transição entre os modos de triodo e de saturação. Nas curvas características da Fig. IV.22 é possível identificar as regiões do gráfico em que o JFET está operando nos modos de triodo e de saturação. No modo de triodo, a corrente I D varia quadraticamente com a tensão V DS. Já no modo de saturação, a corrente I D permanece aproximadamente constante e independente de V DS. O ponto de transição entre os modos de triodo e de saturação ocorre quando V DS = V GS V P. Assim, se substituirmos V GS = V DS + V P em (IV.9)

161 Capítulo IV 164 ou em (IV.12), obteremos a equação da parábola ( ) 2 VDS I D = I DSS (IV.13) V P que indica os pontos do gráfico I D V DS em que ocorre a transição entre a operação nos modos de triodo e de saturação. Essa fronteira é representada na forma de uma curva tracejada no gráfico da Fig. IV.22. Observação Se o leitor comparar as curvas I D V DS da Fig. IV.22 com as curvas I C V CE obtidas para o transistor bipolar na Fig. III.23, perceberá uma grande semelhança entre elas. Entretanto, nas curvas características do JFET, o ponto de transição entre os modos de triodo e de saturação muda de uma curva para a outra, pois o ponto de transição V DS = V GS V P depende da tensão V GS. Por outro lado, nas curvas características do transistor bipolar, o ponto de transição entre os modos ativo e de saturação ocorre em um valor fixo V CE = 0,2 V. Além disso, comparando as curvas características dos dois tipos de transistor, podemos concluir que o modo de triodo do JFET corresponde ao modo de saturação do transistor bipolar, e o modo de saturação do JFET corresponde ao modo ativo do transistor bipolar. Portanto, o leitor deve ficar atento a essas diferenças para não confundir os modos de operação. Na Fig. IV.23 é apresentada uma correspondência bastante ilustrativa entre os gráficos das Figs. IV.20(b) e IV.22. Nessa figura, o gráfico de I D V GS indica os valores de tensão V GS escolhidos para traçar as curvas I D V DS. Lembre-se que a curva I D V GS ilustra a relação entre I D e V GS apenas para o JFET operando no modo de saturação. I D I DSS I D V GS = 0 V P V GS V DS Figura IV.23: Correspondência entre os gráficos das Figs. IV.20(b) e IV.22, evidenciando os valores de V GS adotados na obtenção das curvas I D V DS. Observando as curvas características do JFET referentes à operação no modo de triodo, notamos que a relação entre I D e V DS é aproximadamente linear quando consideramos pequenos valores da tensão V DS. Na equação (IV.9), se considerarmos V DS V GS V P, podemos fazer a seguinte aproximação: ( I D = IDSS [2 1 V ) ( GS V DS V P V P = I DSS (2 V GS V P V P = 2 I DSS V 2 P VDS V P (V GS V P ) V DS, ) )]

162 Capítulo IV 165 onde a relação entre I D e V DS passa a ser linear. Assim, podemos considerar que, para V DS V GS V P, o JFET funcionará aproximadamente como um resistor, cuja resistência equivalente entre os terminais de dreno e fonte é dada por: R DS = V DS I D = V 2 P 2 I DSS (V GS V P ). (IV.14) Observe que a resistência R DS pode ser ajustada através da tensão V GS. IV Efeito Early no JFET No gráfico das curvas I D V DS apresentado na Fig. IV.22, a corrente I D não é exatamente constante e independente de V DS na região que corresponde ao JFET operando no modo de saturação. Na realidade, a corrente I D experimenta um ligeiro acréscimo em seu valor conforme a tensão V DS é aumentada. Isso acontece porque a elevação da tensão V DS resulta em um aumento no campo elétrico na pequena região em que o canal está estrangulado nas proximidades do dreno. Consequentemente, os portadores de carga passam a atravessar a pequena região estrangulada com velocidades cada vez maiores, resultando em um incremento na corrente I D, conforme V DS é aumentada. Se traçarmos novamente a família de curvas I D V DS, exagerando o valor máximo da varredura da tensão V DS, obteremos o gráfico da Fig. IV.24. Nesse gráfico, observamos que a relação entre I D e V DS é aproximadamente linear na região em que o JFET está operando no modo de saturação. Além disso, se fizermos uma extrapolação linear dessas curvas para V DS < V GS V P, conforme ilustrado nas retas tracejadas da Fig. IV.24, observaremos que todas as retas convergirão para o mesmo ponto V DS = V A, onde V A é a Tensão de Early do JFET. I D V A V DS Figura IV.24: Curvas I D V DS obtidas até elevados valores de V DS, de modo a evidenciar a dependência de I D com respeito a V DS no modo de saturação. Este Efeito Early não está modelado na equação (IV.12) para o JFET operando no modo de saturação. Portanto, assim como foi feito para o transistor bipolar na Seção III.4, a equação (IV.12) deve ser adaptada para levar em conta a dependência de I D com respeito à tensão V DS. Para isso, vamos calcular a corrente I D no modo de saturação usando a aproximação linear ilustrada na Fig. IV.24. Assim teremos que onde λ = 1/V A. ( I D = I DSS 1 V ) 2 GS (1 + λ V DS), (IV.15) V P Por outro lado, nos casos em que o Efeito Early for desprezível, a expressão (IV.12) ainda produzirá resultados bastante coerentes com as medidas experimentais.

163 Capítulo IV 166 IV.4 - Circuitos em Corrente Contínua com JFET Uma vez apresentada a modelagem matemática do JFET, chegou o momento de tratarmos da análise e projeto de circuitos contendo esse tipo de transistor. Nesta seção, iniciaremos com o estudo de circuitos em corrente contínua (DC) que empregam JFETs. Primeiramente, abordaremos a análise desses circuitos na Seção IV.4.1. Posteriormente, trataremos do projeto de polarização DC na Seção IV.4.2. IV Análise de Circuitos em Corrente Contínua Em um circuito de corrente contínua, o JFET pode estar operando em corte, triodo ou saturação. Dessa forma, o modelo matemático que iremos utilizar para calcular as tensões e as correntes no circuito irá depender do modo de operação em questão. Entretanto, nem sempre é possível decidir a cerca do modo operação sem dispor, a priori, das tensões V GS e V DS a que o transistor está submetido no circuito. Portanto, quando não sabemos, a priori, qual modo de operação considerar, devemos supor inicialmente um modo de operação qualquer e resolver o circuito considerando o modelo matemático do modo de operação proposto. Ao concluir a análise do circuito, devemos testar se as tensões V GS e V DS calculadas satisfazem às condições de operação do JFET no modo de operação suposto. Caso as condições de operação sejam satisfeitas, a suposição inicial e os resultados obtidos estarão corretos. Por outro lado, se os resultados obtidos para V GS e V DS não forem coerentes com o modo de operação suposto, deveremos tentar outro modo de operação e refazer a análise do circuito. Esse processo deve ser repetido até que os resultados obtidos estejam de acordo com o modo de operação considerado. A seguir, são apresentados alguns exemplos de análise de circuitos em corrente contínua para ilustrar essa metodologia de análise. Exemplo iv.1 No circuito da figura ao lado, considere que o JFET J 1 apresenta I DSS = 8,0 ma e V P = 4,0 V. Dessa forma, decida em que modo de operação o transistor está funcionando e calcule a sua respectiva corrente de dreno. V DD = 10 V R D 2,0 k Solução: J 1 No circuito deste exemplo, o terminal de porta está conectado à terra. Dessa forma, ao circular uma corrente elétrica I D pelo resistor R F, a queda de tensão sobre esse resistor produzirá V GS < 0 em J 1, condição necessária para manter as junções PN do JFET de canal-n reversamente polarizadas. R F 1,0 k Evidentemente, o JFET J 1 não estará operando no modo de corte, pois I D = 0 resultaria em V GS = 0 no circuito em questão. Consequentemente, a condição V GS V P (IV.3) para a operação no modo de corte não seria satisfeita. Supondo que o transistor J 1 está operando no modo de saturação, teremos que: ( ) 2 I D = I DSS 1 VGS V P

164 Capítulo IV 167 V DD = 10 V Além disso, temos que a tensão V GS em J 1 será dada por: I D V GS R D 2,0 k J 1 R F V DS 1,0 k V GS = V G V S = 0 R F I D Note que a corrente que circula por R F I G = 0. forma: é igual a I D, pois Assim, podemos escrever a equação anterior da seguinte I D = I DSS ( 1 + I D = 8 ( 1 ID 4 ) 2 RF ID V P ) 2 Manipulando a expressão acima algebricamente, chegaremos à seguinte equação quadrática: Essa equação apresenta duas soluções: I 2 D 10 I D + 16 = 0 I D = 2,0 ma I D = 8,0 ma Neste ponto, precisamos verificar qual dessas duas soluções satisfaz às condições para a operação do JFET no modo de saturação. De acordo com (IV.10), para que o JFET de cana-n esteja operando no modo de saturação, deveremos ter que V P < V GS 0. Assim, calculando a tensão V GS correspondente a cada uma das soluções acima, teremos que: V GS = R F I D = 1,0 2,0 = 2,0 V V GS = R F I D = 1,0 8,0 = 8,0 V De acordo com esses resultados, temos que V GS < V P = 4,0 V. Portanto, a solução I D não satisfaz à condição V P < V GS 0 para a operação no modo de saturação. Dessa forma, a solução I D está descartada. Já a solução I D satisfaz a essa primeira condição, pois V GS > V P = 4,0 V. Entretanto, ainda é necessário testar a segunda condição para a operação no modo de saturação, em que V DS V GS V P. Para isso, calculamos a tensão V DS: V DS = V G V S = (V DD R D I D) (R F I D) = (10 2 2) (1 2) = 4 V Assim, como V GS V P = 2,0 V, então, a solução I D também satisfaz à condição V DS V GS V P. Consequentemente, concluímos que o JFET J 1 está efetivamente operando no modo de saturação, com uma corrente de dreno I D = 2,0 ma. Nesse primeiro exemplo, ficou evidente que a equação quadrática do modelo do JFET leva à obtenção de duas soluções. Entretanto, isso não significa que o circuito com JFET possa operar de duas maneiras diferentes. Conforme foi observado no exemplo acima, apenas uma das soluções obtidas conseguia satisfazer às condições de operação no modo de saturação. Portanto, das duas soluções encontradas, apenas uma se mostrou fisicamente possível embora ambas estejam matematicamente corretas. Em geral, as análises de circuitos com JFET realizadas com os modelos quadráticos (IV.9), para o modo de triodo, e (IV.12), para o modo de saturação, produzirão duas soluções matematicamente

165 Capítulo IV 168 corretas. Entretanto, ambas as soluções não serão fisicamente viáveis ao mesmo tempo. Consequentemente, ao obtermos duas soluções fornecidas pelo modelo quadrático, poderemos nos deparar com duas situações: ou apenas uma das duas soluções não satisfaz às condições para o modo de operação considerado nos cálculos, ou nenhuma das soluções satisfaz. Caso essa última situação aconteça, então, significa que o modo de operação suposto a priori está errado e que a análise deve ser realizada novamente, considerando outro modo de operação. Exemplo iv.2 No circuito da figura ao lado, considere que o JFET J 1 apresenta I DSS = 8,0 ma e V P = 4,0 V. Dessa forma, decida em que modo de operação o transistor está funcionando e calcule a sua respectiva corrente de dreno. Solução: Como a corrente de porta I G = 0 em qualquer modo de operação do JFET, podemos concluir que a queda de tensão sobre o resistor R G que V GS = V A = 1,0 V. será nula e, consequentemente, teremos V A 1,0 V R G 100 V DD = 5,0 V R D 1,6 k Supondo, a priori, que o transistor J 1 está operando no modo de saturação, a corrente de dreno pode ser diretamente calculada a partir da equação (IV.12): V A 1,0 V 0 R G 100 ( ) 2 ( I D = I DSS 1 VGS = 8 1 ( 1,0) ) 2 = 4,5 ma V P ( 4,0) V DD = 5,0 V I D V GS R D 1,6 k J 1 V DS Com esse valor de I D, a tensão V DS será: V DS = V D V S = (V DD R D I D) 0 = 5 1,6 4,5 = 2,2 V Como V GS V P = 1,0 ( 4,0) = 3,0 V, então, concluímos que o circuito em questão não satisfaz à condição (IV.10) para a operação no modo de saturação, onde deveríamos ter que V DS V GS V P. Portanto, os resultados acima nos mostram que o JFET J 1 no circuito acima não está operando no modo de saturação. Supondo agora que J 1 está operando no modo de triodo, a corrente de dreno do transistor será dada pela expressão (IV.9): ( ) ( ) I D = I DSS [2 1 VGS VDS V P V P ( VDS Como V DS = V DD R D I D no circuito em questão, podemos reescrever a equação acima da seguinte forma: V P ) 2 ] ( ) ( ) ( ) ] 2 I D = I DSS [2 1 VGS (VDD RD ID) VDD R D I D V P V P V P [ ( I D = ( 1) ) ( ) ( ) ] 2 (5 1,6 ID) 5 1,6 ID ( 4) ( 4) ( 4) J 1

166 Capítulo IV 169 Manipulando algebricamente a equação acima, podemos reescrevê-la na forma simplificada abaixo: 1,28 I 2 D 2,2 I D 2,5 = 0 Essa equação quadrática possui as seguintes raízes: I D = 0,78125 ma I D = 2,5 ma A solução I D resultaria em V DS = V DD R D I D = 6,25 V, que vem a ser maior que V GS V P = 3,0 V. Logo, nesse caso, a condição V DS < V GS V P Consequentemente, concluímos que a solução I D está incorreta. para a operação no modo de triodo não estaria satisfeita. Já a solução I D, por outro lado, é perfeitamente coerente com a condição V DS < V GS V P, pois V DS = V DD R D I D = 1,0 V é menor que V GS V P = 3,0 V. Portanto, concluímos que o JFET J 1 está operando no modo de triodo, com uma corrente de dreno I D = 2,5 ma. Conforme o leitor pôde constatar no exemplo acima, calcular a corrente de dreno em um circuito com o JFET operando no modo de saturação é significativamente menos trabalhoso que fazer a mesma análise com o transistor operando no modo de triodo. Isso se deve à menor complexidade da equação (IV.12) em comparação com a (IV.9). Portanto, caso tenhamos em mãos um circuito com JFET para analisarmos e não sabemos, a priori, em qual modo de operação o transistor está funcionando, então, a melhor estratégia é testar primeiro o modo de saturação. Dessa forma, o esforço de cálculo consumido para descobrir o modo de operação correto será menor. Exemplo iv.3 No circuito da figura ao lado, considere que o JFET de canal-p J 1 apresenta I DSS = 8,0 ma e V P = 4,0 V. Dessa forma, decida em que modo de operação o transistor está funcionando e calcule a sua respectiva corrente de dreno. Solução: Como em um JFET I G = 0 em qualquer modo de operação, então, teremos que a corrente de dreno I D é a mesma que circula pelos resistores R 1, R 2 e R 3 do circuito em questão. Dessa forma, teremos que a tensão V GS será dada por: V DD = 12 V 4,0 k J 1 R 1 R 2 6,0 k R 3 8,0 k V GS = R 2 I D e a tensão V DS será igual a: V DS = V D V S = (R 3 I D) (V DD R 1 I D R 2 I D) Supondo, a priori, que J 1 corrente de dreno através de: está operando no modo de saturação, podemos calcular a sua respectiva ( ) 2 I D = I DSS 1 VGS V P

167 Capítulo IV 170 V DD = 12 V I D V GS 4,0 k J 1 R 1 R 2 6,0 k V DS R 3 8,0 k Usando o fato de que V GS = R 2 I D, podemos reescrever a equação acima da seguinte forma: I D = I DSS ( 1 ) 2 R2 ID V P ( I D = ) 2 ID 4 Manipulando algebricamente a equação acima, podemos reescrevê-la na forma simplificada abaixo: 18 I 2 D 25 I D + 8 = 0 Essa equação quadrática possui as seguintes raízes: I D = 0,5 ma I D = 0,889 ma A solução I D resultará em V GS = R 2 I D = 6 0,5 = 3,0 V. Como V GS < V P, então, essa solução está de acordo com a condição 0 V GS < V P para o JFET de canal-p estar operando no modo de saturação. Entretanto, a solução I D acarretaria em V GS = R 2 I D = 5,334 V, onde V GS > V P. Como essa solução não está de acordo com a condição 0 V GS < V P, então, concluímos que a solução I D está incorreta. No que diz respeito à tensão V DS, temos que a solução I D leva a: V DS = (R 3 I D) (V DD R 1 I D R 2 I D) = (8 0,5) (12 4 0,5 6 0,5) = 3,0 V Como V GS V P = 3,0 4,0 = 1,0 V, então, também teremos satisfeita a condição V DS V GS V P para a operação do JFET de canal-p no modo de saturação. Portanto, podemos dizer com segurança que o JFET J 1 está efetivamente operando no modo de saturação e que a sua corrente de dreno é I D = 0,5 ma. O objetivo do exemplo acima foi mostrar ao leitor que a análise de circuitos contendo JFET de canal-p segue a mesma lógica empregada na análise dos circuitos com JFET de canal-n. A única diferença é que o sentido da corrente I D e as polaridades das tensões V GS e V DS serão invertidos em comparação com aqueles adotados para o JFET de canal-n. Exemplo iv.4 No circuito da figura ao lado, considere que ambos os JFETs J 1 e J 2 apresentam I DSS = 8,0 ma e V P = 4,0 V. Dessa forma, decida em que modo de operação os transistores estão funcionando e calcule suas respectivas correntes de dreno. Solução: Como ambos os JFETs apresentam I G = 0 em qualquer modo de operação, as tensões V G1 e V G2 nas portas de J 1 e J 2, respectivamente, podem ser calculadas diretamente a partir do divisor de tensão resistivo formado por R 1, R 2 e R 3. Dessa forma, teremos: R 1 1,0 M R k R k V DD = 15 V R D 2,0 k J 1 J 2 R F 2,0 k

168 Capítulo IV 171 V G1 = R 2 + R 3 R 1 + R 2 + R 3 V DD = 5,0 V R 3 V G2 = V DD = 2,0 V R 1 + R 2 + R 3 Esses valores de V G1 e V G2 independem do modo de operação em que J 1 e J 2 estarão funcionando. R 1 1,0 M R k R k V G1 V G2 V DD = 15 V I D V GS1 V GS2 R D 2,0 k J 1 J 2 V DS2 R F V DS1 2,0 k Supondo, a priori, que ambos os transistores do circuito estão operando no modo de saturação, podemos calcular a corrente I D2 no JFET J 2 através da seguinte equação: ( ) 2 I D2 = I DSS 1 VGS2 V P Como V GS2 = V G2 R F I D2 no circuito em questão, podemos reescrever a equação acima da seguinte forma: I D2 = I DSS ( 1 ) 2 VG2 RF ID2 V P ( I D2 = ) 2 ID2 ( 4) Manipulando algebricamente a equação acima, chegaremos à seguinte equação quadrática: 2 I 2 D2 13 I D = 0 cujas raízes são: I D2 = 2,0 ma I D2 = 4,5 ma A solução I D2 resultará em V GS2 = V G2 R F I D2 = 2,0 V. Como V GS2 > V P, então, essa solução está de acordo com a condição V P < V GS 0 para o JFET estar operando no modo de saturação. Por outro lado, a solução I D2 acarretaria em V GS2 = V G2 R F I D2 = 7,0 V, onde V GS2 < V P. Como essa solução não está de acordo com a condição V P < V GS 0, então, concluímos que a solução I D2 está incorreta. Como no circuito em questão as correntes de dreno em J 1 e J 2 são iguais, podemos escrever que I D1 = I D2. Além disso, como ambos os JFETs apresentam os mesmos parâmetros I DSS e V P, então, a igualdade I D1 = I D2 resultará em V GS1 = V GS2, pois: Consequentemente, como a condição V P tensão V GS1 do transistor J 1. I D1 = I D2 ( I DSS 1 V ) GS1 2 = I DSS V P No que diz respeito às tensões V DS, o transistor J 1 apresentará: ( 1 V ) GS2 2 V P < V GS 0 é satisfeita por V GS1, ela também será satisfeita pela V DS1 = (V DD R D I D1) (V G1 V GS1) = (15 2 2,0) (5,0 + 2,0) = 4,0 V Como V GS1 V P = 2,0 V, então, teremos que a condição V DS V GS V P é satisfeita para o transistor J 1. No caso do transistor J 2, sua tensão V DS2 será: V DS2 = (V G1 V GS1) (R F I D2) = (5,0 + 2,0) (2 2,0) = 3,0 V

169 Capítulo IV 172 Como V GS2 = V GS1, então, teremos que a condição V DS V GS V P também é satisfeita para o transistor J 2. Consequentemente, os resultados acima confirmam que ambos J 1 e J 2 estão operando no modo de saturação e que suas correntes de dreno são iguais a 2,0 ma. IV Polarização do JFET Após estudar a análise de circuitos contendo JFETs, nosso próximo passo consiste em definir e projetar um circuito de polarização com o objetivo de estabelecer um ponto de operação em corrente contínua (DC) adequado para que o JFET opere como um elemento amplificador. Nesse contexto, o projeto de um circuito de polarização visa atender aos seguintes requisitos: Operação do JFET no Modo de Saturação: para operar como elemento amplificador com razoável linearidade, o JFET deverá estar operando no modo de saturação, pois nesse modo a corrente de dreno i D é controlada quase que exclusivamente pela tensão v GS, onde é aplicado o sinal de entrada. Além disso, é no modo de saturação que o JFET exibe a maior corrente de dreno para uma dada tensão de entrada v GS, maximizando o ganho do amplificador. Estabelecer uma Corrente de Polarização Precisa: o principal objetivo de um projeto de polarização é o de estabelecer no JFET um ponto de operação estável e preciso, de modo que a corrente de polarização seja pouco afetada pelas possíveis variações dos parâmetros I DSS e V P com a temperatura ou entre transistores do mesmo modelo comercial. Observação Nos manuais de JFETs disponíveis comercialmente, os fabricantes normalmente informam os valores máximos e mínimos que os parâmetros I DSS e V P podem assumir. Na tabela abaixo, listamos alguns exemplos de JFETs comerciais, juntamente com os limites máximos e mínimos que os parâmetros I DSS e V P podem assumir em cada caso. JFETs I DSS (ma) V P (V) Comerciais Mín Máx Mín Máx 2N5458 2,0 9,0 7,0 1,0 2N4416 5,0 15 6,0 2,5 2N ,0 2,0 De acordo com a tabela acima, temos, por exemplo, que o parâmetro I DSS do JFET 2N5458 pode assumir qualquer valor entre 2,0 e 9,0 ma. Já a tensão de pinch-off V P do mesmo transistor pode assumir qualquer valor entre 1,0 e 7,0 V. Portanto, ao realizar o projeto de um circuito de polarização com esse transistor, o projetista deve garantir que o ponto de operação DC não desvie muito do valor especificado, mesmo que os parâmetros I DSS e V P assumam qualquer um dos valores dentro dessas faixas. Diferentemente dos transistores bipolares, o projeto de polarização com transistores de efeito de campo não necessita de nenhuma técnica específica para garantir a estabilidade térmica do ponto de operação, pois esses transistores já são estáveis termicamente. Essa característica é consequência da progressiva redução que a corrente I D experimenta ao aumentarmos a temperatura do transistor, mantendo a tensão V GS constante. Esse comportamento foi observado nas curvas características I D V GS apresentadas na Fig. IV.21.

170 Capítulo IV 173 A seguir, serão apresentadas as principais técnicas que podem ser adotadas pelo projetista de circuitos para estabelecer um ponto de polarização DC em um JFET, onde apontaremos suas vantagens e desvantagens no que diz respeito aos objetivos listados acima. Polarização com Tensão Fixa Para atender ao requisito de estabelecer uma corrente de polarização I D em um JFET, a solução mais intuitiva seria empregar o circuito ilustrado na Fig. IV.25(a). Nesse circuito, uma fonte de tensão V GS fixa é utilizada para estabelecer a corrente de polarização desejada. Nesse esquema de polarização, a tensão V GS deve ser dimensionada de modo que a expressão quadrática ( I D = I DSS 1 V ) 2 GS V P resulte na corrente de polarização I D especificada para o projeto. Entretanto, apesar da sua grande simplicidade, este método de polarização apresenta uma séria desvantagem: a corrente de polarização I D fica muito sensível às variações dos parâmetros I DSS e V P. Para entender o motivo dessa alta sensibilidade, observe o gráfico da Fig. IV.25(b). Nesse gráfico, a curva quadrática contínua representa o gráfico de I D V GS obtido com os valores médios de I DSS e V P informados pelo fabricante do JFET. Já a curva tracejada da parte superior foi obtida adotandose o valor máximo de I DSS e o mínimo de V P, enquanto que a curva tracejada inferior foi obtida com o valor mínimo de I DSS e o máximo de V P. Assim, de acordo com as especificações do fabricante, qualquer JFET do modelo considerado apresentará sua curva característica I D V GS dentro da região delimitada pelas linhas tracejadas da Fig. IV.25(b). Consequentemente, se polarizarmos o JFET com uma tensão V GS fixa, a corrente I D poderá assumir qualquer valor na faixa I D mostrada na Fig. IV.25(b). Esse problema é ilustrado no projeto do exemplo a seguir. i D V DD I D R D V GS J 1 I D I D V GS v GS (a) (b) Figura IV.25: Circuito de polarização DC empregando uma fonte de tensão V GS fixa (a), juntamente com o gráfico I D V GS (b) que ilustra como a corrente I D pode variar nesse esquema de polarização quando os parâmetros do JFET assumirem qualquer um dos valores dentro da faixa garantida pelo fabricante do transistor. Exemplo iv.5 Calcule a tensão de polarização V GS para que o circuito da Fig. IV.25(a) apresente uma corrente de polarização I D = 2,0 ma. Considere que o circuito será construído com um JFET do modelo 2N4416, onde o parâmetro I DSS pode assumir qualquer valor na faixa de 5,0 a 15 ma e a faixa de valores da tensão de pinch-off V P vai de 6,0 até 2,5 V.

171 Capítulo IV 174 Solução: Para o projeto, vamos considerar os valores médios dos parâmetros especificados pelo fabricante do JFET 2N4416. Assim, os valores adotados para I DSS e V P serão, respectivamente, Para calcular a tensão V GS corrente no JFET para o modo de saturação: I DSS = V P = 6 + 2,5 2 = 10 ma = 4,25 V que resultará na corrente de polarização desejada, usamos a equação da ( ) 2 I D = I DSS 1 VGS ID V P V GS = ±V P V P I DSS Sabemos que um JFET operando no modo de saturação deve apresentar V P < V GS 0. Dessa forma, devemos ter V P V GS < 0 na equação acima. Assim, a solução adequada para o modo de saturação será: pois V P < 0 em um JFET de canal-n. V P V GS = V P ID I DSS, Então, a corrente de polarização I D = 2,0 ma será alcançada com a tensão V GS = V P (1 = 4,25 ( = 2,35 V. ID 1 I DSS ) ) 2 10 Todavia, se considerarmos o caso extremo em que temos I DSS = 15 ma e V P = 6,0 V, a corrente de polarização produzida por V GS = 2,35 V seria: ( I D = 15 1 ( 2,35) ) 2 = 5,55 ma. ( 6,0) Já no outro caso extremo em que temos I DSS = 5,0 ma e V P = 2,5 V, a corrente de polarização produzida por V GS = 2,9 V seria : ( I D = 5,0 1 ( 2,35) ) 2 = 0,018 ma. ( 2,5) Consequentemente, ao montarmos o circuito da Fig. IV.25(a) com o JFET 2N4416 e uma tensão de polarização V GS fixa em 2,35 V, a corrente de polarização I D poderá assumir qualquer valor entre 0,018 e 5,55 ma. Certamente esse não seria um esquema de polarização adequado para esse transistor! Circuito Autopolarizado Com o objetivo de tornar a corrente de polarização I D pouco sensível às variações dos parâmetros I DSS e V P, uma estratégia comumente adotada é a inclusão de um resistor R F em série com o terminal de fonte do JFET, conforme ilustrado no circuito da Fig. IV.26(a). Nesse circuito, a tensão no terminal de fonte passa a ser V S = R F I D. Como o terminal de porta está conectado ao terra, então, a tensão V GS será dada por: V GS = 0 R F I D

172 Capítulo IV 175 V DD i D I D R D J 1 1 R F V GS R F I D I D V GS 0 v GS (a) (b) Figura IV.26: Circuito autopolarizado, empregando um resistor R F em série com o terminal de fonte (a), juntamente com o gráfico I D V GS (b) que ilustra como a corrente I D pode variar nesse esquema de polarização quando os parâmetros do JFET assumirem qualquer um dos valores dentro da faixa garantida pelo fabricante do transistor. Note que o arranjo da Fig. IV.26(a) já garante que V GS < 0. Rearranjando a expressão acima, podemos obter a equação I D = 1 R F V GS, (IV.16) que corresponde a uma reta no gráfico I D V GS, conforme ilustrado na Fig IV.26(b). Consequentemente, o ponto de operação DC do circuito autopolarizado da Fig. IV.26(a) será definido pela interseção da reta (IV.16) com a curva característica do JFET. Na Fig. IV.26(b), consideramos que o resistor R F foi projetado de modo que o JFET apresente uma corrente de polarização I D na situação em que o transistor exibe os valores médios de I DSS e V P o que corresponde à curva contínua no gráfico. Dessa forma, se considerarmos os mesmos limites máximos e mínimos para as variações dos parâmetros do JFET representados pelas curvas tracejadas, a faixa de valores I D que a corrente de polarização poderá assumir no circuito autopolarizado será significativamente menor que aquela observada na Fig. IV.25(b), para o circuito com polarização fixa. A menor sensibilidade do circuito autopolarizado em relação aos parâmetros I DSS e V P do transistor é fruto de uma realimentação negativa criada pela inclusão do resistor R F, tornando o ponto de polarização do JFET mais estável. Para entender esse mecanismo de realimentação negativa, suponha uma situação em que a variação dos parâmetros do transistor resulte em um aumento na corrente I D. Esse aumento na corrente torna a tensão V GS do transistor ainda mais negativa, aproximando-a da tensão de pinch-off V P. Consequentemente, ao se aproximar de V P, a corrente I D tenderá a diminuir, compensando o seu aumento inicial. Portanto, o circuito autopolarizado da Fig. IV.26(a) nos permite estabelecer um ponto de polarização mais preciso que aquele que seria obtido com o esquema anterior com a tensão V GS fixa. Esse resultado é ilustrado no exemplo a seguir. Exemplo iv.6 Calcule o resistor de polarização R F para que o circuito da Fig. IV.26(a) apresente uma corrente de polarização I D = 2,0 ma. Considere novamente que o circuito será construído com um JFET do modelo 2N4416, onde o parâmetro I DSS pode assumir qualquer valor na faixa de 5,0 a 15 ma e a faixa de valores da tensão de pinch-off V P vai de 6,0 até 2,5 V.

173 Capítulo IV 176 Solução: Assim como no Exemplo IV.5, iremos dimensionar o circuito considerando os valores médios I DSS = 10 ma e V P = 4,25 V. Partindo da equação de corrente para o JFET operando no modo de saturação: ( ) 2 I D = I DSS 1 VGS, V P teremos que a tensão V GS, para uma dada corrente de polarização I D, pode obtida através de: V GS = V P (1 ID Lembrando que V GS = R F I D no circuito autopolarizado da Fig. IV.26(a), podemos reescrever a expressão acima da seguinte forma: Consequentemente, a resistência R F R F I D = V P (1 I DSS ID ) I DSS. ). que produz I D = 2,0 ma no JFET com parâmetros médios será: R F = VP I D ( 1 = ( 4,25) 2,0 = 1,2 kω ( ID 1 I DSS ) 2,0 10 Uma vez projetado o resistor R F, vamos agora verificar qual será a faixa de valores que a corrente de polarização I D poderá assumir neste projeto em virtude da tolerância dos parâmetros do JFET 2N4416. Considerando inicialmente o caso extremo em que temos I DSS = 15 ma e V P = 6,0 V, então: I D = I DSS ( 1 + ( I D = 15 1 ) 2 RF ID V P ) 2 1,2 ID. 6 Resolvendo essa equação quadrática e escolhendo a única solução coerente com a operação do JFET no modo de saturação, obteremos I D = 2,83 ma. Analogamente, considerando o outro caso extremo em que I DSS = 5,0 ma e V P = 2,5 V, então, a equação acima ficará da seguinte forma: ( I D = 5 1 ) 2 1,2 ID. 2,5 Resolvendo essa equação quadrática e escolhendo também a única solução coerente com a operação no modo de saturação, obteremos I D = 1,10 ma. Portanto, para a faixa de valores que os parâmetros I DSS e V P podem assumir no JFET 2N4416, o circuito autopolarizado com R F qualquer valor no intervalo de 1,10 a 2,83 ma. ) = 1,2 kω produzirá uma corrente de polarização I D que poderá assumir Comparando os resultados obtidos nos dois últimos exemplos, notamos claramente que o circuito autopolarizado é significativamente menos sensível às variações de I DSS e V P que o circuito de polarização com a tensão V GS fixa. Entretanto, o circuito autopolarizado possui uma desvantagem:

174 Capítulo IV 177 uma vez especificada a corrente de polarização I D desejada, a resistência R F estará univocamente determinada. Dessa forma, o projetista não tem a liberdade de projetar um circuito de polarização onde tanto a corrente I D como a faixa I D podem ser livremente escolhidas. Caso o projetista necessite definir I D e I D de forma independente, será necessário adotar um esquema de polarização com um divisor resistivo. Polarização com Divisor Resistivo O circuito autopolarizado da Fig. IV.26(a) pode ser modificado de modo a incluir um divisor de tensão resistivo, conforme ilustrado na Fig. IV.27(a). Com essa modificação, o projeto do circuito da Fig. IV.27(a) passa a ter dois graus de liberdade: o resistor R F e a tensão de polarização V G no terminal de porta do JFET. Consequentemente, o projetista será capaz de definir tanto a corrente de polarização I D, como também a faixa de valores que essa corrente poderá assumir em virtude das tolerâncias dos parâmetros I DSS e V P do transistor. V DD id R 1 V G I D R D J 1 1 R F R 2 V GS R F I D I D v GS V GS 0 V G (a) (b) Figura IV.27: Circuito de polarização com divisor de tensão resistivo (a), juntamente com o gráfico I D V GS (b) que ilustra como a corrente I D pode variar nesse esquema de polarização quando os parâmetros do JFET assumirem qualquer um dos valores dentro da faixa garantida pelo fabricante do transistor. Como a corrente de porta em um JFET é aproximadamente nula, a tensão de polarização V G no circuito da Fig. IV.27(a) será: V G = R 2 R 1 + R 2 V DD. (IV.17) Ao contrário do que foi feito no projeto de circuitos de polarização com o transistor bipolar, os resistores R 1 e R 2 da Fig. IV.27(a) podem ser escolhidos com mais liberdade. Uma vez definidas as tensões V DD e V G, o projetista pode arbitrar uma das duas resistências e calcular a outra através de (IV.17). Observação Normalmente são adotados valores de resistência elevados para R 1 e R 2 de modo a reduzir bastante a potência elétrica consumida para polarizar o terminal de porta. Além disso, elevados valores de R 1 e R 2 também proporcionam elevadas impedâncias de entrada para os amplificadores que adotam esse esquema de polarização. Uma vez definida a tensão de polarização V G no terminal de porta, a tensão V GS no circuito da Fig. IV.27(a) será dada por: V GS = V G R F I D.

175 Capítulo IV 178 Essa expressão pode ser reescrita na forma I D = V G R F 1 R F V GS, (IV.18) que representa a equação de uma reta no gráfico I D V GS, conforme ilustrado na Fig. IV.27(b). Observe que há uma infinidade de combinações de V G e R F capazes de produzir a mesma corrente de polarização I D na interseção com a curva contínua da Fig. IV.27(b) curva obtida quando são considerados os valores médios de I DSS e V P. Além disso, o leitor pode visualizar nesse gráfico que quanto maiores os valores de V G e R F, menor será a inclinação da reta (IV.18) e, consequentemente, menor será a faixa de valores I D que a corrente de polarização poderá assumir em virtude da tolerância dos parâmetros I DSS e V P do JFET. Dessa forma, será possível alcançar faixas I D significativamente menores que a obtida com o circuito autopolarizado estudado anteriormente. Portanto, escolhendo adequadamente os valores da tensão V G e da resistência R F, o projetista será capaz de ajustar tanto o valor médio da corrente de polarização I D, como também a sua sensibilidade às variações dos parâmetros do transistor. No exemplo a seguir, ilustraremos o projeto de um circuito de polarização com o emprego do divisor de tensão resistivo. Exemplo iv.7 Calcule os resistores R 1, R 2 e R F para que o circuito da Fig. IV.27(a) apresente uma corrente de polarização I D = 2,0 ma quando alimentado com V DD = 20 V. Considere novamente que o circuito será construído com um JFET do modelo 2N4416, onde o parâmetro I DSS pode assumir qualquer valor na faixa de 5,0 a 15 ma e a faixa de valores da tensão de pinch-off V P vai de 6,0 até 2,5 V. Nessas circunstâncias, dimensione o circuito de modo que a corrente de polarização não sofra um desvio maior que 15% em relação ao valor nominal de 2,0 ma. Solução: A metodologia de projeto adotada neste exemplo é ilustrada no gráfico da figura ao lado. O primeiro passo consiste em definir a faixa de valores que a corrente de polarização I D pode assumir e, assim, estabelecer os limites máximo I Dmax e mínimo I Dmin. No caso deste projeto, foi especificado que o máximo desvio tolerado para a corrente de polarização é de 15%. Dessa forma, teremos que: V GS1 V GS2 i D I Dmax I Dmin 0 v GS I Dmax = I D + 0,15 I D = 2,3 ma I Dmin = I D 0,15 I D = 1,7 ma O circuito de polarização deve ser dimensionado de modo que o limite máximo I Dmax aconteça quando o JFET assumir o maior valor possível de I DSS e o menor valor de V P, de acordo com as especificações do transistor 2N4416. Essa situação corresponde à curva tracejada na parte superior do gráfico acima. Nessas condições, a tensão V GS1 associada à corrente I Dmax será calculada a partir da equação da corrente de dreno no JFET operando no modo de saturação: ( ) 2 I Dmax = I DSS 1 VGS1. V P

176 Capítulo IV 179 Assim, a tensão V GS1 será: V GS1 = V P (1 = 6,0 ( 1 IDmax I DSS 2,3 15 ) ) = 3,65 V Já o limite mínimo I Dmin deverá ser alcançado quando o JFET assumir o menor valor possível de I DSS e o maior valor de V P. Essa situação está ilustrada na curva tracejada da parte inferior do gráfico acima. Analogamente ao caso anterior, a tensão V GS2 correspondente à corrente I Dmin será: V GS2 = V P (1 = 2,5 ( = 1,04 V 1 IDmin I DSS 1,7 5 Assim, a partir desses dois pontos limítrofes, obteremos a reta (IV.18). Para isso, resolveremos o seguinte sistema de equações lineares: V G I DmaxR F = V GS1 V G I DmminR F = V GS2 ) ) V G 2,3 R F = 3,65 V G 1,7 R F = 1,04 A partir da solução desse sistema, obteremos a tensão V G e a resistência R F : V G = 6,36 V R F = 4,35 kω Com a tensão V G definida, podemos calcular os resistores R 1 e R 2 a partir da equação (IV.17), onde: V G = R 2 R 1 + R 2 V DD Como neste exemplo não foi dada nenhuma especificação de projeto que limite os valores das resistências R 1 e R 2, vamos arbitrar livremente a resistência R 2 com o valor de 100 kω. Assim, obteremos R 1 a partir da equação acima: R 1 = R 2 = 100 = 214,5 kω. VDD VG V G 20 6,36 6,36 Assim, concluímos o projeto com R 1 = 214,5 kω, R 2 = 100 kω e R F = 4,35 kω. Comparando os exemplos acima, concluímos que o circuito com divisor resistivo foi capaz de proporcionar a menor variação na corrente I D entre todas as metodologias de polarização apresentadas aqui até agora. Entretanto, a sua grande desvantagem está no fato de que quanto menor for o I D desejado, maiores serão os valores que a tensão V G e a resistência R F deverão assumir. Para que o leitor compreenda essa relação, considere um projeto em que o circuito do exemplo acima precisasse ser dimensionado para uma tolerância de 10% na corrente I D. Nesse caso, a tensão de polarização

177 Capítulo IV 180 no terminal de porta deveria ser V G = 11,15 V e a resistência de fonte R F = 6,75 kω convidamos o leitor a fazer esses cálculos como exercício! Tensões de polarização V G e resistências de fonte R F com valores elevados demandam que o projetista utilize uma tensão de alimentação V DD também elevada para manter o JFET operando no modo de saturação pois precisamos ter V DS V GS V P para garantir a operação nesse modo. No caso específico do projeto de um circuito de polarização para um amplificador, uma elevada tensão V DD será necessária para se obter uma razoável excursão de sinal na saída. Dessa forma, o esquema de polarização com divisor resistivo não é adequado para projetos em que há restrições quanto à tensão de alimentação V DD a não ser que uma grande variação I D na corrente de polarização seja aceitável. Além disso, elevados valores de V DD também fazem com que o circuito apresente um consumo de potência maior, tornando-o inadequado para equipamentos móveis alimentados por bateria. Polarização com Fonte de Corrente Em circuitos integrados, o esquema de polarização mais utilizado emprega uma fonte de corrente DC para estabelecer a corrente de polarização I D no transistor. Exemplos de circuitos que adotam esse esquema de polarização estão apresentados na Fig. IV.28. V DD V DD V DD I D R D I D R D R G I D J 1 J 1 J 1 I D R G I D I D R D V SS (a) (b) (c) Figura IV.28: Circuitos empregando uma fonte de corrente para polarizar um JFET de canal-n (a) e (b), e um JFET de canal-p (c). Ao polarizarmos um JFET com uma fonte de corrente, a precisão com que a corrente I D é estabelecida no transistor depende exclusivamente da precisão da corrente da fonte e independe dos parâmetros do JFET. Portanto, nos circuitos da Fig. IV.28, as correntes de polarização I D são insensíveis aos parâmetros I DSS e V P do JFET. A vantagem de se empregar fontes de corrente para polarizar transistores em circuitos integrados reside no fato de que fontes de corrente são construídas quase que exclusivamente por transistores, os quais ocupam muito menos área de silício que resistores. Como o custo de fabricação de um circuito integrado está diretamente associado à área ocupada por ele, um esquema de polarização empregando fonte de corrente será bem mais barato do que um esquema envolvendo resistores como o da Fig. IV.27(a), por exemplo. Infelizmente, a construção e o projeto de fontes de corrente é um assunto bastante vasto e, por essa razão, não será abordado neste ponto do texto. Mais adiante dedicaremos um capítulo inteiro exclusivamente a esse assunto.

178 Capítulo IV 181 IV.5 - O JFET como Elemento Amplificador Após estudarmos a análise e o projeto de circuitos em corrente contínua (DC) empregando o transistor de efeito de campo de junção (JFET), procederemos ao estudo de circuitos amplificadores que utilizam esse tipo de transistor como o elemento ativo. O estudo apresentado aqui é bastante similar àquele desenvolvido anteriormente para o transistor bipolar de junção. Assim, esta apresentação será consideravelmente mais breve, tendo-se em vista que o leitor já está familiarizado com os conceitos básicos envolvidos na modelagem de transistores como elementos amplificadores. Um exemplo simples de circuito que pode ser utilizado para obter amplificação a partir de um JFET está ilustrado na Fig. IV.29(a). Nesse amplificador básico, temos que a tensão entre os terminais de porta e fonte v GS é dada pela superposição de uma parcela de polarização V GS 0 e outra de sinal v gs lembre-se da convenção definida na Seção III.7.3 para os símbolos adotados na representação de tensões e correntes. O princípio de operação desse amplificador se baseia no fato de que a corrente de dreno do JFET dependerá quase que exclusivamente da tensão v GS quando o transistor estiver operando no modo de saturação: ( i D = I DSS 1 v ) 2 ( GS = I DSS 1 V ) 2 GS + v gs. (IV.19) V P V P Dessa forma, a corrente i D no dreno do transistor será uma função da tensão de sinal v gs aplicada ao circuito. Fazendo essa corrente i D circular através do resistor R D do circuito da Fig. IV.29(a), produziremos na saída v o uma tensão que é função do sinal de entrada: ( v o = V DD R D i D = V DD R D I DSS 1 V ) 2 GS + v gs. V P Para que a relação entre i D e v GS apresentada em (IV.19) seja verdadeira, é necessário garantir que o JFET esteja no modo de saturação durante toda a operação do circuito como amplificador. Para isso, foi introduzida a fonte de polarização V DD, cuja tensão deve ser escolhida de modo que a condição v DS v GS V P seja satisfeita mesmo com a queda de tensão sobre o resistor R D provocada pela corrente i D. A fim de que o sinal na saída v o preserve a forma de onda do sinal de entrada v gs, seria desejável que a relação acima fosse linear. No entanto, a tensão na saída v o é uma função não linear do sinal V DD id i D R D J 1 v o Q I D i d vgs V GS V GS v GS vgs (a) (b) Figura IV.29: Circuito básico de um amplificador com JFET (a) e a análise gráfica do seu princípio de operação (b).

179 Capítulo IV 182 de entrada v gs mais precisamente, a relação entre os dois sinais é quadrática. A fim de mitigar esse problema, a tensão de polarização V GS foi introduzida no circuito da Fig. IV.30 para fazer com que o JFET processe o sinal de entrada v gs na porção de sua curva característica i D v GS que se aproxima bastante de uma função linear. Essa situação está ilustrada na Fig. IV.29(b). Analiticamente, se expandirmos a expressão (IV.19), podemos escrever que: i D = I DSS [( 1 V GS V P = I DSS ( 1 V GS V P ) v gs V P ] 2 ) 2 2 I DSS V P ( 1 V ) ( ) 2 GS vgs v gs + I DSS. V P V P (IV.20) A partir dessa expressão, temos que a corrente de dreno i D é composta por uma parcela constante ( I D = I DSS 1 V ) 2 GS, (IV.21) V P que depende exclusivamente da tensão de polarização V GS. Além disso, a corrente i D também é constituída por uma parcela que depende linearmente da tensão de sinal na entrada v gs : i d = 2 I DSS V P ( 1 V ) GS v gs V P e, por fim, temos uma parcela que depende quadraticamente do sinal de entrada: (IV.22) ( ) 2 vgs i d2 = I DSS. (IV.23) V P De acordo com (IV.20), concluímos que o amplificador da Fig. IV.29(a) apresentará um desempenho razoavelmente linear se o sinal de entrada v gs for suficientemente pequeno, de modo a fazer com que a parcela quadrática (IV.23) seja desprezível em comparação com a parcela linear (IV.22). Ou seja: ( ) 2 vgs I DSS 2 I DSS V P V P ( 1 V ) GS v gs. V P Simplificando a inequação acima, concluímos que o comportamento aproximadamente linear do amplificador será assegurado se o sinal de entrada apresentar: v gs 2 (V GS V P ). (IV.24) Essa expressão é conhecida como a condição de pequenos sinais para amplificadores com JFET. Observação O leitor deve observar que em um JFET de canal-n operando no modo de saturação, temos V P < V GS 0. Dessa forma, (V GS V P ) > 0. Além disso, é muito importante salientar que a condição de pequenos sinais (IV.24) do JFET é bem menos restritiva que a condição (III.49) para amplificadores construídos com transistores bipolares. Em um amplificador bipolar, por exemplo, devemos garantir que a parcela de sinal v be seja bem menor que v T = 25 mv. Já em um amplificador com JFET, onde V GS = 2,4 V e V P = 4,25 V como no circuito do Exemplo IV.2, devemos garantir que a amplitude do sinal de entrada v gs seja bem menor que 2 (V GS V P ) = 3,7 V. A razão dessa diferença tão grande entre as condições de pequenos sinais está no fato de que apro-

180 Capítulo IV 183 ximar o modelo quadrático do JFET por uma relação linear resulta em um erro significativamente menor do que aquele que obtemos quando aproximamos o modelo exponencial do transistor bipolar por uma relação também linear. Consequentemente, os amplificadores construídos com transistores de efeito de campo possuem a vantagem de introduzir menos distorção no sinal amplificado do que os amplificadores bipolares. Assim, se a condição (IV.24) for satisfeita, podemos aproximar (IV.20) por: i D = ID 2 I DSS V P ( 1 V ) GS v gs. V P Consequentemente, a tensão v o na saída do amplificador será dada por: v o = VDD R D ( I D 2 I DSS = V D + 2 R D I DSS V P V P ( 1 V GS V P ( 1 V GS V P ) v gs, ) ) v gs onde V D = V DD R D I D é a tensão DC no terminal de dreno que seria obtida caso apenas as fontes de polarização V DD e V GS fossem aplicadas ao circuito da Fig. IV.29(a). Assim, se considerarmos apenas as parcelas de sinal da entrada e da saída, concluímos que o ganho de tensão proporcionado pelo amplificador será: A V = ( ) I 2 R DSS D V P 1 V GS V P v gs v gs = 2 R D I DSS V P ( 1 V ) GS. (IV.25) V P Como V P < V GS 0 em um JFET operando no modo de saturação, então, teremos que A V < 0 na expressão acima, indicando que o sinal na saída v o estará invertido em comparação com a entrada v gs. Essa situação é ilustrada na Fig. IV.30. V DD v t vgs i D R D J 1 v o V D v V GS t Figura IV.30: Formas de onda dos sinais de entrada v gs e de saída v o em um amplificador com JFET. A análise apresentada até aqui cumpriu muito bem o seu propósito de mostrar ao leitor como o JFET pode ser empregado na construção de um amplificador razoavelmente linear, permitindo-nos, ainda, estimar o seu ganho de tensão. Entretanto, esse procedimento matemático não é conveniente para realizarmos a análise e o projeto de circuitos amplificadores mais complexos. Assim, com o objetivo de simplificar nossos cálculos, vamos obter na próxima seção um modelo linearizado para o JFET que é bastante adequado para a análise de circuitos amplificadores.

181 Capítulo IV 184 IV Modelo de Pequenos Sinais do JFET de Canal-N Para realizarmos a análise de pequenos sinais de circuitos amplificadores envolvendo JFETs, é bastante conveniente substituir os transistores por um modelo linearizado equivalente. Assim, poderemos facilmente calcular os parâmetros de desempenho do circuito como o ganho e as impedâncias de entrada e de saída fazendo uso das conhecidas técnicas de análise de circuitos lineares. Para obtermos o modelo linear capaz de descrever o comportamento do JFET para pequenos sinais, precisamos aproximar a curva quadrática do transistor ( i D = I DSS 1 v ) 2 GS V P por uma reta tangente no ponto de polarização DC, conforme ilustrado na Fig. IV.31. A equação dessa reta tangente pode ser obtida truncando-se a série de Taylor da curva i D v GS em torno do ponto de polarização: i D = id (V GS ) + i D v GS (v GS V GS ). vgs =V GS (IV.26) id id v GS Aproximação Linear Modelo Quadrático Q I D V GS v GS Figura IV.31: Aproximação linear do modelo quadrático do JFET em torno do ponto de polarização. Assim, a equação da reta tangente que representa o modelo linearizado do JFET para pequenos sinais será dada por: ( i D = IDSS 1 V ) 2 GS 2 I DSS V P V P ( 1 V ) GS v gs. V P (IV.27) Observe que esta é exatamente a mesma expressão obtida anteriormente em (IV.20). Isso é uma consequência do fato de que a curva i D v GS é um polinômio e a sua expansão em série de Taylor resulta exatamente no mesmo polinômio. Assim, lembrando da expressão (IV.21) para a corrente de polarização I D do JFET e definindo a transcondutância de pequenos sinais g m como sendo: g m = i D v GS vgs =V GS = 2 I DSS V P poderemos reescrever a expressão (IV.27) da seguinte forma: ( 1 V ) GS, (IV.28) V P i D = ID + g m v gs. (IV.29) Portanto, ao aproximarmos o comportamento físico do JFET por um modelo linear válido para

182 Capítulo IV 185 pequenos sinais, a corrente de dreno passa a ser dada pela superposição de uma parcela I D, resultante da aplicação das fontes de polarização, e uma parcela de sinal i d = g m v gs, que depende linearmente da tensão de entrada. Dessa forma, podemos usar o princípio da superposição em circuitos elétricos para realizar separadamente as análises de polarização e de sinais em circuitos amplificadores, o que facilita bastante o nosso trabalho de cálculo. Observação Apesar do sinal negativo na expressão (IV.28), o leitor deve observar que g m > 0. Isso é uma consequência do fato de que o transistor estará no modo de saturação durante a sua operação como elemento ( amplificador. ) Assim, nesse modo de operação, teremos que V P < V GS 0, fazendo com que 1 V GS V P > 0 e V P < 0 na expressão (IV.28). Consequentemente, teremos que: g m = 2 IDSS V P ( ) 1 VGS > 0 V P Além disso, como a corrente de polarização em um JFET operando no modo de saturação é dada por então, podemos escrever que ( ) 2 I D = I DSS 1 VGS, V P ( ) 1 VGS ID =. V P I DSS Dessa forma, substituindo a equação acima na expressão (IV.28), iremos obter uma forma alternativa para o cálculo da transcondutância g m: g m = 2 IDSS V P ID I DSS = 2 V P IDSS I D A partir dessa expressão, concluímos que a transcondutância g m do JFET é proporcional à raiz quadrada da corrente de polarização I D do transistor. Dessa forma, para dobrarmos a transcondutância do transistor, deveremos quadruplicar a corrente de polarização. Essa é uma desvantagem do JFET em comparação com o transistor bipolar, pois a transcondutância deste último é diretamente proporcional à corrente de polarização lembre da expressão (III.53), onde g m = I C vt. Para realizar a análise de um amplificador com JFET com respeito apenas à parcela pequenos sinais, empregamos um modelo linear equivalente para substituir o JFET no circuito. Este modelo equivalente, ilustrado na Fig. IV.32, deve possuir os mesmos três terminais do JFET dreno, porta e fonte e também deve satisfazer à equação (IV.29), onde a parcela de sinais da corrente G 0 v D i d G 0 i d Modelo de Pequenos Sinais v i d D S S Figura IV.32: Obtenção do modelo para substituir o JFET de canal-n nas análises de pequenos sinais de amplificadores.

183 Capítulo IV 186 de dreno é dada por i d = g m v gs. Além disso, o modelo da Fig. IV.32 também deve apresentar uma corrente de porta i g = 0 para estar de acordo com o comportamento normal do JFET. Na Figura IV.33 são apresentados dois modelos equivalentes que podem ser empregados para descrever o comportamento do JFET na análise de pequenos sinais de circuitos amplificadores. O circuito ilustrado na Fig. IV.33(a) é conhecido como Modelo π em virtude de seu formato lembrar a letra grega π de cabeça para baixo. Nesse modelo, o terminal de porta está em aberto para garantir i g = 0 e a corrente de dreno é produzida por uma fonte de corrente controlada pela tensão v gs. G i d D D g m v v g m v G v g m 1 (a) S (b) S Figura IV.33: Modelo de pequenos sinais π (a) e T (b) do JFET de canal-n. Na Fig. IV.33(b) é apresentado o Modelo T cuja denominação se deve à sua semelhança a uma letra T deitada. Nesse modelo, a fonte de corrente controlada pela tensão v gs foi mantida para produzir a parcela de pequenos sinais da corrente de dreno. Além disso, a resistência 1/g m foi incluída no circuito para fazer com que a corrente no terminal de fonte seja i s = vgs (1/g = g m) m v gs. Consequentemente, teremos que i g = i d i s = 0, tornando esse circuito totalmente equivalente ao Modelo π da Fig. IV.33(a). Observação Embora qualquer um dos modelos ilustrados na Fig. IV.33 possa ser utilizado para descrever o comportamento do JFET para pequenos sinais, o Modelo π da Fig. IV.33(a) é usualmente o mais adotado nas análises de amplificadores em virtude da sua simplicidade. Uma vez estabelecida a modelagem do JFET para pequenos sinais, a análise de circuitos amplificadores poderá ser realizada através da superposição dos efeitos de polarização e de sinais. Esse procedimento está ilustrado na Fig. IV.34, onde usamos como exemplo o amplificador básico da Fig. IV.29(a). Nesse circuito, a análise de polarização é realizada zerando-se a fonte de sinal v gs e aplicando-se apenas as fontes de polarização V DD e V GS. Através da análise DC calculamos a corrente de polarização do JFET e empregamos a expressão (IV.28) para obtermos o valor da transcondutância g m associado a esse ponto de operação. Após o cálculo da polarização, procedemos à análise de pequenos sinais, onde o sinal v gs é aplicado ao circuito e as fontes de polarização V DD e V GS são zeradas. Além disso, a análise é realizada substituindo-se o JFET pelo seu modelo de pequenos sinais. Na Fig. IV.34, o Modelo π foi o escolhido para modelar o comportamento do transistor como amplificador. Nesse circuito, a parcela de pequenos sinais da tensão na saída é dada por: v o = g m v gs R D.

184 Capítulo IV 187 V DD V DD Análise de Polarização R D v o J 1 R D V GS vgs V GS J 1 v o Análise de Pequenos Sinais vgs v g m v R D v o Figura IV.34: Análise do amplificador básico da Fig. IV.29(a) usando a superposição das parcelas de polarização e de pequenos sinais. Consequentemente, o ganho de tensão do amplificador será A V = v o v gs = g m R D. Se o leitor se recordar da expressão (IV.28) para a transcondutância g m, então, irá concluir que o resultado acima é exatamente igual àquele obtido anteriormente em (IV.25). Entretanto, o cálculo do ganho de tensão empregando a superposição e o modelo de pequenos sinais nos permitiu chegar ao mesmo resultado com menos trabalho de cálculo. Por essa razão, esse método normalmente é o preferido para realizar a análise de circuitos amplificadores mais complexos. IV Modelo de Pequenos Sinais do JFET de Canal-P Na seção anterior foi apresentado o modelo utilizado para descrever a operação de um JFET de canal-n para pequenos sinais. Agora, vamos repetir o mesmo procedimento para obter o modelo de pequenos sinais do JFET de canal-p. No que diz respeito à corrente de dreno, a expressão quadrática ( i D = I DSS 1 v ) 2 GS V P também é válida para o JFET de canal-p. Todavia, o leitor deve lembrar que 0 v GS < V P em um JFET de canal-p operando no modo de saturação. Além disso, o sentido convencionado para a corrente de dreno é aquele ilustrado na Fig. IV.35, que corresponde ao sentido inverso daquele adotado no JFET de canal-n. Portanto, como a expressão matemática para i D é a mesma que foi utilizada para o transistor de canal-n, então, a aproximação linear do modelo quadrático do JFET de canal-p também será dada pela seguinte Série de Taylor truncada: i D = id (V GS ) + i D v GS ( i D = IDSS 1 V ) 2 GS 2 I DSS V P V P (v GS V GS ) vgs =V GS ( 1 V ) GS v gs. V P

185 Capítulo IV 188 G v 0 S D i d G 0 i d Modelo de Pequenos Sinais v S i d D Figura IV.35: Obtenção do modelo para substituir o JFET de canal-p nas análises de pequenos sinais de amplificadores. Entretanto, a transcondutância g m do JFET de canal-p será definida da seguinte forma: g m = 2 I DSS V P O objetivo dessa definição é fazer com que g m > 0, pois 0 V GS < V P operando no modo de saturação. ( 1 V ) GS. (IV.30) V P em um JFET de canal-p Consequentemente, a aproximação linear de i D poderá ser reescrita da seguinte forma: i D = ID g m v gs. De acordo com essa expressão, temos que a parcela de sinal da corrente de dreno i d = g m v gs tem o sentido inverso daquele mostrado na Fig. IV.35. Ou seja, isso significa que a parcela de sinal da corrente de dreno em um JFET de canal-p apresentará o mesmo sentido verificado em um JFET de canal-n. Portanto, os modelos de pequenos sinais apresentados na Fig. IV.33 para o JFET de canal- N também podem ser empregados na modelagem do transistor de canal-p para pequenos sinais. A única diferença é que a transcondutância g m é dada pela expressão (IV.30) quando estamos trabalhando com um JFET de canal-p. Observação Comparando as expressões (IV.28) e (IV.30), onde temos a definição das transcondutâncias dos JFETs de canal-n e P, respectivamente, notamos que a única diferença entre elas é o sinal. Conforme já foi mencionado anteriormente, essa diferença foi introduzida para fazer com que g m > 0 em ambos os casos. Como os modelos de pequenos sinais de ambos os transistores são idênticos, seria interessante adotar uma expressão única que sirva para calcular a transcondutância g m para ambos os tipos de JFET. Então, para atender a essa demanda, podemos definir a transcondutância do JFET de maneira genérica da seguinte forma: g m = 2 IDSS V P ( ) 1 VGS. V P Assim, a expressão acima passa a ser compatível com os modelos de pequenos sinais de ambos os tipos de JFET. IV Incluindo o Efeito Early no Modelo de Pequenos Sinais Os modelos de pequenos sinais deduzidos nas duas seções anteriores não levam em consideração o Efeito Early, onde a corrente de dreno i D apresenta uma ligeira dependência em relação à tensão

186 Capítulo IV 189 v DS. Nos casos específicos em que esse efeito tem impacto sobre o desempenho do amplificador, adotar os modelos da Fig. IV.33 na análise de pequenos sinais acarretará em resultados teóricos que não estarão de acordo com as medidas experimentais realizadas em um circuito real. Consequentemente, nos circuitos em que o Efeito Early influencia significativamente os resultados, a corrente de dreno deverá ser calculada através do seguinte modelo estendido: ( i D = I DSS 1 v ) 2 GS (1 + λ v DS), V P onde λ = 1/V A e V A é a tensão de Early definida anteriormente na Fig. IV.24. Com o objetivo de se chegar a um modelo de pequenos sinais para o JFET que leve em consideração o Efeito Early, devemos obter uma aproximação linear da expressão acima. Essa aproximação pode ser realizada a partir da série de Taylor truncada nos termos de primeira ordem: i D = id (V GS, V DS ) + i D v GS (V GS, V DS ) (v GS V GS ) + i D v DS (V GS, V DS ) (v DS V DS ) i D = IDSS ( 1 V GS V P + I DSS ( 1 V GS V P ) 2 (1 + λ V DS) 2 I DSS ) 2 λ v ds V P ( 1 V ) GS (1 + λ V DS ) v gs V P Se considerarmos que a parcela de polarização da corrente de dreno no JFET é dada por ( I D = I DSS 1 V ) 2 ( GS (1 + λ V DS) V = I DSS 1 V ) 2 GS P V P e que a transcondutância do JFET passará a ser dada por g m = 2 I DSS V P ( 1 V ) GS (1 + λ V DS ), V P então, poderemos reescrever a equação (IV.31) da seguinte forma: (IV.31) i D = ID + g m v gs + I D λ v ds. (IV.32) Assim, concluímos que a parcela de sinal da corrente de dreno no JFET será composta por: i d = g m v gs + I D λ v ds, onde a primeira parcela depende de v gs e a segunda de v ds. Para realizar eletricamente essa equação, usamos o circuito apresentado na Fig. IV.36, onde as duas componentes da parcela de sinal i d são produzidas pela associação em paralelo de duas fontes de corrente dependentes das tensões v gs e v ds. Dessa forma, a Lei das Correntes de Kirchhoff se encarrega de produzir uma corrente de dreno que é igual à soma de ambas as parcelas. Entretanto, o modelo elétrico ilustrado na Fig. IV.36 pode ser bastante simplificado se levarmos G D G D v g m I D v ds v gs v gs v gs g m r o S S Figura IV.36: Modelo de pequenos sinais do JFET levando em consideração o Efeito Early.

187 Capítulo IV 190 em consideração que a fonte de corrente λ I D v ds está sendo controlada pela tensão aplicada a ela mesma. Nesse caso, podemos considerar que essa fonte de corrente apresenta um comportamento equivalente ao de um resistor, cuja resistência é dada por: r o = v ds = 1. λ I D v ds λ I D (IV.33) Dessa forma, se substituirmos a referida fonte controlada por um resistor equivalente, obteremos o modelo de pequenos sinais também apresentado na Fig. IV.36. Portanto, sempre que o Efeito Early apresentar um impacto significativo no desempenho de circuitos amplificadores com JFET, a análise de tais circuitos deverá ser realizada com o emprego do modelo da Fig. IV.36, ao invés do modelo apresentado inicialmente na Fig. IV.33. Observação Em muitos textos, a resistência equivalente de pequenos sinais r o definida em (IV.33) é representada por r ds ou pela condutância g ds, onde: r ds = 1 g ds = r o. IV Modelo de Pequenos Sinais do JFET para Altas Frequências Os modelos de pequenos sinais apresentados nas Figs. IV.33 e IV.36 assumem que os transistores respondem instantaneamente a qualquer variação de sinal aplicada à entrada, o que corresponde razoavelmente bem à realidade quando estamos lidando com sinais de baixas frequências. No entanto, ao operar com sinais de altas frequências, as capacitâncias parasitas das junções PN do JFET afetam o tempo de resposta do dispositivo, reduzindo o ganho obtido com circuitos amplificadores construídos com esse transistor. Por essa razão, nos casos em que precisamos avaliar o desempenho de circuitos com JFET para sinais de altas frequências, é necessário adequar os modelos de pequenos sinais apresentados anteriormente para contabilizar os efeitos dessas capacitâncias parasitas. D D G + + G + + (a) S (b) S Figura IV.37: Capacitâncias internas nas junções dos JFETs de canal-n (a) e de canal-p (b).

188 Capítulo IV 191 Na Fig. IV.37 são ilustradas as junções PN dos JFETs de canal-n e P operando no modo de saturação lembre que os modelos de pequenos sinais apresentados anteriormente foram deduzidos para o transistor operando no modo de saturação e as capacitâncias associadas a essas junções. Essas capacitâncias são causadas pelas regiões de depleção das junções reversamente polarizadas, que desempenham um papel semelhante ao do dielétrico isolante em um capacitor de placas paralelas. Quantitativamente, tais capacitâncias podem ser estimadas através da mesma equação desenvolvida para modelar esse efeito na junção PN de um diodo. Assim, a capacitância total das junções portafonte C gs é dada por: C gs = ( C gs0 1 V GS V 0 )m. (IV.34) Analogamente, a capacitância equivalente da junção porta-dreno C gd é dada por: C gd = ( C gd0 1 V GD V 0 )m. (IV.35) Nas equações (IV.34) e (IV.35), as constantes C gs0 e C gd0 são, respectivamente, as capacitâncias das junções porta-fonte e porta-dreno quando nenhuma tensão é aplicada a elas. V 0 corresponde ao potencial de barreira das junções PN, que vem a ser a tensão interna que surge na junção quando os fluxos de difusão atingem o equilíbrio. O valor típico de V 0 está em torno de 0,9 V para transistores de silício. Além disso, o parâmetro m é o índice de graduação da junção, que pode assumir valores no intervalo que vai de 1 3 a 1 2, dependendo do quão gradual é a variação da concentração de dopantes na junção PN. Para junções onde a concentração de dopantes varia abruptamente entre as regiões N e P, teremos m = 1 2. Já em junções onde a concentração de dopantes varia linearmente entre as regiões P e N, o índice de graduação da junção será m = 1 3. Observação Tipicamente, a capacitância C gs assume valores significativamente mais altos que a C gd. Para entender o motivo dessa diferença, observe novamente a Fig. IV.37, onde recordamos que a região de depleção é mais larga nas proximidades do terminal de dreno quando o JFET está operando no modo de saturação. Essa maior largura da região de depleção é equivalente a uma separação maior entre as placas de um capacitor de placas paralelas, o que resulta em uma capacitância menor. A partir das expressões (IV.34) e (IV.35), concluímos que as capacitâncias C gs e C gd não são lineares, em virtude da dependência das mesmas em relação às respectivas tensões V GS e V GD. Entretanto, nas análises de pequenos sinais, o comportamento do JFET é aproximado por um modelo linearizado em torno do ponto de polarização. Dessa forma, ao levarmos em conta o efeito dessas capacitâncias no modelo de pequenos sinais do JFET, consideraremos que os sinais envolvidos serão pequenos o suficiente para que C gs e C gd possam ser consideradas constantes e dependentes exclusivamente das parcelas de polarização de V GS e V GD. Portanto, usando essa aproximação linear para as capacitâncias C gs e C gd, podemos incluí-las no modelo de pequenos sinais do JFET, conforme ilustra a Fig. IV.38. O modelo de pequenos sinais da Fig. IV.38 é adequado para a análise da resposta em frequência de circuitos amplificadores que empregam o JFET. A partir desse tipo de análise, seremos capazes

189 Capítulo IV 192 G Cgd D Cgs vgs g m v gs r o S Figura IV.38: Modelo de pequenos sinais do JFET para altas frequências. de estimar qual é a faixa de frequências em que o circuito é capaz de amplificar adequadamente o sinal de entrada como o leitor deve se recordar, essa faixa de frequências é conhecida como banda passante. Entretanto, se estivermos considerando em nossa análise apenas sinais de entrada na banda passante do amplificador, as impedâncias das capacitâncias parasitas C gs e C gd serão muito mais altas que as demais impedâncias do circuito. Portanto, nessas análises poderemos desprezar o efeito dessas capacitâncias e considerá-las como circuitos abertos. O estudo da resposta em frequência de circuitos amplificadores é um assunto bastante vasto e, por essa razão, é deixado para outro capítulo mais adiante. Nas análises de amplificadores com JFET realizadas no restante deste capítulo, consideraremos apenas sinais com espectro de frequências pertencente à banda passante do circuito. Portanto, os efeitos das capacitâncias internas C gs e C gd serão desprezados por enquanto. IV.6 - Amplificadores Básicos com JFET Uma vez que já tenhamos à nossa disposição um modelo linearizado para descrever o comportamento do JFET como elemento amplificador, podemos agora proceder ao estudo de circuitos amplificadores que empregam esse tipo de transistor. Portanto, o objetivo desta seção é justamente o de apresentar ao leitor as configurações básicas de amplificadores que podem ser construídos com o JFET, juntamente com um estudo detalhado de suas características elétricas de maior interesse como ganho de tensão, impedâncias de entrada e de saída e os limites de excursão de sinal. Antes de iniciarmos o nosso estudo das configurações básicas, devemos lembrar ao leitor que o esquema de polarização com tensão V GS fixa adotado no amplificador da Fig. IV.29 não é adequado para uma implementação prática, em virtude da sua grande sensibilidade em relação aos parâmetros I DSS e V P do JFET relembre da Seção IV.4.2. O circuito da Fig. IV.29 foi adotado em nosso estudo até aqui devido à sua simplicidade e facilidade de compreensão. Agora que o leitor já compreendeu os fundamentos da operação do JFET como elemento amplificador e a sua modelagem matemática, passaremos ao estudo de circuitos práticos de amplificadores. Entre os esquemas de polarização estudados na Seção IV.4.2, optamos por adotar o circuito autopolarizado da Fig. IV.26(a) para polarizar do JFET nos circuitos amplificadores estudados nesta seção. Os demais esquemas estudados polarização com divisor de tensão e com fonte de corrente também podem ser utilizados para a polarização do JFET em amplificadores. Entretanto, como a análise desses circuitos alternativos é análoga à apresentada aqui para o esquema autopolarizado, essa tarefa será deixada como exercício para o nosso amigo leitor. IV Amplificador em Fonte Comum Na Fig. IV.39(a) é apresentado um circuito amplificador que foi obtido a partir do esquema de polarização apresentado na Fig. IV.39(b). Nesse amplificador, o sinal de entrada produzido pela

190 Capítulo IV 193 V DD V DD R S C G R D J 1 C D R L v o I D R D J 1 v s R G R F C F R G V GS R F (a) (b) Figura IV.39: Amplificador em Fonte Comum (a), juntamente com o seu circuito de polarização (b). fonte v s é aplicado ao terminal de porta do transistor através do capacitor de acoplamento C G. Esse capacitor tem como função operar como uma impedância muito baixa aproximadamente um curto-circuito na faixa de frequências do sinal v s e atuar como um circuito aberto em DC. Dessa forma, o sinal de entrada será efetivamente aplicado ao terminal de porta do transistor, enquanto o nível médio desse mesmo sinal estará isolado e não afetará a polarização DC do JFET. De acordo com o nosso estudo do JFET como elemento amplificador, sabemos que a tensão efetivamente amplificada pelo transistor é aquela aplicada entre os terminais de porta e fonte pois é essa tensão que produz a componente de sinal na corrente de dreno. Assim, para maximizarmos o ganho do amplificador, devemos maximizar a fração do sinal de entrada v s que é efetivamente aplicada entre os terminais de porta e fonte do JFET. Para isso, foi incluído o capacitor de bypass C F no circuito da Fig. IV.39(a) para operar como um curto-circuito na faixa de frequências do sinal de entrada. Para entender o papel do capacitor C F no amplificador, o leitor deve observar que a Lei das Tensões de Kirchhoff obriga que uma fração da tensão de entrada v s deva aparecer sobre a junção porta-fonte do JFET, enquanto outra fração estará sobre o resistor R F, pois ambos estão na mesma malha. Assim, ao curto-circuitarmos o resistor R F através do capacitor C F, restará apenas a junção porta-fonte do JFET para receber o sinal de entrada. Consequentemente, a parcela de sinal da tensão v GS será maximizada. Observe, entretanto, que o papel de curto-circuito será exercido pelo capacitor C F apenas para a parcela de pequenos sinais. No que diz respeito às tensões e às correntes de polarização do circuito, o capacitor C F atuará como um circuito aberto. Finalmente, o capacitor de acoplamento C D foi incluído no circuito da Fig. IV.39(a) para isolar a carga R L da polarização DC do JFET. Além disso, esse capacitor também deve operar aproximadamente como um curto-circuito na faixa de frequências do sinal v s, a fim de maximizar a parcela de sinal produzida pelo amplificador na saída v o. A análise do amplificador da Fig. IV.39(a) é realizada através da aplicação do princípio da superposição, onde analisamos isoladamente o comportamento do circuito com respeito apenas às fontes de polarização e o desempenho desse mesmo circuito com relação ao sinal de entrada. No que diz respeito à análise da parcela de polarização, o circuito da Fig. IV.39(b) foi obtido aplicando-se exclusivamente a fonte de polarização V DD e zerando-se a fonte de sinal v s. Além disso, como os capacitores de acoplamento exibem uma impedância infinita em DC, C G, C D e C F foram substituídos por circuitos abertos. Dessa forma, a análise do circuito de polarização da Fig. IV.39(b) torna-se análoga àquela apresentada no Exemplo IV.6 e, portanto, não necessita ser repetida aqui.

191 Capítulo IV 194 Observação No circuito de polarização da Fig. IV.39(b), a corrente DC no resistor R G é aproximadamente nula. Consequentemente, a tensão de polarização na porta do JFET J 1 também será nula. Portanto, o leitor pode estar se perguntando o motivo pelo qual o terminal de porta do JFET não foi diretamente conectado à terra, a exemplo do circuito autopolarizado apresentado anteriormente na Fig. IV.26(a). A resposta a essa pergunta está no fato de que o circuito de polarização da Fig. IV.39(b) foi concebido para ser adotado na construção do amplificador da Fig. IV.39(a), onde o sinal de entrada v s é aplicado ao terminal de porta. Caso o esquema de polarização da Fig. IV.26(a) fosse empregado neste amplificador, a conexão direta do terminal de porta com a terra também tornaria nula a parcela de sinal da tensão na porta do JFET, independentemente da entrada v s. Dessa forma, o amplificador não produziria nenhum sinal na saída v o. Com a inclusão do resistor R G, a parcela de pequenos sinais da tensão no terminal de porta do JFET não será nula ao aplicarmos a fonte de sinal v s, permitindo que o transistor amplifique o sinal de entrada. O circuito equivalente para a análise de pequenos sinais do amplificador da Fig. IV.39(a) é apresentado na Fig. IV.40. Nele levamos em consideração apenas o efeito da fonte de sinal v s, enquanto que a fonte de polarização V DD é zerada ou seja, substituída pela referência de terra, os capacitores de acoplamento foram substituídos por curtos-circuitos em virtude da baixa impedância que eles devem apresentar na faixa de frequências do sinal v s e o JFET foi substituído pelo seu modelo para pequenos sinais. R S v s RD R L v o R G vgs g m vgs Figura IV.40: Circuito equivalente para pequenos sinais do amplificador em fonte comum. Observe que no circuito equivalente de pequenos sinais da Fig. IV.40, o terminal de fonte do JFET está conectado à terra, em virtude do curto-circuito produzido pelo capacitor de acoplamento C F. Como tanto o sinal de entrada v s, como o de saída v o, estão referenciados em relação à terra, então, isso significa que o terminal de fonte do JFET está conectado ao potencial comum entre a entrada e a saída do amplificador. Por essa razão, o circuito da Fig. IV.39(a) é denominado Amplificador em Fonte Comum. No modelo de pequenos sinais do amplificador em fonte comum da Fig. IV.40, a parcela de sinal da tensão na saída é v o = g m v gs R D //R L. Além disso, a tensão de sinal v gs nesse circuito é igual à tensão sobre o resistor de porta R G. Assim, podemos obter a tensão v gs a partir do divisor de tensão resistivo formado por v s, R S e R G, onde: v gs = R G R S + R G v s. Finalmente, substituindo a expressão acima na equação da tensão na saída v o, obteremos o ganho

192 Capítulo IV 195 de tensão do amplificador em fonte comum para pequenos sinais: ( ) RG v o = g m v s R D //R L R S + R G A v = v o R G = g m R D //R L. v s R S + R G (IV.36) Observe que o sinal negativo do ganho indica que o sinal na saída v o estará invertido ou seja, com um atraso de 180 em relação à entrada v s. Além do ganho de tensão, as impedâncias de entrada e de saída também são parâmetros importantes na caracterização de um circuito amplificador. Para calcular a impedância de entrada do amplificador em fonte comum, adotamos o circuito ilustrado na Fig. IV.41(a), onde a fonte de sinal de entrada v s e a sua respectiva impedância de saída R S foram removidas do circuito equivalente para pequenos sinais. Através de uma simples inspeção do circuito da Fig. IV.41(a), podemos concluir que a impedância de entrada do amplificador é R i = R G. (IV.37) Observe que o termo R G /(R S + R G ) na expressão (IV.36) do ganho de tensão do amplificador representa exatamente a perda de sinal que ocorre na entrada do circuito em virtude do divisor de tensão resistivo formado pela resistência de saída R S da fonte de sinal e a impedância de entrada R i = R G do amplificador em fonte comum. Para minimizar essa perda de sinal, o projetista deve dimensionar a resistência R G com um valor bem maior que R S. No caso do amplificador da Fig. IV.39(a), o projetista possui bastante liberdade para escolher o valor de R G, pois essa resistência não afeta a polarização do JFET. Consequentemente, é possível obtermos amplificadores em fonte comum com impedâncias de entrada significativamente elevadas. Para calcular a impedância de saída do amplificador, empregamos o circuito apresentado na Fig. IV.41(b), onde a fonte de sinal v s foi zerada ou seja, substituída por um curto-circuito e a resistência de carga R L foi removida pois ela não faz parte do amplificador, apenas recebe o sinal amplificado por ele. Nesse circuito, não haverá circulação de corrente elétrica nos resistores R S e R G. Dessa forma, teremos que v gs = 0 e, consequentemente, a corrente produzida pela fonte controlada v o R i R G vgs g m vgs R D R L (a) R S R G vgs = 0 g m vgs R D R o (b) Figura IV.41: Cálculo das impedâncias de entrada (a) e de saída (b) do amplificador em fonte comum.

193 Capítulo IV 196 g m v gs também será igual a zero. Como uma fonte de corrente nula é equivalente a um circuito aberto, então, a resistência equivalente vista do terminal de saída do circuito da Fig. IV.41(b) será R o = R D. (IV.38) A seguir, é apresentado um exemplo de amplificador em fonte comum, onde seus parâmetros de desempenho ganho, impedâncias de entrada e de saída são calculados, para que o leitor tenha uma noção da ordem de grandeza dos valores que cada um pode assumir em um circuito prático. Exemplo iv.8 O Amplificador em Fonte Comum apresentado na figura abaixo foi construído com um JFET onde I DSS = 8,0 ma e V P = 4,0 V. Para esse amplificador, calcule o ganho de tensão para pequenos sinais e as suas impedâncias de entrada e de saída. V DD = 10 V v s R S 100 R G 1,0 M R D 2,0 k R F 1,0 k J 1 v o RL 10 k Solução: Iniciamos a análise do amplificador pelo cálculo do seu ponto de polarização DC. O circuito de polarização do amplificador em V DD = 10 V questão é apresentado na figura ao lado, onde a fonte de sinal v s foi zerada e os capacitores de acoplamento foram substituídos por circuitos abertos. No circuito de polarização, a corrente de porta é nula, o que resulta em uma tensão V G = 0. Consequentemente, podemos escrever que: V GS = 0 R F I D. R G 1,0 M 0 R D 2,0 k V GS I D J 1 R F 1,0 k Dessa forma, a corrente de polarização no dreno do JFET será obtida a partir da seguinte equação: ( ) 2 ( I D = I DSS 1 VGS = I DSS 1 + V P I D = 8 ( ) 2 1 ID 4 ) 2 RF ID V P ID 2 10 I D + 16 = 0 Essa equação apresenta as seguintes soluções: I D = 2,0 ma I D = 8,0 ma

194 Capítulo IV 197 Onde apenas a solução I D satisfaz à condição V P < V GS 0 para a operação do JFET no modo de saturação. Portanto, concluímos que o transistor J 1 no amplificador em fonte comum está polarizado com I D = 2,0 ma. A partir dessa corrente de polarização, podemos obter a transcondutância g m do modelo de pequenos sinais do JFET: g m = 2 IDSS V P ( ) 1 VGS = 2 IDSS V P V P ( 1 + ) RF ID = 2,0 ma/v. V P A partir da expressão (IV.36), podemos obter o ganho de tensão do amplificador para pequenos sinais: A v = g m R D //R L R G R S + R G = 3,33 V/V. Finalmente, podemos utilizar as expressões (IV.37) e (IV.38) para obter as impedâncias de entrada e de saída, respectivamente: R i = R G = 1,0 MΩ, R o = R D = 2,0 kω. Neste ponto, é importante chamarmos a atenção do leitor para duas características observadas no exemplo acima. A primeira diz respeito ao baixo valor do ganho de tensão alcançado com o amplificador em fonte comum quando comparado ao ganho obtido com o amplificador em emissor comum do Exemplo III.15 A v = - 97,3 V/V. Esses resultados nos mostram a principal desvantagem dos amplificadores construídos com JFET: o baixo ganho de tensão. Essa significativa diferença acontece em virtude do fato de que a derivada da característica exponencial i C v BE do transistor bipolar é bem maior que a derivada da função quadrática i D v GS do JFET. Consequentemente, a transcondutância de pequenos sinais g m de um transistor bipolar será bem maior do que aquela que seria obtida com um JFET submetido à mesma corrente de polarização. O segundo ponto relevante diz respeito à impedância de entrada do amplificador. Se compararmos a impedância obtida no exemplo acima R i = 1,0 MΩ com aquela que foi alcançada pelo amplificador em emissor comum no Exemplo III.15 R i = 1,11 kω, verificaremos que o amplificador com JFET apresenta uma impedância de entrada significativamente maior. Isso é consequência da ausência de corrente de porta em um JFET, que nos dá a liberdade de escolher valores bem elevados para a resistência R G no circuito da Fig. IV.39(a). Portanto, os amplificadores com JFET têm a vantagem de proporcionar impedâncias de entrada significativamente maiores que aquelas obtidas em circuitos equivalentes com transistores bipolares. IV Amplificador em Porta Comum Na Fig. IV.42(a) é apresentado o circuito de um amplificador semelhante àquele apresentado anteriormente na Fig. IV.39(a). Entretanto, ao contrário do que foi feito no circuito da seção anterior, o transistor J 1 da Fig. IV.42(a) recebe o sinal de entrada v s no terminal de fonte e o terminal de porta é aterrado. O objetivo dessa inversão na polaridade da entrada é fazer com que o ganho do amplificador seja positivo, ou seja, desejamos obter um amplificador não inversor. Como o terminal de porta do JFET está conectado à terra, que é o potencial de referência comum entre as tensões de entrada v s e de saída v o, o circuito da Fig. IV.42(a) é denominado Amplificador em Porta Comum. Nesse amplificador, tanto a fonte de sinal de entrada v s, como também a resistência de carga R L, são conectadas ao circuito através de capacitores de acoplamento com o objetivo de preservar a polarização do JFET. Para isso, os capacitores adotados no amplificador da Fig. IV.42(a) deverão ser adequadamente dimensionados de modo a operarem aproximadamente

195 Capítulo IV 198 V DD V DD R D J 1 R S RL v o I D R D J 1 R F v s V GS R F (a) (b) Figura IV.42: Amplificador em Porta Comum (a), juntamente com o seu circuito de polarização (b). como curtos-circuitos na faixa de frequências do sinal v s e como circuitos abertos em DC 3. No circuito da Fig. IV.42(a), observe que o terminal de porta do JFET está conectado diretamente à terra. Isso foi feito porque tanto a parcela de polarização como a de pequenos sinais da tensão de porta devem ser nulas no amplificador em porta comum. Consequentemente, não há a necessidade da inclusão de um resistor R G no circuito ao contrário do que foi feito no amplificador em fonte comum da Fig. IV.39. No que diz respeito à análise de polarização, usamos o princípio da superposição para aplicar apenas a fonte de polarização V DD ao circuito da Fig. IV.42(a) e zeramos a fonte de sinal v s. Como estamos realizando a análise DC do circuito em questão, teremos que os capacitores de acoplamento serão equivalentes a circuitos abertos. Dessa forma, o circuito de polarização do amplificador em porta comum se reduz ao que é ilustrado na Fig. IV.42(b), o qual consiste exatamente no esquema autopolarizado estudado anteriormente na Seção IV.4.2. Portanto, a análise do circuito da Fig. IV.42(b) pode ser realizada através do mesmo procedimento apresentado no Exemplo IV.6. Para analisar o comportamento do amplificador em porta comum para pequenos sinais, aplicamos ao circuito apenas a fonte de sinal v s e zeramos a fonte de polarização V DD, substituindo-a por um curto-circuito para a terra. Além disso, substituímos o JFET pelo seu correspondente modelo de pequenos sinais e tratamos os capacitores de acoplamento como curtos-circuitos. Assim, obtemos o circuito equivalente ilustrado na Fig. IV.43. v o vgs g m vgs R D R L v in R S R F v s Figura IV.43: Circuito equivalente para pequenos sinais do amplificador em porta comum. No circuito da Fig. IV.43, a tensão de pequenos sinais na saída v o é v o = g m v gs R D //R L. (IV.39) 3 O dimensionamento dos capacitores de acoplamento será abordado no capítulo em que estudaremos a resposta em frequência de amplificadores. Por ora, caro leitor, não se preocupe com essa questão.

196 Capítulo IV 199 De acordo com a expressão acima, para obtermos a tensão na saída v o, precisamos calcular a tensão v gs em função da fonte de sinal v s na entrada do amplificador. A partir do circuito de pequenos sinais da Fig. IV.43, temos que v gs = 0 v in, onde a tensão v in pode ser calculada através da equação nodal do terminal de fonte do JFET: v in R F + v in v s R S g m v gs = 0. Substituindo v gs = v in na equação nodal acima, obteremos: ( 1 v in + 1 ) + g m = v s. R S R F R S Para tornar a expressão mais concisa, vamos adotar a seguinte notação: Assim, a equação acima pode ser reescrita da seguinte forma: v in (1 + ) R S = v s R F //(1/g m ) ( ) 1 R F + g m = 1 R F //(1/g m). v in = R F //(1/g m ) R S + R F //(1/g m ) v s. Como v gs = v in, poderemos reescrever (IV.39) de modo que v o seja uma função de v s : ( v o = g m R ) F //(1/g m ) R S + R F //(1/g m ) v s R D //R L. Assim, o ganho de tensão do circuito da Fig. IV.43 será A v = v o R F //(1/g m ) = g m R D //R L v s R S + R F //(1/g m ). (IV.40) Observe que o ganho de tensão (IV.40) é positivo, ou seja, o amplificador em porta comum não é inversor como a configuração em fonte comum estudada na seção anterior. Conforme já havíamos discutido anteriormente, essa característica é uma consequência da inversão de polaridade da tensão de sinal aplicada à junção porta-fonte do JFET. No que diz respeito à impedância de entrada, seu cálculo pode ser feito a partir do circuito exibido na Fig. IV.44(a). Nesse circuito, removemos a fonte de sinal v s, juntamente com a sua impedância de saída R S, e aplicamos uma fonte de teste v t para fazer o cálculo da impedância equivalente vista da entrada ou seja, a impedância vista por essa fonte de teste. Para calcular a v o vgs g m vgs R D R L vgs g m vgs R D R o i t R S R F v t R F (a) (b) Figura IV.44: Cálculo das impedâncias de entrada (a) e de saída (b) do amplificador em porta comum.

197 Capítulo IV 200 impedância de entrada, precisamos obter uma relação matemática entre v t e a corrente i t entregue por essa fonte de teste. Essa relação matemática é obtida a partir da equação nodal do terminal de fonte do JFET: v t R F g m v gs i t = 0. Como v gs = 0 v t no circuito da Fig. IV.44(a), podemos reescrever a equação acima da seguinte forma: ( ) 1 v t + g m = i t. R F A partir dessa expressão, concluímos que a impedância de entrada do amplificador em porta comum da Fig. IV.42(a) é dada por: R i = v t i t = 1 1 = R F //(1/g m ). (IV.41) R F + g m A partir de (IV.41), notamos que o último termo da expressão (IV.40), obtida para o ganho de tensão do amplificador em porta comum, representa exatamente a perda de sinal provocada pelo divisor de tensão formado pela resistência de saída da fonte de sinal R S e a impedância de entrada do amplificador. Além disso, é importante que o leitor perceba que a resistência de entrada do amplificador em porta comum é tipicamente bem menor que a de um amplificador em fonte comum. Isso se deve ao baixo valor que o termo 1/g m pode assumir essa questão ficará mais clara para o leitor no exemplo a seguir. Consequentemente, a perda de sinal provocada pelo divisor de tensão na entrada do amplificador será mais significativa no amplificador em porta comum do que na configuração em fonte comum. Observação É importante salientar que a expressão (IV.41) obtida para a impedância de entrada do amplificador em porta comum poderia ser obtida muito facilmente se adotássemos o modelo T da Fig. IV.33(b) para descrever o comportamento do JFET para pequenos sinais. Empregando o modelo T, o circuito da Fig. IV.44(a) seria redesenhado da seguinte forma: R i v g m v v o 1 R F g m R D R L Assim, a impedância de entrada R i = R F //(1/g m) seria obtida a partir de uma simples inspeção do circuito acima. Finalmente, para obter a impedância de saída do amplificador em porta comum, empregamos o circuito apresentado na Fig. IV.44(b), onde a fonte de sinal v s foi zerada ou seja, substituída por um curto-circuito e a impedância de carga R L foi removida. Nesse circuito, a tensão v gs será v gs = 0 g m v gs R F //R S.

198 Capítulo IV 201 Consequentemente, teremos que v gs (1 + g m R F //R S ) = 0, cuja única solução possível é v gs = 0. A partir desse resultado, temos que a fonte de corrente controlada g m v gs no circuito da Fig. IV.44(b) também será nula. Como uma fonte de corrente nula é equivalente a um circuito aberto, então, teremos que a impedância de saída do amplificador em porta comum será: R o = R D. (IV.42) Note que essa impedância de saída é a mesma obtida em (IV.38) para o amplificador em fonte comum. Essa coincidência já era esperada, tendo-se em vista que o sinal de saída é tomado no mesmo terminal do JFET em ambas as configurações amplificadoras. A seguir é apresentado um exemplo de análise de um amplificador em porta comum, para que o leitor adquira uma noção sobre a ordem de grandeza típica assumida pelo ganho de tensão (IV.40) e as impedâncias de entrada (IV.41) e de saída (IV.42). Exemplo iv.9 O Amplificador em Porta Comum apresentado na figura abaixo foi construído com um JFET onde I DSS = 8,0 ma e V P = 4,0 V. Para esse amplificador, calcule o ganho de tensão para pequenos sinais e as suas impedâncias de entrada e de saída. V DD = 10 V R F 1,0 k R D 2,0 k v o J 1 R S R L 10 k 100 v s Solução: O circuito de polarização do amplificador em porta comum acima é praticamente igual ao do circuito do Exemplo IV.8. A única diferença é que o circuito de polarização deste amplificador em porta comum não possui o resistor R G. No entanto, como a corrente de polarização na porta do JFET é nula, chegamos à conclusão de que a tensão V G também era nula no circuito de polarização do Exemplo IV.8. Consequentemente, a corrente de polarização I D = 2,0 ma, obtida naquele exemplo, será exatamente igual à corrente de polarização do transistor J 1 no amplificador em porta comum acima. De posse dessa corrente de polarização, podemos obter a transcondutância g m do modelo de pequenos sinais do JFET: g m = 2 IDSS V P ( ) 1 VGS = 2 IDSS V P V P ( 1 + ) RF ID = 2,0 ma/v. V P

199 Capítulo IV 202 A partir da expressão (IV.40), podemos obter o ganho de tensão do amplificador para pequenos sinais: A v = g m R D //R L R F //(1/g m) = 2,56 V/V. R S + R F //(1/g m) Finalmente, podemos utilizar as expressões (IV.41) e (IV.42) para obter as impedâncias de entrada e de saída, respectivamente: R i = R F //(1/g m) = 333,3 Ω, R o = R D = 2,0 kω. Comparando os resultados obtidos nos Exemplos IV.8 e IV.9, a diferença mais notável está no fato de que a impedância de entrada do amplificador em porta comum é significativamente menor que aquela obtida na configuração em fonte comum. Conforme mencionamos anteriormente, essa diferença se deve ao fato de que a impedância de entrada da configuração em porta comum depende de 1/g m, que assume tipicamente valores baixos. Uma consequência dessa baixa impedância de entrada é a maior perda de sinal experimentada na entrada do amplificador, em virtude do divisor de tensão formado por R S e R i. No caso do amplificador em fonte comum do Exemplo IV.8, o ganho desse divisor de tensão foi de R i R G = = 0,9999 V/V. R S + R i R S + R G Já no caso do amplificador em porta comum do Exemplo IV.9, esse mesmo divisor de tensão apresentou um ganho de R i R F //(1/g m ) = = 0,7692 V/V. R S + R i R S + R F //(1/g m ) Uma consequência disso foi o menor ganho de tensão, em módulo, que o amplificador em porta comum apresentou em comparação com a versão em fonte comum. Portanto, apesar da vantagem de apresentar um ganho de tensão não inversor, a grande desvantagem da configuração em porta comum está na sua baixa impedância de entrada. IV Amplificador em Dreno Comum Após estudarmos as configurações amplificadoras em fonte comum e em porta comum, resta-nos ainda realizar o estudo do Amplificador em Dreno Comum. Na Fig. IV.45(a) é apresentado o circuito de um amplificador desse tipo, o qual emprega o esquema de polarização do tipo autopolarizado, ilustrado na Fig. IV.45(b). V DD I D V DD R S v s R G R F J 1 R L v o R G V GS J 1 R F (a) (b) Figura IV.45: Amplificador em Dreno Comum (a), juntamente com o seu circuito de polarização (b).

200 Capítulo IV 203 Nesse amplificador, a fonte de sinal v s é aplicada ao terminal de porta através de um capacitor de acoplamento, cujo objetivo é evitar que o nível médio do sinal de entrada (offset) interfira na polarização do JFET. Já o sinal de saída é tomado no terminal de fonte, onde conectamos a carga R L através de outro capacitor de acoplamento. Novamente estamos considerando que ambos os capacitores de acoplamento foram dimensionados de modo a operar como circuitos abertos em DC e como curtos-circuitos na faixa de frequências do sinal v s. No circuito da Fig. IV.45(a) também notamos que o terminal de dreno do transistor J 1 está conectado diretamente à fonte de polarização V DD. Dessa forma, na análise de pequenos sinais quando a fonte V DD é zerada o terminal de dreno do JFET estará conectado à terra ou seja, a parcela de pequenos sinais da tensão de dreno será nula. Portanto, o amplificador da Fig. IV.45(a) é classificado como dreno comum, porque, do ponto de vista de pequenos sinais, esse terminal do JFET está conectado à referência comum entre as tensões de entrada v s e de saída v o. Observação Observe, caro leitor, que novamente houve a necessidade da inclusão do resistor R G no circuito da Fig. IV.45(a). Do mesmo modo que na configuração em fonte comum, a necessidade da inclusão desse resistor se deve ao fato de que o sinal de entrada é aplicado ao terminal de porta. Assim, a presença de R G permite que exista uma parcela de sinal não nula no terminal de porta do JFET, embora a parcela de polarização V G seja igual a zero. A análise do comportamento do amplificador em dreno comum para pequenos sinais também é realizada através da aplicação do princípio da superposição, onde a fonte de polarização V DD é zerada ou seja, substituída por um curto-circuito para a terra e apenas a fonte de sinal v s é aplicada ao circuito. Além disso, os capacitores de acoplamento são tratados como curtos-circuitos e o comportamento físico do JFET é aproximado pelo seu modelo linearizado para pequenos sinais. Dessa forma, o circuito equivalente para a análise de sinais do amplificador da Fig. IV.45(a) fica conforme ilustrado na Fig. IV.46. R S v s R G vgs g m vgs v o R F R L Figura IV.46: Circuito equivalente para pequenos sinais do amplificador em dreno comum. Nesse circuito, a parcela de sinal da tensão na saída é dada por v o = g m v gs R F //R L, onde a tensão v gs pode ser calculada através de: v gs = R G R S + R G v s v o.

201 Capítulo IV 204 Consequentemente, podemos reescrever a expressão para a tensão na saída da seguinte forma: ( ) RG v o = g m v s v o R F //R L R S + R G v o (1 + g m R F //R L ) = g m v o = R G R S + R G v s R F //R L g m R F //R L (1 + g m R F //R L ) R G v s. R S + R G Portanto, o ganho de tensão de pequenos sinais proporcionado pelo amplificador em dreno comum da Fig. IV.46 é dado por: A v = v o v s = g m R F //R L (1 + g m R F //R L ) R G R S + R G. (IV.43) Observe que a expressão (IV.43) indica que o amplificador em dreno comum proporciona um ganho de tensão A v < 1 da mesma forma que o amplificador em coletor comum construído com transistor bipolar. Apesar da desvantagem de apresentar um baixo ganho de tensão, a configuração em dreno comum tem como vantagem os valores alcançados pelas suas impedâncias de entrada e de saída. Para obter a impedância de entrada para pequenos sinais do circuito da Fig. IV.46, adotamos o esquema ilustrado na Fig. IV.47(a), onde a fonte de sinal de entrada v s, juntamente com a sua impedância de saída R S, foram removidas. Assim, a impedância vista da entrada do amplificador é dada por: R i = R G. (IV.44) Como a corrente de polarização no resistor R G é nula, essa resistência não afeta a polarização do JFET. Dessa forma, o projetista tem total liberdade para escolher o valor de R G que resulte em um valor adequado para a impedância de entrada do amplificador permitindo que o amplificador exiba uma impedância de entrada bastante elevada. R S vg = 0 R i R G vgs g m vgs R G vgs g m vgs i t v o R F R L R F v t (a) (b) Figura IV.47: Cálculo das impedâncias de entrada (a) e de saída (b) do amplificador em dreno comum. No que diz respeito à impedância de saída, o método adotado aqui para calculá-la é ilustrado na Fig. IV.47(b). Nesse esquema, a fonte de sinal v s foi zerada para não influenciar no resultado e a resistência de carga R L foi removida do circuito tendo-se em vista que a carga não faz parte do amplificador. Além disso, foi aplicada uma fonte de teste v t ao nó de saída do amplificador. Assim, calculando-se a corrente i t entregue por essa fonte ao circuito, poderemos obter a impedância de saída do amplificador fazendo-se R o = v t /i t.

202 Capítulo IV 205 Como a fonte de sinal v s foi zerada no circuito da Fig. IV.47(b), então, teremos que v g = 0 no terminal de porta do transistor. Embora v g = 0, o leitor deve observar que v gs = 0 v t nesse circuito. Assim, para obtermos a corrente i t, podemos escrever a equação nodal do nó de saída do amplificador: v t R F g m v gs i t = 0 v t R F g m ( v t ) i t = 0 A partir da equação nodal acima, podemos chegar à uma relação matemática entre v t e i t : ( ) 1 v t + g m = i t R F v t R F //(1/g m ) = i t de onde obtemos a impedância de saída do amplificador em dreno comum: R o = v t i t = R F //(1/g m ). (IV.45) Em virtude dos valores típicos que a transcondutância g m pode assumir, teremos que a impedância de saída do amplificador em dreno comum é significativamente mais baixa que aquelas conseguidas com o JFET nas demais configurações amplificadoras estudadas até aqui. No exemplo a seguir, é apresentada a análise de um amplificador para que o leitor tenha uma noção dos valores numéricos que os parâmetros de desempenho podem alcançar na configuração em dreno comum. Exemplo iv.10 O Amplificador em Dreno Comum apresentado na figura abaixo foi construído com um JFET onde I DSS = 8,0 ma e V P = 4,0 V. Para esse amplificador, calcule o ganho de tensão para pequenos sinais e as suas impedâncias de entrada e de saída. V DD = 5,0 V v s R S 100 R G 1,0 M R F 1,0 k J 1 v o R L 10 k Solução: O circuito de polarização do amplificador em dreno comum acima é praticamente igual ao do circuito adotado no Exemplo IV.8. A única diferença é que o circuito de polarização deste exemplo não possui o resistor de dreno R D. No entanto, como a corrente de polarização não depende de R D desde que o JFET esteja operando no modo ativo, então, a corrente de polarização I D = 2,0 ma, obtida naquele exemplo, será exatamente igual à corrente de polarização do transistor J 1 no amplificador em dreno comum acima. Assim, para esse ponto de polarização, podemos obter a transcondutância g m do modelo de pequenos

203 Capítulo IV 206 sinais do JFET: g m = 2 IDSS V P ( ) 1 VGS = 2 IDSS V P V P ( 1 + ) RF ID = 2,0 ma/v. V P A partir da expressão (IV.43), podemos obter o ganho de tensão do amplificador para pequenos sinais: A v = g m R F //R L (1 + g m R F //R R G = 0,645 V/V. L) R S + R G Finalmente, podemos utilizar as expressões (IV.44) e (IV.45) para obter as impedâncias de entrada e de saída, respectivamente: R i = R G = 1,0 MΩ, R o = R F //(1/g m) = 333,3 Ω. Ao compararmos os resultados do exemplo acima com aqueles obtidos com as demais configurações amplificadoras, notamos que a impedância de entrada da configuração dreno comum é bem maior que aquela verificada no amplificador em porta comum do Exemplo IV.9, mas é exatamente a mesma apresentada pelo circuito em fonte comum do Exemplo IV.8. Todavia, no que diz respeito à impedância de saída, o amplificador em dreno comum apresentou o menor valor de R o entre todas as configurações. Na Tabela IV.1 é apresentado um quadro comparativo entre os parâmetros de desempenho ganho de tensão, impedâncias de entrada e de saída das três configurações amplificadoras que podem ser obtidas com o JFET. Esse quadro comparativo será bastante útil para que o projetista seja capaz de escolher qual configuração ou combinação delas é mais adequada para atender às especificações de um determinado projeto. Tabela IV.1: Quadro comparativo entre as configurações básicas de amplificadores com JFET. Parâmetro Fonte Comum Porta Comum Dreno Comum Ganho de Tensão A v < 1,0 A v > +1,0 0 < A v < 1,0 R i Alta Baixa Alta R o Alta Alta Baixa Observação Por fim, vamos comparar os resultados obtidos aqui para o amplificador em dreno comum com aqueles obtidos no Exemplo III.19 para o amplificador em coletor comum construído com transistor bipolar: Apesar de ambos os amplificadores exibirem um ganho de tensão menor que a unidade, o amplificador em coletor comum (A v = 0,883 V/V) apresentou um ganho maior que a configuração em dreno comum (A v = 0,645 V/V). A razão para essa diferença se deve à maior transcondutância g m obtida com transistores bipolares. A impedância de entrada do amplificador em dreno comum (R i = 1,0 MΩ) é significativamente maior que a fornecida pelo amplificador em coletor comum (R i = 8,8 kω). A razão para isso é a ausência de corrente de porta no JFET, que nos permite adotar valores bem elevados para a resistência R G no circuito da Fig. IV.45(a).

204 Capítulo IV 207 A impedância de saída do amplificador em coletor comum (R o = 21,2 Ω) apresentou um valor bem menor que o proporcionado pelo circuito em dreno comum (R o = 333,3 Ω). A razão para isso também está relacionada com o valor mais elevado da transcondutância g m verificado em transistores bipolares. IV Limites de Excursão de Sinal da Saída Até este ponto, estudamos o uso do JFET na construção de circuitos amplificadores de sinal. Nesse estudo, nós aproximamos o comportamento não linear do JFET por um modelo linearizado, válido exclusivamente para pequenos sinais aplicados à entrada. Uma das vantagens dessa aproximação linear foi a possibilidade de se empregar o princípio da superposição para analisarmos isoladamente a polarização do transistor e o comportamento do amplificador com respeito ao sinal de entrada. Entretanto, o JFET irá funcionar como um elemento amplificador razoavelmente linear apenas enquanto ele estiver operando no modo de saturação. Caso o sinal aplicado à entrada do amplificador seja grande o suficiente para levar o transistor a operar no modo de corte ou de triodo, o sinal na saída será distorcido e não preservará a mesma forma de onda que o sinal de entrada. Evidentemente, esse comportamento é indesejável para um amplificador de sinais. Por essa razão, nesta seção estamos interessados em calcular quais são os limites de excursão que o sinal na saída de um amplificador pode atingir, sem que o JFET deixe de operar no modo de saturação. Para isso, vamos iniciar nosso estudo com o amplificador básico da Fig. IV.48(a). Posteriormente, os resultados obtidos para esse circuito serão estendidos para amplificadores práticos. No circuito da Fig. IV.48(a) a tensão na saída v o = v DS é dada por: v DS = V DD R D i D. Essa mesma expressão pode ser reescrita da seguinte forma: i D = V DD R D 1 R D v DS. (IV.46) Perceba que (IV.46) representa a equação de uma reta no gráfico i D v DS, a qual é denominada reta V DD i D R D v o V DD R D i D v GS = 0 J 1 vgs I D Q v GS = V GS V GS v GS < V P V DS V DD v DS (a) (b) Figura IV.48: Amplificador básico com JFET (a) e sua reta de carga (b) na característica i D v DS.

205 Capítulo IV 208 de carga por estar associada ao comportamento elétrico da carga resistiva R D. A representação gráfica dessa reta de carga está ilustrada na Fig. IV.48(b), juntamente com as curvas características do JFET obtidas para diferentes tensões de entrada v GS. Observação Note que na equação (IV.46) estamos levando em consideração tanto o efeito das parcelas de polarização, como as de pequenos sinais das tensões e das correntes. Isso é absolutamente necessário, porque nós estamos interessados em calcular os pontos em que o amplificador deixa de operar de forma aproximadamente linear. Consequentemente, não podemos usar o princípio da superposição para separar as parcelas de polarização e de pequenos sinais. A partir da Fig. IV.48(b), podemos estimar graficamente qual será a tensão que o amplificador exibirá na saída v o = v DS como resultado da aplicação de uma tensão v GS na entrada. Para isso, basta obter o ponto de cruzamento entre a reta de carga e a curva característica do JFET que corresponde ao seu comportamento para a entrada v GS em questão. Realizando esse procedimento para uma faixa de tensões de entrada v GS, obteremos o gráfico da Fig. IV.49 que associa uma tensão v DS na saída do amplificador para cada tensão v GS aplicada na entrada. Esse gráfico é conhecido como Curva Característica de Transferência de Tensão do amplificador. Corte v DS V DD v o Q V DS V P V GS Triodo v GS vgs Figura IV.49: Curva característica de transferência de tensão do amplificador básico da Fig. IV.48(a), mostrando a distorção que o comportamento não linear do JFET pode causar no sinal de saída. Observando a curva característica da Fig. IV.49, notamos três regiões de operação bem distintas. Para v GS V P, o JFET estará operando no modo de corte. Assim, teremos uma corrente de dreno i D = 0, resultando em uma tensão constante na saída v DS = V DD. Já no intervalo em que (v GS V P ) v DS < V DD, temos o comportamento do circuito quando o JFET está operando no modo de saturação. Observe que a relação entre v DS e v GS é aproximadamente linear nessa porção do gráfico. Infelizmente, esse comportamento aproximadamente linear deixa de existir para v DS < (v GS V P ), o que corresponde à operação do JFET no modo de triodo. Portanto, a curva de transferência de tensão da Fig. IV.49 mostra claramente que o comportamento aproximadamente linear do amplificador é garantido apenas quando a tensão na saída v DS assume valores na faixa em que o JFET está operando no modo de saturação. A distorção causada pelo comportamento não linear do JFET também pode ser visualizada na Fig. IV.49, onde um sinal senoidal de entrada v gs é superposto à tensão de polarização V GS e

206 Capítulo IV 209 aplicado à entrada do amplificador. Como a amplitude do sinal v gs é grande o suficiente para levar o JFET a operar fora do modo de saturação, então, a forma de onda do sinal de saída v o acabou sendo achatada em ambas as suas extremidades. Observação Note, caro leitor, que a tensão de polarização V GS da Fig. IV.49 foi estrategicamente escolhida de modo a posicionar o ponto de polarização Q também conhecido como ponto quiescente nas proximidades do meio da região em que JFET está operando no modo de saturação. Essa prática de projeto tem como objetivo maximizar os limites de excursão positivo e negativo que um sinal pode apresentar na saída sem ser fortemente distorcido. A análise gráfica apresentada acima nos mostrou que os limites de excursão de sinal na saída do amplificador básico da Fig. IV.48(a) são atingidos quando o JFET deixa de operar no modo de saturação e entra no modo de corte ou de triodo. Agora o nosso objetivo é calcular quantitativamente quais são os limites de excursão que o sinal da saída do amplificador pode atingir sem exibir uma considerável distorção. De acordo com a Fig. IV.49, o limite máximo da excursão positiva do sinal na saída v o é atingido quando o JFET entra no modo de corte. Esse limite de excursão pode ser caracterizado matematicamente como sendo o ponto em que a corrente total no dreno do JFET é i D = 0. No circuito da Fig. IV.48(a), a corrente de dreno no transistor é dada por i D = (V DD v DS )/R D, onde a tensão v DS é composta pela superposição das suas parcelas de polarização V DS e de sinal v o. Assim, ao atingirmos o limite máximo v omax de excursão do sinal na saída, teremos que V DD (V DS + v omax ) R D = 0. Resolvendo a equação acima, obteremos a máxima amplitude que a parcela de sinal na saída pode exibir em sua excursão positiva: v omax = V DD V DS R D = V DD V DS. R D (IV.47) Lembrando que o termo (V DD V DS )/R D é exatamente igual à parcela de polarização I D da corrente de dreno no JFET da Fig. IV.48(a), podemos escrever (IV.47) da seguinte forma alternativa: v omax = R D I D. (IV.48) Ou seja, os resultados acima nos mostram que a máxima amplitude que a parcela de sinal na saída pode atingir em sua excursão positiva é dada pela tensão de polarização sobre o resistor R D. No que diz respeito ao limite mínimo da excursão negativa do sinal na saída, a curva da Fig. IV.49 nos indica que esse limite é atingido quando o JFET passa a operar no modo de triodo. Da Seção IV.1, sabemos que a fronteira entre os modos de saturação e de triodo acontece quando v DS = v GS V P.

207 Capítulo IV 210 Considerando que v GS = V GS + v gs e que nesse ponto de transição para o modo de triodo temos que v DS = V DS + v omin, podemos reescrever a expressão acima na seguinte forma: V DS + v omin = V GS + v gs V P. Se considerarmos que a parcela de sinal da tensão na saída ainda não começou a ser distorcida quando o JFET atinge a fronteira entre os modos de saturação e triodo, então, poderemos escrever que v gs = v omin /A v. Assim, a expressão acima fica: V DS + v omin = V GS + v omin A v V P. Resolvendo essa equação, obteremos uma estimativa para o limite mínimo que a excursão negativa do sinal na saída pode atingir: v omin = V DS (V GS V P ) 1 1/A v. (IV.49) Neste ponto é importante recordarmos que o JFET deve estar polarizado com V DS V GS V P para estar garantidamente no modo de saturação. Além disso, se definirmos V DSsat = V GS V P como sendo a menor tensão DC que o transistor pode apresentar entre os terminais de dreno e fonte para garantir a polarização no modo de saturação, a expressão (IV.49) poderá ser escrita da seguinte forma: v omin = V DS V DSsat 1 1/A v. (IV.50) Dessa forma, a expressão (IV.50) nos indica que o limite de excursão v omin depende da diferença entre V DS e o limiar mínimo V DSsat para essa mesma tensão de polarização. Observação É importante deixar claro para o leitor que os limites de excursão de sinal da saída obtidos em (IV.48) e (IV.50) dependem exclusivamente do circuito de polarização DC do amplificador. Portanto, ao projetar um amplificador, o projetista deve dimensionar o circuito de polarização de modo a levar em consideração as especificações desejadas para a excursão de sinal na saída. Usualmente, os projetistas dimensionam o circuito de polarização DC de modo a garantir limites de excursão simétricos na saída do amplificador. Para isso, impõe-se a seguinte restrição: v omax = v omin. Uma vez calculados os limites de excursão de sinal na saída do amplificador básico da Fig. IV.48(a), podemos adotar a mesma metodologia apresentada aqui para obter quantitativamente os limites de excursão de sinal na saída de outros amplificadores. A seguir, mostraremos o cálculo dos limites de excursão em exemplos práticos de circuitos amplificadores nas três configurações básicas. Limites de Excursão do Amplificador em Fonte Comum Na Fig. IV.50 é apresentado o mesmo amplificador na configuração fonte comum estudado na Seção IV.6.1, onde o transistor J 1 foi polarizado usando o esquema autopolarizado. Nessa figura também são exibidas as formas de onda das tensões medidas nos terminais de dreno (v D ) e fonte

208 Capítulo IV 211 v D V V D DD i R RD D v t v v s v D R S R L v o v S R G R F J 1 i L v v S 0 t V S t Figura IV.50: Amplificador na configuração fonte comum, mostrando a distorção do sinal na saída causada pelo comportamento não linear do JFET. (v S ) do JFET e na saída (v o ) do amplificador. Essas formas de onda mostram o que aconteceria se um sinal senoidal v s fosse aplicado à entrada do amplificador com amplitude grande o suficiente para levar o JFET a operar nos modos de corte e de triodo durante alguns trechos do período da senoide. Observe que o gráfico da tensão v S no terminal de fonte é constante. Isso é uma consequência do capacitor de bypass conectado a esse terminal, que é o responsável por anular a parcela de sinal nesse nó do circuito. Assim, a tensão no terminal de fonte apresenta apenas a sua parcela de polarização DC, ou seja, v S = V S. Por outro lado, a Fig. IV.50 mostra que a forma de onda da tensão v D no dreno do JFET é composta pelas suas parcelas de polarização e de sinal. Como o capacitor de acoplamento conectado à saída do amplificador opera como um curto-circuito para a faixa de frequências do sinal, temos que a parcela de sinal em v D é igual à forma de onda da tensão na saída v o. Entretanto, como o capacitor de acoplamento atua como um circuito aberto para a parcela de polarização, a forma de onda da tensão na saída não apresenta nenhuma parcela DC. Desse modo, temos que v D = V D + v o. Embora não seja mostrada na Fig. IV.50, a forma de onda da tensão v G no terminal de porta do JFET também é formada pela superposição das parcelas de polarização e de sinal, onde v G = V G +v g. No caso específico do circuito da Fig. IV.50, a tensão de polarização V G é igual a zero. Entretanto, para tornar gerais os resultados apresentados nesta seção, vamos considerar o termo V G em todas as nossas deduções matemáticas. Além disso, o leitor deve ter em mente que a parcela de sinal v g no terminal de porta não é igual ao sinal de entrada v s em virtude do divisor de tensão formado por R S e R G no circuito da Fig. IV.50. Para expressar v g como uma função da tensão na saída v o, vamos considerar que v g = v o /A, onde A é definido como sendo o ganho de tensão entre v g e v o enquanto a tensão na saída não ultrapassar os limites de excursão de sinal. No caso do amplificador em fonte comum da Fig. IV.50, o seu modelo de pequenos sinais apresentado na Fig. IV.40 nos leva à conclusão de que A = g m R D //R L. Consequentemente, a tensão total no terminal de porta do amplificador em fonte comum poderá ser expressa por v G = V G + v o A. No que diz respeito à corrente de dreno, a presença da carga R L no circuito da Fig. IV.50 faz

209 Capítulo IV 212 com que: i D = i RD i L = V DD v D R D v o R L. Como a tensão total no terminal de dreno é dada por v D = V D + v o, então, i D = V DD (V D + v o ) R D v o R L. Observe na expressão acima que a corrente de dreno i D tende a diminuir conforme a tensão na saída v o cresce. Dessa forma, a tensão na saída deve ser mantida em uma faixa de valores de modo a garantir que i D > 0, evitando que o JFET entre no modo de corte. Assim, para que o transistor não entre em corte: Resolvendo essa equação, obteremos: i D > 0 V DD (V D + v o ) R D V DD V D R D > v o v o R L > 0. ( ). R D R L Reconhecendo que (1/R D + 1/R L ) = 1/(R D // R L ) e que a corrente de polarização do JFET é I D = (V DD V D )/R D, podemos reescrever a condição acima de uma forma mais concisa: v o < I D R D //R L. Essa condição nos mostra que existe um limite superior v omax que a excursão de sinal na saída poderá atingir de modo que o JFET não entre no modo de corte. Então, de acordo com a expressão acima, conclui-se que esse limite máximo de excursão é v omax = I D R D //R L. (IV.51) Observação Caso a carga R L seja desconectada da saída do amplificador da Fig. IV.50, teremos uma alteração no limite máximo de excursão de sinal na saída, onde o novo valor de v omax pode ser obtido fazendo R L na expressão (IV.51). Dessa forma, obtemos v omax = I D R D, que vem a ser exatamente a mesma expressão obtida em (IV.48) para o amplificador da Fig. IV.48(a). Observe também, caro leitor, que quanto menor for a resistência de carga R L, menor será o limite máximo v omax. Para evitar que o JFET entre no modo de triodo durante a operação do amplificador da Fig. IV.50, precisamos garantir que v DS v GS V P.

210 Capítulo IV 213 Considerando que v D = V D + v o, v S = V S e v G = V G + v o /A, podemos reescrever a condição acima da seguinte forma: V D + v o V S V G + v o A V S V P ( v o 1 1 ) V DS + V GS V P. A v o V DS (V GS V P ). 1 1/A De acordo com essa inequação, o JFET não entrará no modo de triodo se a tensão na saída v o estiver acima de um limite mínimo. Portanto, a partir do resultado acima, concluímos que o limite inferior da excursão de sinal na saída do amplificador da Fig. IV.50 será v omin = V DS (V GS V P ). 1 1/A Se definirmos V DSsat = V GS V P como sendo a tensão V DS mínima para garantir a polarização do JFET no modo de saturação, podemos reescrever a expressão acima da seguinte forma: v omin = V DS V DSsat 1 1/A. (IV.52) Observe que esse limite inferior não é influenciado pela resistência de carga R L. Consequentemente, esse resultado é exatamente igual àquele obtido anteriormente em (IV.50) para o amplificador básico da Fig. IV.48(a). Limites de Excursão do Amplificador em Porta Comum Na Fig. IV.51 é apresentado o mesmo amplificador na configuração porta comum estudado na Seção IV.6.2. Também são ilustradas as formas de onda das tensões medidas nos terminais de dreno (v D ) e fonte (v S ) do JFET e na saída (v o ) do amplificador. A exemplo do que foi verificado no amplificador em fonte comum da Fig. IV.50, a tensão no terminal de dreno do JFET é dada pela superposição das parcelas de polarização DC e de pequenos sinais. Como a parcela de pequenos sinais da tensão no dreno é igual à tensão na saída v o, podemos escrever que v D = V D + v o. No caso da tensão no terminal de fonte do JFET, esta é composta pela superposição da sua R D V DD i RD v D V D t v v v D J 1 R S RL v o i L v 0 t v S R F v s v S V S t Figura IV.51: Amplificador na configuração porta comum, mostrando a distorção do sinal na saída causada pelo comportamento não linear do JFET.

211 Capítulo IV 214 parcela de polarização DC V S e de uma fração v s do sinal de entrada v s. Assim, podemos escrever que v S = V S + v s. Já a tensão no terminal de porta é constante e igual a zero ou seja, a tensão de polarização é nula e não há uma parcela de pequenos sinais. O fato de a tensão de polarização ser igual a zero é uma consequência do uso do circuito autopolarizado, que estabelece V G = 0 na porta do JFET. Para tornar nossas conclusões mais gerais, vamos considerar em nossa análise que v G = V G, ou seja, a tensão no terminal de porta é formada apenas pela parcela de polarização a qual é V G = 0 no caso específico de um circuito de polarização autopolarizado. No que diz respeito à corrente de dreno no JFET, o circuito da Fig. IV.51 nos indica que i D = i RD i L = V DD v D R D v o R L. Como a tensão total no terminal de dreno é dada por v D = V D + v o, então, i D = V DD (V D + v o ) R D v o R L. Para evitar que o JFET J 1 entre no modo de corte, precisamos garantir que Resolvendo essa equação, obteremos: i D > 0 V DD (V D + v o ) R D V DD V D R D > v o v o R L > 0. ( ). R D R L Considerando novamente que (1/R D + 1/R L ) = 1/(R D //R L ) e I D = (V DD V D )/R D, podemos reescrever a condição acima da seguinte forma: v o < I D R D //R L. Essa condição nos mostra o limite superior v omax que a excursão de sinal na saída poderá atingir de modo que o JFET não entre no modo de corte: v omax = I D R D //R L. (IV.53) Observação Note, caro leitor, que o limite superior obtido em (IV.53) é exatamente o mesmo obtido em (IV.51) para o amplificador em fonte comum da Fig. IV.50. Isso é uma consequência do fato de que em ambos os amplificadores o sinal de saída é tomado no mesmo terminal do JFET. Portanto, já esperávamos que os limites de excursão de ambas as configurações fossem bem semelhantes. Para evitar que o JFET entre no modo de triodo durante a operação do amplificador da Fig. IV.51, precisamos garantir que v DS v GS V P.

212 Capítulo IV 215 Considerando que v D = V D + v o, v S = V S + v s e v G = V G, podemos reescrever a condição acima da seguinte forma: V D + v o (V S + v s) V G (V S + v s) V P v o V DS + V GS V P. v o [V DS (V GS V P )]. De acordo com essa inequação, o JFET não entrará no modo de triodo se a tensão na saída v o estiver acima de um limite mínimo. Portanto, a partir do resultado acima, concluímos que o limite inferior da excursão de sinal na saída do amplificador da Fig. IV.51 será v omin = [V DS (V GS V P )]. Se definirmos V DSsat = V GS V P como sendo a tensão V DS mínima para garantir a polarização do JFET no modo de saturação, podemos reescrever a expressão acima da seguinte forma: v omin = (V DS V DSsat ). (IV.54) Observe que esse limite inferior é ligeiramente diferente daquele obtido em (IV.52) para o amplificador em fonte comum. Isso acontece porque a condição para a operação no modo de saturação (v DS v GS V P ) depende da tensão no terminal de porta do JFET. Portanto, como as tensões de porta nos amplificadores das Figs. IV.50 e IV.51 são diferentes, já esperávamos uma diferença nos limites mínimos de excursão de sinal. Limites de Excursão do Amplificador em Dreno Comum Na Fig. IV.52 é apresentado o mesmo amplificador na configuração dreno comum estudado na Seção IV.6.3. Também são ilustradas as formas de onda das tensões medidas nos terminais de dreno (v D ), porta (v G ) e fonte (v S ) do JFET e no terminal de saída (v o ) do amplificador. v G V DD v D V G t V DD t v s R S R G v S v S R F v D J 1 i RF R L v o i L v v 0 v t v S V S t Figura IV.52: Amplificador na configuração dreno comum, mostrando a distorção do sinal na saída causada pelo comportamento não linear do JFET. Neste amplificador, a tensão v D no terminal de dreno é constante e igual a V CC, já que este terminal está conectado diretamente à fonte de polarização do circuito. Como a parcela de sinal da tensão no dreno será nula, também podemos escrever que v D = V D, onde a parcela de polarização V D = V DD. Por outro lado, a tensão v S no terminal de fonte é composta pelas suas parcelas de polarização e de pequenos sinais. Como o capacitor de acoplamento conectado à saída do amplificador

213 Capítulo IV 216 opera como um curto-circuito para a faixa de frequências do sinal v o, temos que v S = V S + v o. A tensão no terminal de porta do JFET também é composta pelas parcelas de polarização e de pequenos sinais, ou seja, v G = V G + v g. No caso específico do circuito da Fig. IV.52, temos que a parcela de polarização é V G = 0. No que diz respeito à parcela de pequenos sinais, temos que v g = v o /A, onde A é o ganho de tensão entre v g e a saída v o, dado por: A = v o = g m R F //R L. v g 1 + g m R F //R L Essa expressão foi obtida a partir da análise do circuito equivalente para pequenos sinais ilustrado na Fig. IV.46 a dedução da expressão acima é deixada como exercício para o nosso amigo leitor. Assim, podemos expressar matematicamente a tensão no terminal de porta do JFET como sendo v G = V G + v o /A. Em relação à corrente de dreno no circuito da Fig. IV.52, podemos expressá-la como sendo a soma das correntes nos resistores R F e R L : i D = i RF + i L = v S + v o = V S + v o + v o. R F R L R F R L Para que o JFET não entre em corte durante a operação do amplificador da Fig. IV.52, devemos garantir que V S + v o R F V S R F + v o i D > 0 + v o R L > 0 ( 1 R F + 1 R L ) > 0. Reconhecendo que I D = V S /R F e que (1/R F + 1/R L ) = 1/(R F // R L ), poderemos reescrever a inequação acima de uma forma mais concisa: v o > R F //R L I D. De acordo com essa condição, notamos que existe um limite inferior de tensão que o sinal na saída v o poderá assumir sem que o JFET entre no modo de corte. Dessa forma, concluímos que o limite mínimo que a excursão de sinal na saída pode assumir será: v omin = R F //R L I D. (IV.55) Observação Qualitativamente, podemos interpretar o comportamento do amplificador da Fig. IV.52 no semiciclo negativo (v o < 0) da seguinte forma: quando o sinal na saída começa a decrescer a partir de v o = 0, a tensão no terminal de fonte v S também decresce na mesma proporção. Esse decrescimento de v S resulta em uma progressiva redução na corrente que circula pelo resistor R F, pois i RF = v S/R F. Por outro lado, como v o < 0, a corrente drenada pela carga R L se torna negativa isto é, inverte o seu sentido em relação ao que está ilustrado na Fig. IV.52 e também vai aumentando em módulo, pois i L = v o/r L. Então, em virtude da diminuição de i RF e do aumento no módulo de i L, a corrente de dreno i D = i RF + i L = i RF i L vai progressivamente decrescendo conforme a tensão de sinal v o vai diminuindo. Essa situação só pode ser mantida enquanto i RF > i L, pois quando i L atingir o mesmo valor que i RF, teremos i D = i RF i L = 0 e o transistor entrará em corte.

214 Capítulo IV 217 Para evitar que o JFET entre no modo de triodo, devemos garantir que v DS v GS V P. Recordando que v D = V D, v S = V S + v o e v G = V G + v o /A, podemos escrever que ( V D (V S + v o ) V G + v o A V DS V GS + v o A V P. ) (V S + v o ) V P. v o [V DS (V GS V P )] A. De acordo com essa expressão, notamos que a tensão na saída v o deve se manter abaixo de um limite máximo para garantir a operação do JFET fora do modo de triodo. Dessa forma, concluímos que o limite máximo que a excursão de sinal na saída pode assumir será: v omax = [V DS (V GS V P )] A. (IV.56) Se definirmos novamente V DSsat = V GS V P como sendo a tensão V DS mínima para garantir a polarização do JFET no modo de saturação, podemos reescrever a expressão acima da seguinte forma: v omax = (V DS V DSsat ) A. (IV.57) Como o ganho A verificado em um amplificador em dreno comum assume valores no intervalo 0 < A < 1, temos que o limite superior de excursão de sinal v omax é ligeiramente menor que a diferença V DS V DSsat. Observe, caro leitor, que os mecanismos que limitam a excursão de sinal na saída do amplificador em dreno comum são os mesmos estudados para o amplificador em fonte comum ou seja, os limites de excursão são atingidos quando o JFET entra no modo de corte ou de triodo. Entretanto, a principal diferença está no fato de que no amplificador em dreno comum o transistor entra em triodo quando a tensão na saída atinge v omax e entra em corte quando a saída chega em v omin, enquanto que no amplificador em fonte comum a situação é exatamente oposta. Observação Nesta seção foram apresentados os cálculos dos limites de excursão de sinal na saída de amplificadores construídos com JFET de canal-n. No caso de amplificadores construídos com JFET de canal-p, devemos garantir que a corrente de dreno seja i D > 0 para qualquer tensão v o na saída do amplificador. Assim, evita-se que o transistor entre no modo de corte. Por outro lado, para evitar que o mesmo JFET de canal-p entre no modo de triodo, devemos garantir que a condição v DS v GS V P seja satisfeita. Consequentemente, o cálculo dos limites de excursão de amplificadores implementados com JFET de canal-p é análogo ao procedimento estudado nesta seção. Por esse motivo, não será necessário apresentar essa análise aqui convidamos o leitor a tentar fazê-la como exercício.

215 Capítulo V Transistores de Efeito de Campo MOSFET Atualmente, o transistor mais usado nos circuitos integrados que compõem os aparelhos eletrônicos que usamos diariamente é o Transistor de Efeito de Campo de Metal-Óxido-Semicondutor, conhecido pela sigla em inglês MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor). A principal característica que tornou esse tipo de transistor tão amplamente utilizado é a facilidade com que esse dispositivo pode ser miniaturizado. Os transistores bipolares de junção, por outro lado, não podem ser construídos com dimensões muito pequenas, porque suas características elétricas seriam significativamente degradadas a ponto de impossibilitar o seu uso em circuitos práticos. Para que o leitor tenha uma noção da capacidade de miniaturização dos MOSFETs, basta mencionar que em um simples microprocessador moderno é possível encontrar bilhões de transistores desse tipo. Assim como os transistores bipolares, os MOSFETs podem ser construídos em duas versões, apresentadas na Fig. V.1. O dispositivo representado na Fig. V.1(a) é denominado MOSFET de Canal-N, enquanto que o dispositivo da Fig. V.1(b) é denominado MOSFET de Canal-P. A razão para esses nomes ficará mais clara para o leitor na próxima seção. S G D S G D B (a) B (b) Figura V.1: Construção física dos dois tipos de MOSFET: o transistor de Canal N (a) e o de Canal P (b). Entretanto, diferentemente dos transistores bipolares, o MOSFET apresenta quatro terminais, denominados fonte (S - Source), dreno (D - Drain), porta (G - Gate) e corpo ou substrato (B - Body/Bulk). Note que o terminal de porta está conectado a uma placa condutora que, por sua vez, está isolada do corpo do transistor por uma camada isolante de óxido de silício (SiO 2 ). Essa estrutura de metal-óxido-semicondutor é que motivou o nome que identifica esse tipo de transistor. Essa estrutura forma um capacitor de placas paralelas, onde o material semicondutor do corpo 219

216 Capítulo V 220 funciona como a segunda placa condutora. É justamente o campo elétrico aplicado a esse capacitor MOS (metal-óxido-semicondutor) que controla o fluxo de corrente elétrica entre os terminais de fonte e dreno do MOSFET. Por esse motivo, o MOSFET é classificado como um transistor de efeito de campo. O terminal de corpo representa o substrato semicondutor sobre o qual o MOSFET é construído. Em um circuito integrado, é comum que transistores do mesmo tipo compartilhem o mesmo substrato semicondutor. Durante a operação normal do MOSFET, as junções PN formadas entre o substrato e as regiões de dreno e fonte devem estar sempre reversamente polarizadas. Isso é normalmente conseguido conectando-se o terminal de corpo a uma das tensões de alimentação do circuito ou ao terminal de fonte. Historicamente, a primeira descrição de um transistor de efeito de campo com porta isolada (IGFET - Insulated Gate Field-Effect Transistor) foi realizada por um físico alemão da Universidade de Cambridge, chamado Oskar Heil ( ), que registrou uma patente do dispositivo em Entretanto, em virtude de problemas relacionados aos estados de superfície na interface entre o material isolante e o semicondutor, não foi possível construir tal dispositivo até Em 1959, o pesquisador dos Laboratórios Bell Martin M. Atalla ( ) publicou um trabalho 2 em que ele demonstrou como resolver o problema dos estados de superfície através do uso de uma camada de óxido de silício como isolante, onde esse óxido era produzido através da oxidação térmica da própria superfície do silício. O passo seguinte de Martin Atalla foi propor um novo tipo de transistor, o MOSFET, o qual foi construído pela primeira vez em 1960 por Dawon Kahng ( ), membro da equipe de pesquisa de Martim M. Atalla. Em virtude do enorme sucesso comercial dos transistores bipolares de junção naquela época, os MOSFETs não receberam muita atenção da indústria de dispositivos semicondutores até 1963, quando os pesquisadores da Fairchild C. T. Sah e Frank M. Wanlass descobriram que combinando MOSFETs de canal N e de canal P seria possível construir circuitos lógicos digitais com baixíssimo consumo de potência 3. Tais circuitos são atualmente conhecidos pela sigla CMOS (Complementary Metal-Oxide-Semiconductor), em virtude de combinarem os dois tipos complementares de MOSFET. Além do menor consumo de potência dos circuitos digitais CMOS, o processo de fabricação dos MOSFETs necessita de um número menor de etapas do que o necessário para construir os transistores bipolares, o que reduz significativamente o seu custo de produção. Essas vantagens, somadas ao fato de que o MOSFET pode ser facilmente miniaturizado, tornaram esse transistor o dispositivo mais amplamente empregado nos dispositivos eletrônicos atuais. Suas aplicações vão desde circuitos digitais com baixíssimo consumo de potência, conversores analógico-digitais, amplificadores e até chaves semicondutoras usadas em circuitos conversores de potência e drivers de motores elétricos. Atualmente, já é possível construir MOSFETs com dimensões da ordem de nanômetros (10 9 m). Em virtude desses tamanhos tão reduzidos, os processos de fabricação CMOS atuais já não usam mais metal para construir a placa de porta e nem óxido de silício como material isolante. processos de fabricação modernos é bastante comum usar silício policristalino fortemente dopado para exercer a função da placa condutora de porta, a qual é mantida isolada do substrato por diferentes tipos de óxidos, como o oxinitreto de silício e o óxido de háfnio, por exemplo. Embora os materiais usados na construção dos dispositivos modernos já não sejam mais os mesmos, o nome MOSFET continua sendo amplamente adotado para identificar esse tipo de transistor. 1 Patente GB A - Improvements in or relating to electrical amplifiers and other control arrangements and devices, ATALLA, M. M., TANNENBAUM, E. e SCHEIBNER, E. J. Stabilization of silicon surfaces by thermally grown oxides, Bell Syst. Ech. J., n. 38, pp , WANLASS, F. M. e SAH, C. T. Nanowatt logic using field-effect metal-oxide semiconductor triodes, Digest of the IEEE Int. Solid-State Circuits Conf., pp , Nos

217 Capítulo V 221 V.1 - Operação Física do MOSFET O funcionamento físico do MOSFET baseia-se na junção MOS (metal-óxido-semicondutor), a qual forma um capacitor de placas paralelas, onde o óxido de silício exerce o papel de dielétrico isolante e as camadas de metal e semicondutor atuam como as placas condutivas do capacitor. Dessa forma, as estruturas ilustradas na Fig. V.2 também são conhecidas como Capacitores MOS 4. Metal Óxido V C V C Semicondutor (a) (b) Figura V.2: Estrutura de Capacitores MOS com substrato tipo N (a) e substrato tipo P (b). Considere inicialmente que uma tensão V C < 0 é aplicada ao capacitor MOS da Fig. V.2(a). Nesta situação, a placa metálica será carregada com cargas negativas e uma igual quantidade de cargas positivas será acumulada no substrato semicondutor, logo abaixo da interface com o óxido isolante. Como o substrato semicondutor é do tipo P, as cargas positivas acumuladas abaixo do óxido são compostas essencialmente por buracos, conforme mostrado na Fig. V.3(a). Assim, ao aumentarmos o módulo da tensão V C, ou seja, ao aplicarmos uma tensão cada vez mais negativa ao capacitor MOS, a quantidade de carga armazenada irá aumentar proporcionalmente, aumentando a concentração de buracos na interface entre o óxido e o semicondutor. V C V C Acumulação de Buracos Região de Depleção (a) (b) V C V C Região de Inversão (c) (d) Figura V.3: Operação do capacitor MOS com diferentes tensões V C. Para V C < 0, forma-se uma camada de acumulação de buracos na interface com o óxido (a). Para 0 < V C < V th, forma-se uma região de depleção (b) e, para V C > V th a quantidade de elétrons atraída para a interface (c) acaba por inverter o tipo de semicondutor (d). 4 Como os processos de fabricação modernos podem adotar materiais isolantes diferentes do óxido de silício, é comum encontrar textos que se referem a essa estrutura como um capacitor MIS (metal-isolante-semicondutor)

218 Capítulo V 222 Por outro lado, ao aplicarmos uma tensão V C > 0 ao capacitor MOS da Fig. V.2(a), a placa metálica da porta será carregada com cargas positivas que, por sua vez, induzirão o aparecimento de cargas negativas na interface do semicondutor com o óxido. Para valores baixos da tensão V C, as cargas negativas do semicondutor são obtidas atraindo-se elétrons que irão se recombinar com os buracos na região da interface com o óxido. Ao restabelecerem as ligações químicas covalentes que continham buracos, esses elétrons acabam por criar íons negativos nos átomos dos dopantes aceitadores do substrato como os dopantes de um semicondutor do tipo P são trivalentes, esses átomos se tornam íons negativos ao receberem um elétron adicional para fecharem as quatro ligações químicas com os átomos tetravalentes de silício que estão ao redor. Assim, a interface com o óxido se transforma progressivamente em uma região de depleção pois não há mais buracos e nem elétrons livres, onde as cargas positivas acumuladas na placa de metal são contrabalançadas pelas cargas negativas dos íons de dopantes aceitadores. Esta situação está ilustrada na Fig. V.3(b). Continuando a aumentar a tensão V C > 0 aplicada ao capacitor MOS, teremos um aumento na quantidade de carga positiva acumulada na placa metálica que, por sua vez, irá atrair mais elétrons para a interface do semicondutor com o óxido. No entanto, como já não há mais buracos para recombinar, esses novos elétrons ficarão livres na região da interface, conforme mostrado na Fig. V.3(c). Nessa situação, a carga positiva da placa metálica será contrabalançada no material semicondutor pelas cargas dos íons dopantes mais as cargas dos elétrons livres atraídos para a interface. Assim, a região de depleção deixa de existir, pois passaremos a ter portadores livres elétrons na região da interface com o óxido. O fato mais importante desse mecanismo é que o aumento da tensão V C > 0 fará com que a concentração de elétrons na interface do semicondutor com o óxido fique tão grande que podemos considerar que a interface deixou de ser um semicondutor do tipo P, para se transformar em um semicondutor do tipo N, conforme ilustrado na Fig. V.3(d). Ou seja, o campo elétrico aplicado ao capacitor MOS é capaz de inverter o tipo de semicondutor na interface com o óxido. Por essa razão, a camada de semicondutor N induzida na interface é chamada de região de inversão. Neste ponto, definimos um importante parâmetro dos capacitores MOS o qual será relevante na modelagem matemática do MOSFET que é a tensão de limiar V th (threshold voltage em inglês). A tensão de limiar V th é definida como sendo o valor da tensão V C que, quando aplicada ao capacitor MOS, produz uma região de inversão cuja concentração de elétrons livres se torna igual à concentração de buracos N A no semicondutor tipo P do substrato. Ou seja, a tensão de limiar é aquela a partir da qual a concentração de elétrons livres é suficientemente alta para considerarmos que o tipo do semicondutor foi completamente invertido na região de interface com o óxido. Na Fig. V.4 é apresentado o gráfico da capacitância do capacitor MOS em função da tensão C V C V th V C V th (a) (b) Figura V.4: Para o capacitor MOS em (a), temos em (b) um gráfico de como a sua capacitância varia em função da tensão V C.

219 Capítulo V 223 aplicada V C. Note que essa capacitância não é linear, em virtude de ser dependente da tensão aplicada ao dispositivo. Observando o gráfico da Fig. V.4(b), nota-se que a capacitância é significativamente reduzida quando 0 < V C < V th. Isso acontece porque a região de depleção ilustrada da Fig. V.3(b) é isolante e, portanto, funciona como uma extensão do material dielétrico que isola as placas do capacitor. Assim, conforme a região de depleção se torna mais profunda, o aumento da espessura do dielétrico que separa as placas do capacitor faz com que a capacitância do dispositivo seja significativamente reduzida. Entretanto, conforme a tensão V C se aproxima de V th, o acúmulo de elétrons livres na interface do semicondutor com o óxido faz com que a região de depleção deixe de existir, restabelecendo a camada de óxido como sendo o único dielétrico isolante do capacitor MOS. Por essa razão, a capacitância do dispositivo volta a assumir o seu valor máximo para V C > V th, conforme ilustrado no gráfico da Fig. V.4(b). No que diz respeito ao capacitor MOS da Fig. V.2(b), onde o semicondutor é do tipo N, a curva da sua capacitância em função da tensão aplicada V C é apresentada na Fig. V.5. Note que neste capacitor é necessário aplicar uma tensão V C < 0 para criar uma região de depleção na interface com o óxido, pois essa região de depleção é criada atraindo-se buracos e repelindo-se elétrons. Assim, aplicando-se uma tensão V C tal que V C < V th < 0, a quantidade de buracos acumulada na interface com o óxido será grande o suficiente para considerarmos que o tipo do semicondutor foi invertido. C V C V th V th V C (a) (b) Figura V.5: Para o capacitor MOS em (a), temos em (b) um gráfico de como a sua capacitância varia em função da tensão V C. Portanto, concluímos que a tensão de limiar V th é positiva no capacitor MOS construído com semicondutor tipo P, fazendo com que seja necessário aplicar uma tensão V C > V th para inverter o tipo do semicondutor na região da interface com o óxido isolante. Já no capacitor MOS construído com semicondutor do tipo N, a tensão de limiar V th é negativa, fazendo com que a tensão aplicada V C tenha que ser V C < V th ou seja, V C tem que ser mais negativa que V th para que ocorra a inversão do tipo do semicondutor. Essa capacidade de inverter o tipo do material semicondutor através da aplicação de campo elétrico a um capacitor MOS é justamente o princípio físico que permite a operação do MOSFET, conforme veremos a seguir. V Operação Física do MOSFET de Canal-N Na Fig. V.6(a) é apresentado o MOSFET de Canal N, onde os terminais de fonte (S) e corpo (B) foram conectados à tensão de referência ou seja, terra. Usualmente, considera-se que as tensões aplicadas aos terminais de porta (G) e dreno (D) são medidas em relação ao terminal de fonte. Portanto, essas tensões são identificadas na figura como sendo, respectivamente, V GS e V DS. Observe na Fig. V.6(a) que o MOSFET apresenta duas junções PN: uma entre o dreno e o corpo e a outra entre a fonte e o corpo do transistor. Durante a operação do MOSFET como transistor

220 Capítulo V 224 V DS V DS V GS V GS V th 0 S G D + + S G D + + (a) (b) Figura V.6: MOSFET de Canal N com o corpo aterrado para manter as junções PN reversamente polarizadas (a). Aplicando V GS V th (b), não haverá condução de corrente elétrica entre os terminais de dreno e fonte. de efeito de campo, é obrigatório que essas duas junções estejam polarizadas reversamente ou simplesmente despolarizadas, isto é, com tensão nula. Para que isso aconteça, a tensão aplicada ao terminal de corpo deverá ser menor ou igual às tensões de dreno e fonte do transistor. Normalmente, isso é conseguido conectando-se o corpo do transistor diretamente ao terminal de fonte, ou à menor tensão de alimentação do circuito que pode ser terra ou V SS = V DD. Observação Note que o MOSFET da Fig. V.6 apresenta internamente um transistor bipolar NPN parasita, onde o terminal de corpo funciona como a base e os terminais de dreno e fonte exercem os papéis de coletor e emissor. Dessa forma, ao manter ambas as junções PN reversamente polarizadas, estamos garantindo que esse transistor bipolar parasita esteja sempre em corte, evitando que este dispositivo interfira na operação do MOSFET. Com as junções PN reversamente polarizadas através da polarização do terminal de corpo, a condução de corrente elétrica entre os terminais de dreno e fonte do MOSFET passa a ser controlada através do campo elétrico aplicado ao capacitor MOS que existe no terminal de porta do transistor. Dependendo dos valores das tensões V GS e V DS aplicadas ao circuito da Fig. V.6(a), o MOSFET poderá operar de três maneiras bem distintas. Esses modos de operação são denominados Corte, Triodo e Saturação, os quais estão descritos a seguir. Operação do MOSFET no Modo de Corte Aplicando-se uma tensão V GS V th ao capacitor MOS do transistor da Fig. V.6(a), teremos que o material semicondutor do corpo do MOSFET ainda não estará completamente invertido na região da interface com o óxido. Como as junções PN do dispositivo estão reversamente polarizadas, concluímos que não haverá circulação de corrente elétrica pelo transistor. Nesta situação, ilustrada na Fig. V.6(b), dizemos que o MOSFET está operando no Modo de Corte. Nesse modo de operação, o MOSFET funciona como uma chave aberta, impedindo a circulação de corrente elétrica entre os terminais de dreno e fonte, independentemente da tensão V DS aplicada.

221 Capítulo V 225 Operação do MOSFET no Modo de Triodo Elevando a tensão V GS até que esta ultrapasse o limiar V th do capacitor MOS ou seja, fazendo com que V GS > V th, o material semicondutor do corpo estará completamente invertido nas proximidades da interface com o óxido, formando um canal condutivo do tipo N que conecta as duas regiões do tipo N+ que formam os terminais de dreno e fonte do MOSFET. Com esse canal formado, haverá circulação de corrente elétrica entre os terminais de dreno e fonte caso uma tensão V DS seja aplicada ao transistor. Essa situação está ilustrada na Fig. V.7(a). Entretanto, como a placa de porta está isolada do corpo do transistor pela camada de óxido, não haverá corrente DC circulando pelo terminal de porta essa estrutura é a de um capacitor MOS, e capacitores não conduzem corrente DC. Portanto, a corrente I D no terminal de dreno será igual àquela verificada no terminal de fonte para baixas frequências. Note que o canal formado pela camada de inversão do capacitor MOS é do tipo N. É exatamente por esse motivo que o transistor da Fig. V.7(a) é identificado como sendo um MOSFET de Canal N. Além disso, deve ser mencionado que a maior parte dos elétrons livres que constituem o canal do transistor são provenientes da região da fonte, e é justamente essa a razão para que a tensão entre porta e fonte V GS seja a responsável por criar o canal quando V GS > V th. V DS V GS V th I D I D S G D + + V GS V DS (a) (b) Figura V.7: MOSFET de Canal N com V GS > V th (a). Assim, haverá circulação de corrente elétrica I D entre os terminais de dreno e fonte, fazendo com que o MOSFET opere como um resistor razoavelmente linear controlado pela tensão V GS (b). Na situação ilustrada na Fig. V.7(a), a corrente I D que circula pelo MOSFET depende da tensão V DS aplicada e da resistência elétrica do canal. Se fizermos um gráfico da corrente de dreno I D em função da tensão V DS, obteremos uma relação aproximadamente linear entre essas duas variáveis, conforme mostrado na Fig. V.7(b). Entretanto, deve ser mencionado que essa relação aproximadamente linear ocorre apenas se a tensão V DS aplicada for suficientemente pequena para que o canal apresente uma concentração de elétrons aproximadamente constante ao longo de todo o seu comprimento, o que não acontece para valores grandes de V DS mais à frente vamos definir precisamente o que estamos considerando como V DS pequena. Observação No MOSFET da Fig. V.7(a), é o campo elétrico criado pela fonte de tensão V DS o responsável por fazer com que os elétrons livres no canal se movimentem da região da fonte para a região do dreno. Portanto, o mecanismo de condução de corrente elétrica observado no MOSFET é a deriva

222 Capítulo V 226 diferentemente dos transistores bipolares, cujo mecanismo de condução de corrente é a difusão. Além disso, a corrente elétrica no canal N do MOSFET é constituída exclusivamente por elétrons livres. Por essa razão, os MOSFETs são chamados de dispositivos unipolares em oposição aos transistores bipolares, onde os dois tipos de portadores de carga, elétrons e buracos, constituem as correntes elétricas que circulam pelo dispositivo. No transistor bipolar, as regiões de coletor e emissor são construídas com níveis de dopagem bem diferentes. Já no MOSFET, as regiões de dreno e fonte são estruturalmente idênticas, fazendo com que esse tipo de transistor seja perfeitamente simétrico. Dessa forma, para identificar os terminais do MOSFET, define-se como o terminal de fonte aquele que fornece os portadores de carga que constituem a corrente elétrica no canal. Já o terminal de dreno é definido como sendo aquele que drena os portadores de carga do canal. Consequentemente, como a corrente elétrica que circula pelo canal do MOSFET de canal N é constituída por elétrons livres com carga negativa, o terminal de dreno será sempre aquele com o maior potencial elétrico e o terminal de fonte será aquele com o potencial menor. Dessa forma, em um MOSFET de canal N teremos sempre V DS > 0. Caso a polaridade da fonte de tensão V DS seja invertida, o terminal que antes fazia o papel de dreno passará a operar como fonte e vice-versa. Se mantivermos a tensão V DS constante no circuito da Fig. V.7(a) e aumentarmos a tensão V GS aplicada, a concentração de elétrons livres atraídos para o canal tipo N será aumentada também. Consequentemente, a elevação na concentração de elétrons livres faz com que o canal fique mais condutivo isto é, a sua resistência elétrica diminui. Consequentemente, a corrente elétrica I D irá aumentar com o aumento de V GS, mesmo mantendo-se a tensão V DS constante. Na Fig. V.7(b) são apresentadas as curvas I D V DS obtidas para diferentes valores de V GS, onde observamos que a condutância do canal entre o dreno e a fonte: G DS = di D dv DS (V.1) aumenta conforme a tensão V GS é incrementada. Portanto, podemos concluir que o MOSFET pode ser usado como um resistor, cuja resistência ou condutância pode ser controlada pela tensão V GS. Por esse motivo, esse modo de operação do MOSFET é conhecido como Modo de Triodo, pois ele é bastante semelhante à operação das antigas válvulas triodo que eram usadas em circuitos eletrônicos antes do advento dos transistores. Muitos autores se referem à operação no modo de triodo pelo nome de região de operação ôhmica, justamente pelo fato de o MOSFET se comportar como um resistor que segue a relação linear entre tensão e corrente da Lei de Ohm. Além da tensão V GS, as dimensões geométricas do MOSFET também influenciam na resistência do canal e, consequentemente, na corrente de dreno I D. As dimensões do transistor que têm impacto direto em I D são mostradas na Fig. V.8, as quais são: o comprimento do canal L (Length em inglês) que é a distância percorrida pelos elétrons no canal desde a região da fonte até a região do dreno e a largura do canal W (Width em inglês). A partir da Segunda Lei de Ohm, sabemos que quanto mais comprido for o canal ou seja, quanto maior o tamanho L, maior será a resistência elétrica deste, o que contribui para reduzir a corrente I D. Por outro lado, quanto mais largo for o canal ou seja, quanto maior o W, menor será a sua resistência elétrica, o que acarreta em uma corrente I D maior. Portanto, para um determinado conjunto de tensões V GS e V DS, a corrente I D será diretamente proporcional à largura W do canal do MOSFET, e inversamente proporcional ao seu comprimento L.

223 Capítulo V Figura V.8: Dimensões geométricas do MOSFET que influenciam na corrente de dreno I D. Observação No desenvolvimento de circuitos integrados CMOS, o projetista tem a flexibilidade de definir com quais dimensões W e L os transistores do circuito serão construídos. Com isso, é possível dimensionar qual será a resistência elétrica que um MOSFET operando no modo de triodo irá exibir quando uma determinada tensão V GS lhe for aplicada. Essa é mais uma vantagem dos MOSFETs, porque normalmente o projetista não tem a mesma liberdade para escolher as dimensões geométricas dos transistores bipolares de junção. Infelizmente, a resistência elétrica exibida pelo MOSFET no modo de triodo não é perfeitamente linear. Se traçarmos as mesmas curvas características I D V DS para um intervalo maior da tensão V DS aplicada ao transistor, obteremos as curvas mostradas na Fig. V.9. Para entender esse comportamento, é necessário notar que a diferença de tensão V DS faz com que o potencial elétrico em cada ponto do canal vá mudando gradualmente desde a região da fonte até o dreno, porque a resistência do canal está distribuída ao longo de todo o seu comprimento L, conforme ilustra a Fig. V.10. Por outro lado, o potencial aplicado à porta é igualmente distribuído ao longo de toda a área da placa de metal do MOSFET. Dessa forma, conforme nos deslocamos ao longo do comprimento do transistor, a diferença de tensão entre a placa de metal e o ponto do canal imediatamente abaixo vai mudando V DS V GS V th I D V GS V th I D S G D + + V DS (a) (b) Figura V.9: Aumentando-se a tensão V DS, o canal vai sendo estrangulado nas proximidades do dreno (a), o que faz com que a condutância dinâmica do canal G DS = di D/dV DS seja progressivamente diminuída com a elevação em V DS (b).

224 Capítulo V 228 V GS V DS I D Figura V.10: Quedas de tensão ao longo da resistência distribuída ao longo do comprimento do canal. gradualmente de V GS, na região da fonte, até V GD na região do dreno. Consequentemente, como a tensão aplicada ao capacitor MOS varia conforme a posição, a quantidade de elétrons acumulada no canal também varia ao longo do comprimento L. Quando V DS V GS, podemos considerar que V GD = V GS V DS V GS. Isso faz com que a concentração de elétrons acumulada no canal do MOSFET seja aproximadamente a mesma ao longo de todo o seu comprimento ou seja, desde a fonte, onde a diferença de tensão é V GS, até o dreno, onde a diferença de tensão é V GD V GS. Nessa situação, a resistência do canal fica independente da tensão aplicada V DS, exibindo um comportamento aproximadamente linear. No entanto, para valores de V DS que não podem mais ser considerados muito menores que V GS, teremos que V GD < V GS. Consequentemente, o número de elétrons atraídos para o canal nas proximidades do dreno onde a tensão no capacitor MOS é menor será inferior ao número de elétrons acumulados no mesmo canal nas proximidades da fonte onde a tensão no capacitor MOS é maior. Essa diferença de concentração acaba por provocar um estreitamento gradual do canal desde a fonte até o dreno, conforme ilustrado na Fig. V.10. Além disso, conforme a tensão V DS vai progressivamente aumentando, a tensão V GD vai diminuindo na mesma proporção, fazendo com que o canal fique cada vez mais estreito nas proximidades do dreno. Como consequência desse estreitamento, teremos que a condutância incremental do canal G DS = di D /dv DS será progressivamente reduzida conforme V DS aumenta. Portanto, esse é o motivo pelo qual as curvas da Fig. V.9(b) vão se encurvando para baixo com o aumento da tensão V DS. Operação do MOSFET no Modo de Saturação Se a tensão V DS for aumentada até o ponto em que V GD V th, então, o canal simplesmente deixará de existir nas proximidades do dreno. Essa situação está ilustrada na Fig. V.11(a), onde o canal existe na maior parte do comprimento do MOSFET, mas está estrangulado nas proximidades do dreno 5 exatamente no ponto onde a diferença de tensão V GD ficou abaixo da tensão de limiar V th. Como V GD = V GS V DS, o canal estará estrangulado nas proximidades do dreno quando V GS V DS V th V DS V GS V th. (V.2) Observando o gráfico da Fig. V.11(b), notamos que a condutância incremental G DS = di D /dv DS vai progressivamente sendo reduzida conforme V DS vai aumentando, em virtude do gradual estrangulamento do canal. Essa situação se mantém até que di D /dv DS = 0 no ponto em que V DS = V GS V th, mostrando que a condutância incremental G DS se anula quando o canal é fechado nas proximidades do dreno o que equivale a uma resistência infinita. A partir desse ponto, 5 Na literatura em língua inglesa, esse estrangulamento do canal do MOSFET é denominado pinch-off.

225 Capítulo V 229 V DS V GS V th I D V GS V th I D S G D + + V DS (a) (b) Figura V.11: Aumentando-se a tensão V DS até que V GD V th, o canal será fechado nas proximidades do dreno (a), o que faz com que a corrente I D sature e passe a ser independente de V DS (b). qualquer incremento na tensão V DS acarretará em uma elevação da tensão apenas na pequena porção do canal que está completamente estrangulada, pois essa é a porção com a maior resistência dinâmica de todo o canal. Essa situação é análoga ao que se observa quando aplicamos tensão a uma associação em série de resistores como na Fig. V.10, onde a maior tensão será verificada exatamente sobre o elemento de maior resistência. Como o canal está estrangulado nas proximidades do dreno, essa é a região que apresenta uma resistência muito maior que todo o restante do canal e, portanto, essa será a região que receberá qualquer incremento na tensão V DS. Consequentemente, o campo elétrico na pequena região em que o canal está estrangulado fica tão elevado que os elétrons que constituem a corrente I D continuam a ser impulsionados, mesmo com o canal fechado naquele ponto. Assim, é justamente esse elevado campo elétrico nas proximidades do dreno que impede que o estrangulamento do canal interrompa a circulação da corrente I D. Além disso, como qualquer incremento em V DS além do ponto de estrangulamento provocará uma elevação da tensão apenas na pequena porção do canal estrangulada, teremos que a tensão sobre o restante do canal ficará praticamente inalterada, mesmo com o aumento de V DS. Dessa forma, como a tensão aplicada sobre a porção resistiva do canal ficará inalterada, a corrente de dreno I D irá saturar em um valor constante para qualquer valor de tensão V DS V GS V th, exatamente como é observado no gráfico da Fig. V.11(b). Por esse motivo, esse modo de operação do MOSFET é denominado Modo de Saturação. Então, de acordo com o que é observado na Fig. V.11(b), o MOSFET operando no modo de saturação apresenta uma corrente I D que independe da tensão V DS entre os seus terminais. Isso significa que o MOSFET estará atuando como uma fonte de corrente, cujo valor pode ser ajustado através da tensão V GS aplicada entre os terminais de porta e fonte. Ou seja, no modo de saturação, o MOSFET deixa de operar como um resistor controlado para operar como uma fonte de corrente controlada por tensão. V Operação Física do MOSFET de Canal-P O MOSFET de canal P é apresentado na Fig. V.12(a). Assim como o dispositivo de canal N, o transistor de canal P também tem o seu funcionamento baseado no capacitor MOS, onde o campo elétrico aplicado a esse capacitor controla o fluxo de corrente que circula pelo dispositivo. Entretanto, diferentemente do MOSFET de canal N, o material semicondutor usado para construir o corpo do transistor de canal P é do tipo N e as regiões de dreno e fonte são do tipo P.

226 Capítulo V 230 O comportamento físico do MOSFET de canal P é muito similar ao do MOSFET de canal N, apresentando exatamente os mesmos modos de operação: corte, triodo e saturação. A principal diferença está no fato de que as polaridades das tensões V GS e V DS, assim como o sentido de circulação da corrente I D, devem ser invertidos em relação ao que foi observado na seção anterior para o MOSFET de canal N. Também deve ser mencionado que, assim como no MOSFET de canal N, o MOSFET de canal P também não apresenta corrente de porta em baixas frequências. Isso também acontece em virtude da camada de óxido que isola o terminal de porta do restante do dispositivo. Nesta seção, vamos nos concentrar em mostrar ao leitor quais as diferenças que a operação física do MOSFET de canal P apresenta em comparação com o que já foi observado para o MOSFET de canal N na seção anterior. V DS V DS V GS V GS V th 0 S G D S G D (a) (b) Figura V.12: No MOSFET de Canal P, a estrutura do capacitor MOS usa um substrato semicondutor do tipo N (a). Aplicando V GS V th, não haverá a formação de canal e o transistor estará em corte, independentemente da tensão V DS (b). Assim como o MOSFET de canal N, o MOSFET de canal P deve operar sempre com as suas junções PN reversamente polarizadas. Isso evita que o transistor bipolar PNP parasita que existe internamente no MOSFET entre em condução. Assim, o fluxo de corrente no MOSFET será controlado exclusivamente pelo campo elétrico aplicado à junção MOS. Para polarizar as junções PN reversamente, as tensões aplicadas aos terminais de dreno e fonte devem ser obrigatoriamente menores ou, no máximo, iguais à tensão aplicada ao corpo do transistor. Na Fig. V.12(a), por exemplo, os terminais de fonte e corpo foram conectados à referência de terra deixando a junção fonte-corpo despolarizada e a fonte de tensão V DS 0 foi aplicada ao terminal de dreno deixando a junção dreno-corpo reversamente polarizada. Como a tensão de corpo deve sempre ser maior ou igual às tensões de dreno e fonte, o terminal de corpo é usualmente conectado à maior tensão de alimentação do circuito normalmente identificada por V DD. Com isso os terminais de dreno e fonte poderão assumir tensões positivas em relação à terra, contanto que estas sejam menores que a tensão de alimentação. Para criar uma camada de inversão no capacitor MOS que integra o MOSFET de canal P, é necessário aplicar uma tensão V GS < 0, de modo a atrair buracos carregados positivamente até a interface do corpo com o óxido. No entanto, se V th V GS < 0, a tensão V GS ainda não será negativa o suficiente para superar a tensão de limiar V th do capacitor MOS lembre-se de que a tensão de limiar desse tipo de junção MOS é negativa. Nessa situação, ilustrada na Fig. V.12(b), não haverá a formação do canal conectando as regiões de dreno e fonte. Consequentemente, o MOSFET estará operando no modo de corte, com I D 0. Por outro lado, se aplicarmos uma tensão V GS suficientemente negativa, ou seja, V GS < V th < 0,

227 Capítulo V 231 V DS V GS V th V DS V GS V th V GS V th V GS V th I D I D S G D S G D (a) (b) Figura V.13: Aplicando uma tensão V GS < V th < 0, forma-se o canal do tipo P e o MOSFET passa a operar como um resistor não-linear controlado por V GS (a). Entretanto, se aplicarmos V DS V GS V th, esse mesmo transistor passa a operar como uma fonte de corrente controlada por V GS (b). teremos a formação de um canal do tipo P logo abaixo do óxido de porta. Esse canal condutivo conecta as regiões de dreno e fonte do MOSFET e permite a condução de corrente elétrica, conforme mostra a Fig. V.13(a). Portanto, o MOSFET de canal P leva esse nome justamente porque o canal condutivo entre as regiões de dreno e fonte é formado por uma região de inversão do tipo P. Assim como no MOSFET de canal N, as regiões de dreno e fonte no MOSFET de canal P também são simétricas. Dessa forma, convencionamos novamente que o terminal que exerce o papel de fonte deve ser aquele que fornece os portadores de carga que constituem a corrente I D. Já o dreno é o terminal responsável por drenar esses portadores de carga. Consequentemente, como a corrente elétrica I D que circula pelo canal do MOSFET de canal P é constituída essencialmente por buracos, que são portadores de carga positiva, teremos sempre que o sentido convencional de I D será da fonte para o dreno, conforme ilustrado na Fig. V.13(a). Dessa forma, a tensão V DS deverá ser sempre negativa no MOSFET de canal P. Caso a polaridade da tensão V DS seja invertida, o terminal que antes fazia o papel de fonte passará a fazer o papel de dreno e vice-versa, a fim de manter a convenção de nomenclatura. Analogamente ao MOSFET de canal N, o MOSFET de canal P também poderá operar como um resistor não-linear controlado pela tensão V GS. Para isso, precisamos que o canal esteja plenamente formado o que é conseguido com V GS < V th < 0 e a diferença de tensão entre a porta e o dreno V GD também deve superar negativamente a tensão de limiar do transistor ou seja, V GD < V th < 0. Dessa forma, garantimos que o canal não estará estrangulado em nenhum ponto ao longo de todo o seu comprimento. Então, como V GD = V GS V DS, a seguinte condição deve ser satisfeita: V GS V DS < V th V DS > V GS V th. (V.3) Nessas condições, o MOSFET de canal P estará operando no modo de triodo, e o seu comportamento físico será análogo ao descrito para o MOSFET de canal N no mesmo modo de operação. Observação Neste ponto, é importante observar que em (V.3), temos que V DS < 0 e também que V GS V th < 0, pois a condição V GS < V th deve ser satisfeita para que o canal esteja formado. Portanto, se