Índice. Introdução. Polític as de serviç o se aplica m. Métodos de enfileirame nto. Comando para ajuste. Fila de hardware ou anel de transmiss

Transcrição

1 Índice Introdução Pré-requisitos Requisitos Componentes Utilizados Convenções Entenndo as partículas Entenndo anéis buffer Visão geral da arquitetura PA-A3 Esquema alocação do anel transmissão no PA-A3 Exibindo os es do anel transmissão atual Quando o anel transmissão ve ser ajustado? Impacto es tx-ring-limit muito pequenos Problemas conhecidos Ajustando o limite toque TX nos roteadores 3600 e 2600 Informações Relacionadas Introdução Este documento discute a função um anel transmissão hardware e a finalida do comando tx-ring-limit em um hardware da interface do roteador ATM que suporta encapsulamento por Circuito Virtual (VC). As interfaces do roteador Cisco configuradas com políticas serviço armazenam pacotes um VC ATM em um dos dois conjuntos filas, acordo com o nível congestionamento do VC: Fila Local Métodos enfileirame nto Polític as serviç o se aplica m Comando para ajuste Fila hardware ou anel transmiss ão Adaptado r porta ou módulo re somente FIFO Não tx-ring-limit Fila da camada 3 Sistema processa dor camada 3 ou buffers N/A Sim Varia com o método enfileirame nto: - VCposse-fila - fila-limite

2 interface Pré-requisitos Requisitos Não existem requisitos específicos para este documento. Componentes Utilizados Este documento não se restringe a versões software e hardware específicas. Convenções Consulte as Convenções Dicas Técnicas da Cisco para obter mais informações sobre convenções documentos. Entenndo as partículas Antes discutir o transmitir anel, nós precisamos primeiramente compreenr o que uma partícula é. Uma partícula forma o bloco construção básico da colocação em buffer dos pacotes em muitas Plataformas, incluindo a série do Cisco 7200 Router e o Versatile Interface Processor (VIP) na série do Cisco 7500 Router. Segundo o comprimento do pacote, o software Cisco IOS usa umas ou várias partículas para armazenar um pacote. Vamos ver um exemplo. Ao receber um pacote 1200 bytes, o IOS recupera a próxima partícula livre e copia os dados do pacote para a partícula. Quando a primeira partícula é enchida, os IO movem-se para a partícula livre seguinte, ligam-se a à primeira partícula, e continuam-se a copiar os dados nesta segunda partícula. Em cima da conclusão, os 1200 bytes do pacote são armazenados em três partes scontínuas da memória que os IO fazem logicamente a bufferes parte um pacote único. O tamanho partícula IO varia da plataforma à plataforma. Todas as partículas ntro um dado conjunto são o mesmo tamanho. Esta uniformida simplifica os algoritmos gerenciamento partícula e ajuda a contribuir para o uso eficiente da memória. Entenndo anéis buffer Juntamente com conjuntos interfaces públicas e privadas, o Cisco IOS cria estruturas especiais controle buffer chamadas anéis. O Cisco IOS e os controladores da relação usam estes anéis para controlar que bufferes são usados para receber e transmitir pacotes aos media. Os anéis eles mesmos consistem nos elementos do Media-controller-specific que apontam aos bufferes do pacote individual em outra parte na memória E/S. Cada interface tem um par anéis um recepção para receber pacotes e outro transmissão para transmitir pacotes. O tamanho dos anéis po variar com o controlador da relação. Geralmente, o tamanho do transmitir anel é baseado na largura banda da relação ou do VC e é uma potência dois (intificação bug Cisco CSCdk17210).

3 Interface Anéis Linha taxa (Mb/s) < txcount Nota: No 7200 Series Platform, os buffers pacotes do anel transmissão originam-se no anel recepção da interface origem um pacote comutado ou um conjunto público, caso o pacote tenha sido gerado pelo IOS. Eles são salocados do anel transmissão e retornados ao conjunto original pois que os dados virulência são transmitidos. Visão geral da arquitetura PA-A3 Para assegurar o alto sempenho encaminhamento, os usos do adaptador porta PA-A3 separados recebem e transmitem microplaquetas do Segmentation And Reassembly (SAR). Cada SAR é apoiado por seu próprio subsistema memória on-board para armazenar pacotes assim como estruturas dados-chave como a tabela VC. Esta memória inclui especificamente o 4 MB do SDRAM, que chunked em partículas. A tabela a seguir ilustra o número e o tamanho das partículas nos caminhos recepção e transmissão no PA-A3. Anel anel recebimento Anel transmissão Tamanho da partícula 288 bytes n/a bytes 576* Número Partículas 6000 (144 partículas estão reservadas) * O tamanho das partículas dos anéis transmissão também é scrito como sendo 580 bytes. Esse inclui o principal cabeçalho ATM 4 bytes que é transmitido com o pacote ntro do roteador. Os tamanhos na tabela acima foram selecionados porque são divisíveis por 48 (o tamanho do campo virulência uma pilha) e pelo tamanho da linha cache (32 bytes) para o sempenho máximo. Estão projetados impedir que o SAR introduza o atraso do inter-buffer quando um pacote exige bufferes múltiplos. O tamanho partícula transmitir 576 bytes foi selecionado igualmente para cobrir aproximadamente 90 por cento dos pacotes Internet. Esquema alocação do anel transmissão no PA-A3 O driver PA-A3 atribui um anel transmissão padrão a cada VC. Esse varia com a categoria serviço ATM atribuída ao VC. A tabela a seguir alista os es padrão. Cat egor ia serv iço Valor Padrão do Anel Transmis são PA- Valor Toque Transmis são Padrão Valor padrão do anel transmissão PA- A3-OC12 Temp o reforç o

4 VC VBR - NRT A3-OC3, T3, E3 Baseado na fórmula **: (48) x SCR/(Pa rticle_siz e x 5) o mínimo é 40, e cancela todo o calculad o menos 40 com um SCR muito baixo. Nota: SCR é a taxa célula com carga adicional ATM incluída. PA- A3-IMA Com base na fórmula: (48) x SCR/(Pa rticle_siz e x 5) o mínimo é 40, e cancela todo o calculad o menos 40 com um SCR muito baixo. Nota: SCR é a taxa célula com carga adicional ATM incluída. ABR N/A UB R Baseado na seguinte fórmula: Taxa média (SCR) * 2 * TOTAL_CREDITS/VI SIBLE_BANDWIDTH TOTAL_CREDITS = 8192 VISIBLE_BANDWIDT H = nota : Se esta fórmula calcula um que seja menos do que o padrão do 128, a seguir o transmitir limite anel do VC é ajustado ao 128. Semp re Alway s* Apen as quan do a utiliza ção total crédit o exced e 75% ou o tx_thr eshol d,

5 como mostr ado no coma ndo show contr oller atm. * Originalmente, o PA-A3-OC12 não executou o limite sempre ativo VBR-NRT PVC ao do anel transmissão atual. O Bug ID CSCdx11084 resolve esta edição. ** SCR ve ser expresso em células/seg. Exibindo os es do anel transmissão atual Originalmente, o do anel transmissão somente era visível via um comando oculto. O comando show atm vc {vcd} indica agora o atual. Você igualmente po usar o comando bug atm events ver os mensagens setup VC entre o direcionador PA-A3 e o host CPU. Os seguintes grupos saída foram capturados em um PA-A3 em um 7200 Series Router. O do anel transmissão é indicado como o do tx_limit, que executa a quota do buffer partícula atribuída para um VC específico no transmitir direção. O PVC 1/100 é configurado como o VBR-NRT. Baseado em um SCR 3500 kbps, o PA-A3 atribui um tx_limit 137. Para ver como esse cálculo é realizado, precisamos converter um SCR 3500 kbps em células/seg. Observam que (3,500,000 bit /sec) * (1 byte/8 bit) * (1 pilha/53 byes) = (3, 500, 000) das pilhas/(segundo 8 * 53) = 8254 pilhas/segundo. Quando temos o SCR em células/seg, pomos aplicar a fórmula acima para obter o tx_limit = (config)#interface atm 4/ (config-if)#pvc 1/ (config-if-atm-vc)#vbrnrt (config-if-atm-vc)# *Oct 14 17:56:06.886: Reserved bw for 1/100 Available bw = (config-if-atm-vc)#exit (config-if)#logging *Oct 14 17:56:16.370: atmdx_setup_vc(atm4/0): vc:6 vpi:1 vci:100 state:2 config_status:0 *Oct 14 17:56:16.370: atmdx_setup_cos(atm4/0): vc:6 wred_name:- max_q:0 *Oct 14 17:56:16.370: atmdx_pas_vc_setup(atm4/0): vcd 6, atm hdr 0x , mtu 4482 *Oct 14 17:56:16.370: VBR: pcr 9433, scr 8254, mbs 94 *Oct 14 17:56:16.370: vc tx_limit=137, rx_limit=47 *Oct 14 17:56:16.374: Created 64-bit VC count O PVC 1/101 é configurado como o ABR. O PA-A3 atribui o do tx_limit do padrão ABR do 128. (Veja a tabela acima.) (config-if)#pvc 1/ (config-if-atm-vc)#abr? < > Peak Cell Rate(PCR) in Kbps rate-factors Specify rate increase and rate crease factors (inverse) (config-if-atm-vc)#abr (config-if-atm-vc)# *Oct 14 17:57:45.066: Reserved bw for 1/102 Available bw = *Oct 14 18:00:11.662: atmdx_setup_vc(atm4/0): vc:8 vpi:1 vci:102 state:2 config_status:0 *Oct 14 18:00:11.662: atmdx_setup_cos(atm4/0): vc:8 wred_name:- max_q:0 *Oct 14 18:00:11.662: atmdx_pas_vc_setup(atm4/0): vcd 8, atm hdr 0x , mtu 4482 *Oct 14 18:00:11.662: ABR: pcr 9433, mcr 2358, icr 9433 *Oct 14 18:00:11.662: vc tx_limit=128, rx_limit=47 *Oct 14 18:00:11.666: Created 64-bit VC counters O PVC 1/102 é configurado como o UBR. O PA-A3 atribui o do tx_limit do padrão UBR 40. (Veja a tabela acima.)

6 (config-if)#pvc 1/ (config-if-atm-vc)#ubr (config-if-atm-vc)# *Oct 14 17:56:49.466: Reserved bw for 1/101 Available bw = *Oct 14 17:57:03.734: atmdx_setup_vc(atm4/0): vc:7 vpi:1 vci:101 state:2 config_status:0 *Oct 14 17:57:03.734: atmdx_setup_cos(atm4/0): vc:7 wred_name:- max_q:0 *Oct 14 17:57:03.734: atmdx_pas_vc_setup(atm4/0): vcd 7, atm hdr 0x , mtu 4482 *Oct 14 17:57:03.734: UBR: pcr *Oct 14 17:57:03.734: vc tx_limit=40, rx_limit=117 *Oct 14 17:57:03.738: Created 64-bit VC counters A finalida do tx_limit é executar por vc um esquema do crédito ou alocação memória transmitir que impeça que todo o VC consistentemente oversubscribed agarre todos os recursos do buffers pacotes e impeça outros VC transmitir o tráfego normal ntro seus contratos tráfego. O PA-A3 implementa um verificação crédito memória sob duas condições: Cota individual em cada VBR-NRT e ABR VC - compara es do tx_count e do tx_limit cada VC. Rejeita pacotes subsequente quando o tx_count é maior do que o tx_limit em todo o um VC. É importante notar que uma explosão dos pacotes po excer o transmitir anel um VBR-NRT VC em um instante a tempo e o conduzir às quedas emissor. Cota total - Consira o do tx_threshold. O PA-A3 permite explosões maiores em UBR VC reforçando o Policiamento tráfego em tais VC somente quando o uso total buffer pacote no PA-A3 alcança este limiar prefinida. Nota: Se um pacote exigir diversas partículas e o anel transmissão estiver cheio, o PA-A3 permite que um VC exceda sua quota caso haja partículas disponíveis. Esse esquema é senvolvido para acomodar um pequeno burst pacotes sem quedas saída. O comando show controller atm indica diversos contadores relevantes para transmitir créditos #show controller atm 4/0 Interface ATM4/0 is up Hardware is ENHANCED ATM PA - OC3 (155000Kbps) Framer is PMC PM5346 S/UNI-155-LITE, SAR is LSI ATMIZER II Firmware rev: G125, Framer rev: 0, ATMIZER II rev: 3 idb=0x622105ec, ds=0x62217de0, vc=0x62246a00 slot 4, unit 9, subunit 0, fci_type 0x0059, ticks rx buffers: size=512, encap=64, trailer=28, magic=4 Curr Stats: VCC count: current=7, peak=7 SAR crashes: Rx SAR=0, Tx SAR=0 rx_cell_lost=0, rx_no_buffer=0, rx_crc_10=0 rx_cell_len=0, rx_no_vcd=0, rx_cell_throttle=0, tx_aci_err=0 Rx Free Ring status: base=0x3e26e040, size=2048, write=176 Rx Compl Ring status: base=0x7b162e60, size=2048, read=1200 Tx Ring status: base=0x3e713540, size=8192, write=2157 Tx Compl Ring status: base=0x4b166ea0, size=4096, read=1078 BFD Cache status: base=0x , size=6144, read=6142 Rx Cache status: base=0x62237e80, size=16, write=0 Tx Shadow status: base=0x , size=8192, read=2143, write=2157 Control data: rx_max_spins=3, max_tx_count=17, tx_count=14 rx_threshold=800, rx_count=0, tx_threshold=4608 tx bfd write indx=0x4, rx_pool_info=0x62237f20 A tabela a seguir screve os es usados pelo PA-A3 para reforçar o macacão transmite o esquema do crédito: Valor max_tx_cou nt tx_count Descrição Histograma do número máximo partículas transmissão já mantidas pelo microcódigo PA-A3. O número total partículas transmissão retidas no momento pelo microcódigo PA-A3. Nota: O microcódigo PA-A3 igualmente segue o tx_count cada VC. Quando uma partícula é enviada ao microcódigo PA-A3 do direcionador PA-A3, o tx_count

7 tx_threshol d incrementa por um. Quando a quantida total buffers pacotes livres cai abaixo ste ponto inicial, o PA-A3 reforça o crédito transmitir em UBR VC. Note que o PA-A3 reforça sempre os créditos transmitir VBR e ABR VC. Quando o anel transmissão ve ser ajustado? O transmitir anel serve como uma área staging para pacotes na linha a ser transmitida. O roteador precisa enfileirar um número suficiente pacotes no anel transmissão e garantir que o driver interface possui pacotes com os quais possa preencher timeslots células disponíveis. Originalmente, o direcionador PA-A3 não ajustou o transmitir tamanho anel quando uma política serviços com low latency queueing (LLQ) era aplicada. Com as imagens atuais, o PA- A3 ajusta os es dos padrões acima (ID erro Cisco CSCds63407) para minimizar o atraso relacionado ao enfileiramento. A razão principal ajustar o transmitir anel é reduzir a latência causada enfileirando. Ao ajustar o transmitir anel, consire o seguinte: Em qualquer interface re, o enfileiramento força uma opção entre a latência e a quantida intermitência que a interface po sustentar. Os tamanhos da fila maiores sustentam umas explosões mais longas ao aumentar o atraso. Ajuste o tamanho uma fila quando você sente que o tráfego do VC está experimentando o atraso snecessário. Consire o tamanho do pacote. Configure um tx-ring-limit que acomo quatro pacotes. Por exemplo, se os seus pacotes forem 1500 bytes, fina um tx-ringlimit 16 = (4 pacotes) * (4 partículas). Verifique se o crédito transmissão é suficientemente gran para suportar um pacote do tamanho do MTU e/ou se o número células é igual ao tamanho máximo intermitência (MBS) para um PVC VBR-nrt. Configurar um baixo com largura banda baixa VC, tais como um 128 os kbps SCR. Por exemplo, em um VC baixa velocida com um SCR 160 kbps, um TX-anel-limite z é relativamente alto e po conduzir à latência significativa (por exemplo, centenas milissegundos) na fila do nível driver. Ajuste o TX-anel-limite para baixo a seu mínimo nesta configuração. Configurar uns es mais altos para VC alta velocida. Selecionando um menos quatro pom inibir o VC transmitir em sua taxa configurada se o PA-A3 executa a pressão contrária masiado agressivelmente e o transmitir anel não tem uma fonte pronta dos pacotes que esperam para ser transmitido. Assegure-se que um baixo não afete a taxa transferência VC. (Veja a intificação bug Cisco CSCdk17210.) Ou seja o tamanho do transmitir anel precisa ser pequeno bastante evitar a introdução latência vido ao enfileiramento, e precisa ser gran bastante evitar gotas e um impacto resultante aos fluxos com base em TCP. Primeiramente, uma interface remove os pacotes do sistema enfileiramento Camada 3 e, em seguida, os enfileira no anel transmissão. As políticas serviço se aplicam apenas a

8 pacotes nas filas camada 3 e são transparentes ao anel transmissão. O enfileiramento em anéis transmissão introduz um retardo serialização que é diretamente proporcional à profundida do anel. Um retardo serialização excessivo po impactar orçamentos da latência para aplicativos sensíveis a retardo tais como a Voz. Portanto, a Cisco recomenda a redução do tamanho do anel transmissão para VCs que transmitem voz. Selecione um baseado na quantida uma quantida retardo serialização, expressada nos segundos, introduzidos pelo transmitir anel. Use a seguinte fórmula: #show controller atm 4/0 Interface ATM4/0 is up Hardware is ENHANCED ATM PA - OC3 (155000Kbps) Framer is PMC PM5346 S/UNI-155-LITE, SAR is LSI ATMIZER II Firmware rev: G125, Framer rev: 0, ATMIZER II rev: 3 idb=0x622105ec, ds=0x62217de0, vc=0x62246a00 slot 4, unit 9, subunit 0, fci_type 0x0059, ticks rx buffers: size=512, encap=64, trailer=28, magic=4 Curr Stats: VCC count: current=7, peak=7 SAR crashes: Rx SAR=0, Tx SAR=0 rx_cell_lost=0, rx_no_buffer=0, rx_crc_10=0 rx_cell_len=0, rx_no_vcd=0, rx_cell_throttle=0, tx_aci_err=0 Rx Free Ring status: base=0x3e26e040, size=2048, write=176 Rx Compl Ring status: base=0x7b162e60, size=2048, read=1200 Tx Ring status: base=0x3e713540, size=8192, write=2157 Tx Compl Ring status: base=0x4b166ea0, size=4096, read=1078 BFD Cache status: base=0x , size=6144, read=6142 Rx Cache status: base=0x62237e80, size=16, write=0 Tx Shadow status: base=0x , size=8192, read=2143, write=2157 Control data: rx_max_spins=3, max_tx_count=17, tx_count=14 rx_threshold=800, rx_count=0, tx_threshold=4608 tx bfd write indx=0x4, rx_pool_info=0x62237f20 Nota: Os pacotes IP no Internet são tipicamente um três tamanhos: 64 bytes (por exemplo, mensagens do controle), 1500 bytes (por exemplo, transferências arquivo), ou bytes 256 (todo tráfego restante). Esses es produzem um tamanho total pacote típico da Internet 250 bytes. Nota: A tabela a seguir resume as vantagens e svantagem transmitir tamanho anel maiores ou menores: Tamanh o do transmiti r anel Alto Valor baixo Vantagem Recomendado para VCs dados a fim acomodar bursts. Recomendado para VCs voz, para reduzir o retardo vido ao enfileiramento e tremulação. Desvantagem Não recomendado para a Voz VC. Po introduzir a latência aumentada e o tremor. Não recomendado para VC relativamente alta velocida. Po apresentar um throughput reduzido se ajustado com um tão baixo que nenhum pacote esteja pronto para ser enviado quando o cabo estiver livre. Use o comando tx-ring-limit no modo configuração VC para ajustar o tamanho do anel transmissão (config-subif)#pvc 2/ (config-if-atm-vc)#? ATM virtual circuit configuration commands: abr Enter Available Bit Rate (pcr)(mcr) broadcast Pseudo-

9 broadcast class-vc Configure fault vc-class name fault Set a command to its faults encapsulation Select ATM Encapsulation for VC exit-vc Exit from ATM VC configuration mo ilmi Configure ILMI management inarp Change the inverse arp timer on the PVC no Negate a command or set its faults oam Configure oam parameters oam-pvc Send oam cells on this pvc protocol Map an upper layer protocol to this connection. random-tect Configure WRED service-policy Attach a policy-map to a VC transmit-priority set the transmit priority for this VC tx-ring-limit Configure PA level transmit ring limit ubr Enter Unspecified Peak Cell Rate (pcr) in Kbps. vbr-nrt Enter Variable Bit Rate (pcr)(scr)(bcs)7200-1(config-if-atm-vc)#tx-ring-limit? <3-6000> Number (ring limit) <cr> Use o comando show atm vc para exibir o atualmente configurado #show atm vc VC 3 doesn't exist on interface ATM3/0 ATM5/0.2: VCD: 3, VPI: 2, VCI: 2 VBR- NRT, PeakRate: 30000, Average Rate: 20000, Burst Cells: 94 AAL5-LLC/SNAP, etype:0x0, Flags: 0x20, VCmo: 0x0 OAM frequency: 0 second(s) PA TxRingLimit: 10 InARP frequency: 15 minutes(s) Transmit priority 2 InPkts: 0, OutPkts: 0, InBytes: 0, OutBytes: 0 InPRoc: 0, OutPRoc: 0 InFast: 0, OutFast: 0, InAS: 0, OutAS: 0 InPktDrops: 0, OutPktDrops: 0 CrcErrors: 0, SarTimeOuts: 0, OverSizedSDUs: 0 OAM cells received: 0 OAM cells sent: 0 Status: UP Além, use o comando show atm pvc vpi/vci ver a corrente transmitem e limites do anel recebimento. A seguinte saída foi capturada em um Cisco IOS Software Release 12.2(10) running do 7200 Series Router. viking#show atm pvc 1/101 ATM6/0: VCD: 2, VPI: 1, VCI: 101 UBR, PeakRate: AAL5- LLC/SNAP, etype:0x0, Flags: 0xC20, VCmo: 0x0 OAM frequency: 0 second(s), OAM retry frequency: 1 second(s), OAM retry frequency: 1 second(s) OAM up retry count: 3, OAM down retry count: 5 OAM Loopback status: OAM Disabled OAM VC state: Not Managed ILMI VC state: Not Managed VC TxRingLimit: 40 particles VC Rx Limit: 800 particles Impacto es tx-ring-limit muito pequenos No trajeto transmitir, o host CPU transfere o payload dos bufferes do host aos bufferes partícula locais no PA-A3. O firmware em execução no PA-A3 armazena em cache vários scritores buffer e libera-os em um grupo. Durante o período cache, o PA-A3 não aceita novos pacotes, embora o conteúdo da memória local tenha sido transmitido no fio físico. O objetivo ste esquema é otimizar o sempenho geral. Portanto, quando a configuração um tx-ring-limit não for padrão, consire o retardo retorno do scritor do buffer. Além disso, se você configurar o um para o tx-ring-limit com um dado tamanho partícula 576 bytes, um pacote bytes é removido da fila, como a seguir: 1. O driver PA-A3 coloca em fila a primeira partícula do anel transmissão e lembra que esse pacote esta armazenado em duas outras partículas memória. 2. Na próxima vez que anel transmissão estiver vazio, a segunda parte do pacote será colocada no anel transmissão. 3. Na próxima vez em que o anel transmissão fica vazio, a terceira partícula é colocada nele. Embora o anel transmissão consista em apenas uma partícula 576 bytes, o pior caso latência através sse anel ainda é MTU/velocida porta. Problemas conhecidos Quando o comando tx-ring-limit é aplicado a um VC por uma instrução vc-class, o PA-A3 não aplica o configurado. Confirme o resultado exibindo o atual no comando show atm vc tail. Ajustar o transmitir anel que usa uma VC-classe foi executado no Software Cisco IOS versão 12.1 (intificação bug Cisco CSCdm93064). O CSCdv59010 resolve o problema com

10 o comando tx-ring-limit em terminadas versões do Cisco IOS Software Versão Quando aplicar o comando tx-ring-limit na instrução vc-class em um ATM PVC, o tamanho do anel transmissão não será modificado. Confirme este resultado usando o comando show atm vc tail, após ter aplicado o comando com os pares do comando vc-class and class-vc. Quando adicionado a um PVC em um PA-A3 em um Cisco IOS Software Release 12.2(1) running do Cisco 7200 Series Router, o comando tx-ring-limit é duplicado, como mostrado abaixo (intificação bug Cisco CSCdu19350). viking#show atm pvc 1/101 ATM6/0: VCD: 2, VPI: 1, VCI: 101 UBR, PeakRate: AAL5- LLC/SNAP, etype:0x0, Flags: 0xC20, VCmo: 0x0 OAM frequency: 0 second(s), OAM retry frequency: 1 second(s), OAM retry frequency: 1 second(s) OAM up retry count: 3, OAM down retry count: 5 OAM Loopback status: OAM Disabled OAM VC state: Not Managed ILMI VC state: Not Managed VC TxRingLimit: 40 particles VC Rx Limit: 800 particles A circunstância é inofensiva e não afeta o funcionamento do roteador. A intificação bug Cisco CSCdv71623 resolve um problema com quedas emissor em uma relação do conjunto PPP multilink quando a taxa tráfego está bem abaixo da linha taxa. Esse problema foi visto no CSCdv89201 em uma interface ATM com um tx-ring-limit maior que cinco. O problema torna-se particularmente aparente quando a fragmentação está sabilitada ou quando os pesos do link (limites do tamanho do fragmento) são grans -- terra comum nos links velocida mais altos como o T1s ou os E1 -- e o tráfego dados consiste em uma mistura pacotes pequenos e grans. Habilitar a fragmentação e usar um tamanho pequeno fragmento (finido pelo retardo fragmento multilink ppp comando configuração interface) melhora a operação significativamente. Entretanto, você ve verificar se o roteador tem capacida processamento suficiente para suportar esses altos níveis fragmentação sem sobrecarregar a CPU do sistema, antes usar isso como solução. O bug Cisco ID CSCdw29890 resolve um problema com a aceitação sem efeito do comando txring-limit pelo CLI para conjuntos PVC ATM. Entretanto, normalmente você não precisa alterar o limite toque tx em conjuntos ATM PVC. O motivo é que, reduzindo o tamanho do anel forma eficiente, moverá todo o buffer transmissão para uma fila controlada por QoS, assim um pacote prioritário chegada é transmitido imediatamente para minimizar o atraso nas interfaces baixa velocida. Com os conjuntos ATM PVC, células pacotes todos os VCs-membro são sempre enviadas simultaneamente (e intercaladas) forma que o retardo é automaticamente minimizado. Ajustando o limite toque TX nos roteadores 3600 e 2600 As imagens do Cisco IOS Software atuais apoiam o ajustamento do transmitir anel nos módulos re ATM para Cisco 2600 e 3600 Series Router (intificação bug Cisco CSCdt73385). O atual aparece na mostra atm vc output. Informações Relacionadas Mais informações ATM Ferramentas e recursos - Cisco Systems Suporte Técnico e Documentação - Cisco Systems