UNIVERSIDADE FEDERAL DE SANTA CATARINA MODELAGEM DE UMA PLATAFORMA VIRTUAL PARA SISTEMAS EMBUTIDOS BASEADA EM POWERPC

Tamanho: px

Começar a partir da página:

Download "UNIVERSIDADE FEDERAL DE SANTA CATARINA MODELAGEM DE UMA PLATAFORMA VIRTUAL PARA SISTEMAS EMBUTIDOS BASEADA EM POWERPC"

Talita Leão Esteves
8 Há anos
Visualizações:

1 UNIVERSIDADE FEDERAL DE SANTA CATARINA DANIEL CARLOS CASAROTTO JOSE OTÁVIO CARLOMAGNO FILHO MODELAGEM DE UMA PLATAFORMA VIRTUAL PARA SISTEMAS EMBUTIDOS BASEADA EM POWERPC Florianópolis, 2004

2 DANIEL CARLOS CASAROTTO JOSÉ OTÁVIO CARLOMAGNO FILHO MODELAGEM DE UMA PLATAFORMA VIRTUAL PARA SISTEMAS EMBUTIDOS BASEADA EM POWERPC Projeto de pesquisa submetido à Universidade Federal de Santa Catarina como parte dos requisitos para obtenção da nota final da disciplina de Projeto em Ciência da Computação I. Luiz Cláudio Villar dos Santos Florianópolis, 2004

Federal de Santa Catarina como parte dos requisitos para obtenção da nota final da

3 SUMÁRIO 1 MOTIVAÇÃO Linguagens de Descrição de Arquitetura Objetivo Produtos a Serem Gerados A ADL ESCOLHIDA O PROCESSADOR ESCOLHIDO METODOLOGIA Plano de Trabalho Cronograma Estado Atual REFERÊNCIAS... 10

.. 4 2 A ADL ESCOLHIDA... 6 3 O PROCESSADOR ESCOLHIDO... 7 4 METODOLOGIA.

4 1 MOTIVAÇÃO O projeto de sistemas computacionais é um processo que envolve várias etapas, desde a concepção da arquitetura, definição do conjunto de instruções, até a fase de validação e testes, e normalmente este processo exige um grande esforço dos projetistas. Desta forma, foram criadas diversas ferramentas feitas para auxiliar neste processo. Dentre elas, estão as Linguagens de Descrição de Arquitetura, ou simplesmente ADLs (Architecture Description Languages). 1.1 Linguagens de Descrição de Arquitetura As ADLs são uma metodologia que dão suporte ao projeto de arquiteturas em alto nível e à sua conseguinte implementação. Existem tanto ADLs de software como ADLs de hardware, as quais serão enfocadas neste trabalho. Com as ADLs de hardware temos em mãos ferramentas para descrever, por exemplo, os componentes de um microprocessador, as interações entre eles, seus comportamentos, ou ainda o conjunto de instruções, ou seja, criar um modelo da arquitetura, o qual pode ser usado na validação da mesma. 1.2 Objetivo O objetivo deste projeto é construir uma plataforma virtual para a versão 603 do microprocessador PowerPC. Utilizando uma ADL, será criado um modelo executável do processador, o qual servirá de simulador de conjunto de instruções. 1.3 Produtos a Serem Gerados Dois modelos executáveis do PowerPC 603: PPC01 (simula somente instruções inteiras) e PPC02 (simula tanto as instruções inteiras como as instruções ponto flutuante do

Dentre elas, estão as Linguagens de Descrição de Arquitetura, ou simplesmente ADLs (Architecture Description Languages). 1.

5 processador); Montadores para os dois modelos executáveis do PowerPC 603; Um parser da ADL escolhida, o qual será um programa gerador de montadores. Este programa gerará uma estrutura de classes C++ que será o código fonte do montador do processador sendo modelado; Um conjunto de programas de teste (pequenos programas escritos em assembly) para a co-validação do PPC 01 e do programa gerador de montadores; Três conjuntos de programas teste, que serão simulados nos modelos executáveis do processador: Testbench 1 (programas inteiros escritos em assembly), Testbench 2 (programas fonte em C++ somente com instruções inteiras) e Testbench 3 (programas fonte em C++ com instruções inteiras e programas fonte com instruções ponto flutuante); Script de compilação e montagem para o PPC01 e para o Testbench 2, através da adaptação do GNU compiler para gerar código assembly para o PPC01.

co-validação do PPC 01 e do programa gerador de montadores; Três conjuntos de programas teste, que serão simulados nos modelos executáveis do processador: Testbench 1 (programas inteiros escritos em

6 2 A ADL ESCOLHIDA A linguagem de descrição de arquitetura escolhida para a criação do modelo executável do PowerPC 603 foi o ArchC. Esta é uma ADL de código aberto, desenvolvida no Laboratório de Sistemas Computacionais da Universidade de Campinas (UNICAMP). O ArchC funciona como um pré-processador para o SystemC, uma linguagem de descrição de hardware que vem ganhando cada vez mais usuários na comunidade da computação. Com a ADL ArchC, os projetistas podem: Criar um modelo da arquitetura do conjunto de instruções; Especificar detalhes como o formato, mnemônico, campos e tamanho dos campos de cada instrução; Descrever o comportamento das instruções, assim como as informações necessárias para que uma dada instrução seja decodificada; Listar e descrever recursos de arquitetura, como bancos de registradores, tamanho da palavra de instrução, hierarquia de memória e estrutura do pipeline.

O ArchC funciona como um pré-processador para o SystemC, uma linguagem de descrição de hardware que vem ganhando cada vez mais usuários na comunidade da computação.

7 3 O PROCESSADOR ESCOLHIDO A CPU a ser descrita é a versão 603 do processador PowerPC, um processador RISC (Reduced Instruction Set Computer) cuja arquitetura, desenvolvida em conjunto pela Motorola, IBM e Apple Computer, é baseada na arquitetura POWER, implementada pela família de microprocessadores RS/6000. Essa arquitetura foi desenvolvida visando compatibilidade de software entre diversas famílias de implementações. É voltada para uma ampla gama de aplicações, desde os sistemas embutidos até as estações de trabalhos gráficos. As principais características da arquitetura PowerPC: Dois bancos de registradores com 32 entradas, um para instruções de ponto flutuante e outro para instruções inteiras; Instruções para carregar e salvar dados entre registradores e memória e entre registradores. É uma arquitetura de uma máquina load-store; Instruções de tamanho fixo, o que possibilita um melhor uso do pipeline e torna mais fácil a execução paralela de instruções; Uso não destrutivo dos registradores, ou seja, as instruções aritméticas possuem um campo destino separado dos campos fonte; Possui um modelo preciso de exceções; Suporte a ponto flutuante seguindo o padrão IEEE-754, com a possibilidade de executar operações de ponto flutuante em precisão simples (32 bits) ou dupla (64 bits); Instruções para manipular explicitamente a memória cache (salvar, invalidar dados). Permite também que se carreguem dados para a cache, através de instruções, antes que eles sejam necessários, reduzindo assim a latência de memória; Suporte tanto para cache de dados e instruções separadas (arquiterura Harvard) quanto para caches unificadas.

Essa arquitetura foi desenvolvida visando compatibilidade de software entre diversas famílias de implementações.

8 4 METODOLOGIA 4.1 Plano de Trabalho 1 Familiarização com o processador, a ADL e as ferramentas: Familiarização com ArchC; Familiarização com SystemC; Familiarização com PowerPC 603; Descrição da arquitetura do PPC00 (versão simplificada do processador, contendo apenas oito instruções inteiras); Simulação da arquitetura do PPC00. 2 Concepção do PCC01: Descrição da arquitetura do PPC01; Simulação da arquitetura do PPC01. 3 Desenvolvimento do Gerador de Montadores: Desenvolvimento de um parser para a ADL ArchC; Geração automática de uma estrutura de classes C++ (programa fonte do montador); Teste do montador para gerar código para o PPC00; Geração do montador para o PPC01. 4 Co-validação do PPC01 e do gerador de montadores: Geração de um conjunto de pequenos programas assembly para o PPC01; Simulação dos programas no PPC01. 5 Concepção do PPC02: Descrição da arquitetura do PPC02; Uso do montador para criar Testbench 1; Simulação da arquitetura do PPC02;

(versão simplificada do processador, contendo apenas oito instruções inteiras); Simulação da arquitetura do PPC00.

9 6 Suporte para compilação cruzada: Elaboração de um conjunto do Testbench 2; Adaptação do gnu compiler; Execução do Testbench 2 no PPC01. 7 Co-validação do PPC02: Elaboração do Testbench 3; Simulação do Testbench 3 no PPC02; 4.2 Cronograma Fase Fev.04 Mar.04 Abr.04 Mai.04 Jun.04 Jul.04 Ago.04 Set.04 Out.04 Nov.04 1 X X 2 X X 3 X X 4 X 5 X X X 6 X X X 7 X 4.3 Estado Atual A fase 1 do projeto está concluída. Atualmente, estão em andamento as fases 2 e 3. A fase 2 está parcialmente concluída, faltando apenas a sua validação (correção de possíveis erros). A validação do que foi gerado na fase 2 depende quase toda da conclusão da fase 3.

04 Out.04 Nov.04 1 X X 2 X X 3 X X 4 X 5 X X X 6 X X X 7 X 4.3 Estado Atual A fase 1 do projeto está concluída. Atualmente, estão em andamento as fases 2 e 3.

10 5 REFERÊNCIAS The ArchC Description Language - The SystemC Community - PowerPC Microprocessor Family: The Programming Environments for 32-bit Microprocessors Disponível em:

org PowerPC Microprocessor Family: The Programming Environments for

Documentos relacionados

Organização e Arquitetura de Computadores I. de Computadores

Universidade Federal de Campina Grande Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Organização Básica B de Computadores