DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO BACHARELADO EM INFORMÁTICA SISTEMAS OPERACIONAIS I 1 0 SEM/05 Teste 1 Unidade I DURAÇÃO: 50 MINUTOS

Transcrição

1 DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO BACHARELADO EM INFORMÁTICA SISTEMAS OPERACIONAIS I 1 0 SEM/05 Teste 1 Unidade I DURAÇÃO: 50 MINUTOS Aluno: GABARITO Escore: 1 a Questão (30) Assinale a(s) resposta(s) que considerar correta(s) pode haver mais de uma resposta correta em cada questão. Se não estiver convicto marque apenas uma resposta, pois a cada duas respostas erradas anula uma correta. 1. Sistema Multitarefa é aquele que: A) Possibilita o processamento simultâneo de dois ou mais processos B) Permite ao usuário um ganho efetivo de desempenho na execução do seu programa C) Atende vários usuários em regime de Time-Sharing e outros em Batch interativo D) Permite o compartilhamento de tempo do processador 2. Dentre as formas de implementação de um sistema operacional, pode-se afirmar que: A) A que implica no menor requisito de espaço em memória é o sistema em camadas B) Em termos de eficácia (desempenho do código) ganha o SO monolítico C) Em termos de flexibilidade de configuração ganha o SO cliente-servidor D) Quanto ao tempo de resposta, o mais eficiente é o SO multiprogramado 3. A estratégia adotada na implementação de um esquema para tratamento de interrupções inclui: A) Operações realizadas em nível de hardware e operações em nível de software B) Salvamento por hardware dos registradores conhecidos por PC, PSW e SP C) Salvamento e restauração de todos os registradores sob a responsabilidade de quem escreve a RTI D) O encerramento do processo corrente e o desvio da execução para a RTI 4. A Tabela de Interrupções: A) Contém o endereço do dispositivo que solicitou a interrupção B) É uma área de memória com o endereço da rotina de tratamento da interrupção C) É uma área no início da memória onde o sistema salva os dados do processo corrente D) Contém as rotinas de serviço do sistema operacional para o tratamento de interrupção 5. Monitor: A) Forma primitiva do gerenciador de processos do sistema operacional CTSS B) Denominação usada para um dos primeiros SOs, implementado de forma monolítica C) Nome que caracterizou a primeira versão do compilador FORTRAN D) É o nome dado a parte do SO que fica residente em memória 6. Em relação ao modo de execução do processador pode-se afirmar que: A) A operação de escrita no disco ocorre em modo usuário B) A identificação do modo de execução é feita através de 1 bit do registrador PSW C) A utilização de uma chamada ao sistema provoca a mudança de modo usuário para o modo kernel D) Em um sistema reentrante, vários processos podem estar em modo kernel simultaneamente.

2 7. São elementos fundamentais para um SO tipo multiprogramação: A) Interrupções e estrutura modular B) Interrupções e suporte a múltiplos usuários C) Interrupções, pipeline e principio da localidade D) Interrupções e gerência de memória 8. A estrutura do sistema operacional Windows 2000 é do tipo microkernel modificada, pois parte das funções do sistema que executam fora do microkernel executam em modo kernel. Isso significa que: A) O kernel é responsável por operações de escrita no disco B) O kernel gerencia o uso adequado da memória cache C) As funções do sistema que executam fora do microkernel em modo kernel têm desempenho superior à execução em modo usuário. D) È multiusuário 9. São componentes de um kernel monolítico: A) Chamadas ao sistema, gerenciamento de memória, gerenciador de processos B) Sistema de arquivos, chamadas ao sistema, interface de comandos (shell) C) Compilador, sinais e protocolo de rede D) Sinais, gerenciador de E/S e protocolo de rede 10. Um sistema operacional de tempo real pode ser definido por: A) Um sistema cujo tempo de resposta a uma interrupção é inferior a 10 ns. B) Um sistema cujo modelo de interrupções múltiplas é em cascata onde cada tipo de interrupção possui uma prioridade. C) Um sistema cujo tempo de resposta deve ser previsível em qualquer situação D) Um sistema cujo modelo de interrupções múltiplas é seqüencial de forma a não alterar o tempo de resposta previsto. 2 a Questão (35) Suponha que um processador tenha as seguintes características de hardware: 08 Registradores internos de uso geral (AC, R1... R7), todos com 16 bits Registradores especiais (CS, DS, SP, PSW e IR) Célula de memória de 16 bits Instruções do tipo 1 endereço: 4 bits para OPCODE e 12 bits para Operando Barramento síncrono com 8 bits para dados e 20 para endereço Velocidade do processador: 2.0GHz Ciclo de barramento igual a 4 ciclos de clock Conjunto básico de instruções inclui os seguintes comandos: OpCode Operação OpCode Operação OpCode Operação 0000 Halt 0101 AC AC / M[x] 1010 AC AC + x 0001 AC AC + M[x] 0110 PC x 1011 M[x] AC 0010 AC AC - M[x] 0111 PC x (if AC=0) 1100 AC ~AC 0011 AC AC - x 1000 PC x (if AC 0) 1101 I/O[x] AC 0100 AC M[x] 1001 AC AC * M[x] 1110 AC I/O[x]

3 (*) Obs: x = DS + Operando (DS = data segment register) sempre que x representar endereço de dado e x = CS + operando quando for código. Imagine que você, como responsável pelo setor de suporte de software, tenha tirado um dump de uma pequena região de memória para analisar que apresentou o seguinte conteúdo: End. Célula End. Célula End. Célula C 0000 EA9FD D D 300B EA9FE FD 1730E 1A00 EAA00 030A A F BA02 EAA A 830D A003 EAA B BA EAA Considerando as informações fornecidas, respondas as perguntas a seguir, da melhor forma que puder. a. Considerando que o dump de memória acima se refere ao trecho de código e de dados de um único programa, forneça os valores de CS e DS para este programa. CS = / DS = EA000 b. Considerando que o conteúdo corrente de IR seja BA02, forneça o valor corrente de PC. PC = c. Considerando que o conteúdo corrente de PC seja 17308, mostre a seqüência de operações que seriam executadas e os seus respectivos resultados intermediários (execute o trecho até a operação halt). Coloque o código hexadecimal e ao lado a operação executada. (obs. todos os valores numéricos devem ser interpretados como em binário) / 49FD / AC <- M[9FD] / AC < / 2A01 / AC <- AC M[A01] / AC < = 000D 1730A / 830D / PC <- x SE AC <> 0 / PC <= 1730D 1730D / 300B / AC <- AC x / AC <- 000D 00B = E / 1A00 / AC <- AC + M[A00] / AC < A = 030C 1730F / BA02 / M[A02] <- AC / M[A02] <- 030C / A003 / AC <- AC + x / AC <- 030C = 030F / 0000 / HALT d. Com base nas informações do enunciado, forneça o tamanho máximo de memória RAM suportado por esta arquitetura e o tamanho máximo da área de dados que pode ser diretamente endereçada por um programa qualquer. RAM = 2*2 20 = 4MB / DADOS = 2*2 12 = BKB e. Calcule o ciclo de clock da máquina e o tempo necessário para transferir uma célula de memória. (Dica: o tempo necessário para transferir um dado entre CPU e memória recebe o nome de ciclo de barramento). CICLO DE CLOCK = 1/2GHZ = 0.5 ns / TRANSFERIR = 2*4*0.5 = 4 ns

4 3 a Questão (15) Considere a execução abaixo. Aplicação Interrupção 1 Interrupção 2 t=0 t=10 t=15 t=25 Interrupção 3 T 2 T 1 t=35 Responda: a. Que modelo de tratamento de múltiplas interrupções está sendo utilizado? Justifique. MODELO EM CASCATA INTERRUPÇÕES DE MAIS ALTA PRIORIDADE PO- DEM INTERROMPER RTIs DE MENOR PRIORIDADE. b. Como mostra a figura, a rotina de tratamento da interrupção 3 está sendo executada após o término da rotina de tratamento da interrupção 2. Sugira as possíveis situações nas quais tal ordem de precedência sempre ocorreria. A INTERRUPÇÃO 03 É DE MENOR PRIORIDADE QUE A DE NÚMERO 02 OU A INTERRUPÇÃO 03 OCORREU (FOI ATIVADA) APÓS O TÉRMINO DA 02. c. Se o tempo total de execução da rotina de tratamento da interrupção 1 é de 30 unidades e T 1 = 28, calcule o valor de T 2 e o tempo total gasto pela aplicação (elapsed time). Considere que o tempo de execução cpu time, da aplicação seja de 70 unidades de tempo. T 2 = (I1) + 10 (I2) + 7 (I3)= 57 / EP= (gasto pelas interrupções) = 117 OU T 2 = (CONSIDERANDO ELAPSED TIME) / EP =

5 4 a Questão (20) Considere a ocupação da memória RAM conforme mostra a figura abaixo. 0 Stack T Y Rotina de tratamento de interrupção Y + L N Aplicação Onde: Stack é a pilha de controle, T o endereço corrente do topo da pilha, que cresce na direção do menor endereço de memória; Y é uma de terminada rotina de serviço tratamento de interrupção Responda: a. Se uma interrupção for recebida durante a execução da instrução localizada no endereço N, em que momento ela será atendida? AO FINAL DA EXECUÇÃO DA INSTRUÇÃO N b. Neste caso, qual será o valor do PC, o conteúdo da pilha e o novo valor do SP ao final da etapa de hardware dos procedimentos iniciais para tratamento de interrupção (Dica: instante imediatamente anterior à passagem do controle da CPU para a rotina de atendimento da interrupção)? PC = Y / PILHA = N + 1 / SP = T - 2 c. E ao término da rotina de serviço, quais serão estes valores?

6 PC = N + 1 / PILHA = VAZIA / SP = T d. Se a rotina de serviço utiliza 3 registradores, quais seriam as providências a serem tomadas e em que momento? O SALVAMENTO DESTES REGISTRADORES SERIA FEITO PELA PRÓPRIA ROTINA DE TRATAMENTO DE INTERRUPÇÕES. 5 a Questão (10) Opcional Suponha que em um determinado sistema, a stack (pilha) seja utilizada pelo processador para gerenciar as chamadas ao sistema e o retorno à função que executou a chamada. Neste caso o registrador PC poderia ser eliminado pela utilização do topo da stack como PC? Discuta sua resposta.