Organização e Arquitetura de Computadores. Hugo Barros

Tamanho: px

Começar a partir da página:

Download "Organização e Arquitetura de Computadores. Hugo Barros email@hugobarros.com.br"

Mikaela Martinho Botelho
6 Há anos
Visualizações:

1 Organização e Arquitetura de Computadores Hugo Barros

2 RISC X SISC RISC: Reduced Instruction Set Computer Nova Tecnologia para máquinas de alta performance; Máquina com um conjunto reduzido de instruções básicas em hardware; Uso de chips processadores VLSI sem interpretação; As demais instruções eram geradas por combinação das instruções básicas;

instruções básicas em hardware; Uso de chips processadores VLSI sem

3 RISC X SISC CISC: Complex Instruction Set Computer Tecnologia mais antiga e usada para famílias de computadores compatíveis em nível de software. Número maior de instruções; Uso extensivo de interpretações;

computadores compatíveis em nível de software.

4 Resultados Mesmo que uma máquina RISC precisasse de 4 ou 5 instruções para fazer o que a máquina CISC faria com apenas 1 instrução, se a instrução RISC fosse dez vezes mais rápida(só hardware) a máquina RISC vencia.

com apenas 1 instrução, se a instrução RISC fosse dez

5 Pergunta... Porque então a tecnologia RISC não suplantou a CISC? Problemas de compatibilidade com máquinas antigas com software já desenvolvido; Aparecimento de soluções híbridas: Intel(núcleo RISC);

6 Princípios de Projeto para Computadores Modernos Todas as Instruções são diretamente executadas por Hardware: Não existe nível de microinstrução; Maximizar a taxa a qual as instruções são executadas: Uso de paralelismo; Iniciar muitas instruções; As instruções Precisam ser facilmente decodificadas: A decodificação influencia na velocidade de execução das instruções; A decodificação determina os recursos a serem usados na execução das instruções; Quanto menor o número de formatos, mais fácil a decodificação;

instruções Precisam ser facilmente decodificadas: A decodificação influencia na velocidade de execução das instruções; A

7 Princípios de Projeto para Computadores Modernos Somente as Instruções LOAD e STORE devem referenciar a memória: O acesso a memória é mais lento; Instruções que acessam a memória intercaladas com outras instruções; podem ser Projetar uma máquina com muitos registradores (>= 32) Palavras de memória devem permanecer registradores o maior tempo possível; nos Falta de registradores pode obrigar a busca de palavras na memória várias vezes

instruções; podem ser Projetar uma máquina com muitos registradores (>= 32) Palavras de memória devem

8 Princípios de Projeto para Computadores Modernos Outras soluções: Existe limite tecnológico para desenvolvimento do hardware do chip de processamento que depende do estado da arte da tecnologia. Solução para aumentar a velocidade de um processador: Uso de paralelismo(nível de instruções); Vários trabalhando (nível de processadores);

9 Paralelismo ao Nível de Instruções O maior gargalo para a velocidade de execução de instruções é o acesso a memória. Execução Pipeline produção em sério(5 Estágios): O estágio 1 busca a instrução da memória e armazena num buffer até chegar a hora de executá-la. No estágio 2 ocorre a decodificação da instrução, determinando tipos e operandos. No estágio 3 ocorre a busca dos operandos na memória ou nos registradores. No estágio 4 temos a execução : passagem pelo caminho de dados. No estágio 5 o resultado do processamento é escrito num registrador

executá-la. No estágio 2 ocorre a decodificação da instrução, determinando tipos e operandos.

10 Paralelismo ao Nível de Instruções

11 Paralelismo ao Nível de Instruções Arquiteturas Superescalares: Se um pipeline é bom, dois serão ainda melhores... A execução de instruções é feita em paralelo e usando dois pipes: Não pode haver conflito para o uso de recursos;

12 Paralelismo ao Nível do Processador A medida que os processadores vão ficando mais rápidos: Aparecem limitações de ordem física: velocidade nos fios de cobre; Maior produção de calor pelo chip; Processador Matricial: Composto de grande número de processadores idênticos Cada processador executa a mesma sequência de instruções sobre diferentes conjuntos de dados Tem uma única unidade de controle Tem uma UAL para cada processador

Matricial: Composto de grande número de processadores idênticos Cada processador executa a mesma sequência

13 Paralelismo ao Nível do Processador Processador Vetorial: Parecedio com o matricial Operações aritiméticas são executadas numa única UAL, que opera em PIPELINE Operandos são colocados em um registro vetorial para serem processados na UAL

executadas numa única UAL, que opera em PIPELINE Operandos

14 Paralelismo ao Nível do Processador Processador matricial x vetorial: ; O matricial é voltado para o paralelismo(+ difícil) O matricial em geral é mais rápido. O processador vetorial se adapta a processamentos paralelos e não paralelos Hardware do matricial é mais caro(muitas UAL's) Os processadores matriciais não são independentes pois compartilham uma única UC

O processador vetorial se adapta a processamentos paralelos e não paralelos Hardware do

15 Paralelismo ao Nível do Processador

16 Paralelismo ao Nível do Processador Multiprocessadores: É composto por vários processadores independentes; Compartilham uma mesma memória; Ou compartilha memória e têm memória local; Executam processamentos locais Liberam o tráfego do barramento principal É necessário gerenciar os conflitos Sistemas com muitos processadores são de difícil implementação. Porque?

memória local; Executam processamentos locais Liberam o tráfego do barramento principal É

17 Paralelismo ao Nível do Processador

18 Paralelismo ao Nível do Processador Multicomputadores(Cluster): Sistemas com um grande número de computadores interligados; Não existe nenhum tipo de memória comum sendo compartilhada; Comunicação entre computadores é feita através de troca de mensagens a uma alta velocidade; Computador pode/não precisa estar ligados um com os outros, utilizando-se topologias diferentes; Mensagens são roteadas do computador fonte para o destino

computadores é feita através de troca de mensagens a uma alta velocidade; Computador pode/não precisa estar

19 Paralelismo ao Nível do Processador

20 Paralelismo ao Nível do Processador

21 Próxima aula... Memória Principal

Documentos relacionados

Organização e Arquitetura de Computadores I. de Computadores

Organização e Arquitetura de Computadores I. de Computadores Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de I Organização Básica B de (Parte V, Complementar)