CAPÍTULO 4 AMPLIFICADORES DE ÚNICO ESTÁGIO TE 152 CIRCUITOS INTEGRADOS ANALÓGICOS 1

Transcrição

1 CPÍTULO 4 MPLIFICDORES DE ÚNICO ESTÁGIO TE 5 CIRCUITOS INTEGRDOS NLÓGICOS

2 4. mplificador Fonte Comum 4.. mplificador fonte comum com cara resistia TE 5 CIRCUITOS INTEGRDOS NLÓGICOS

3 nálise Ganho de tensão m R M saturado D V out > V DSsat R D < ( VDD VDSsat ) I D Máximo V é baixo, especialmente para baixo ; R consome uma rande área de silício; O anho não é constante ( out é uma função não linear de in ). I ms F φ t m n I R < D i m D f φ < t V I m D DD i f ( V V ) V nφ DD t DSsat DSsat TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 3

4 4.. mplificador fonte comum com cara diodo i D Load line in 3 out m m m ro ro m out 3 Baixo anho de tensão in TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 4

5 4..3 mplificador fonte comum com cara fonte de corrente V < V < V V DSsat o DD DSsat TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 5

6 : Cálculo de V TH I I I i V D F B f TH V n φ t T0 I I F S ( if ) i ln Em inersão forte f V V nφ i V TH T0 t f T0 µ n C B ox In ( W L) TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 6

7 TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 7 Ganho de tensão ( ) o o m r // r φ f t B m i n I B o B o I V r I V r φ f t i n V V V V

8 Resposta em Freqüência m R o ( sc M m) s( C L C M ) R o V db lo (ω c /ω u ) ω c m R o o s / ω c ( C C ) R L M m ωu mroωc C L C M lo (ω/ω u ) TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 8

9 M 3 : M i D out dmitância de entrada: m Yin scin scm( V) sc ( in CM) scm s / ω o c I B C s C Efeito Miller b C L C P C M M in dmitância de saída: Yout scp o TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 9

10 4..4 Inersor CMOS i D V I I TH ( ) µ nc W L V V n N ox TH T0N D nn µ ( ) nc W L V V V p P ox DD TH T0P D np V V V DD T0P T0N µ µ n p n n P N µ ( ) n n W L P µ p nn ( W L) ( W L) ( W L) out V max V min 3 VDSsat V TH V DSsat 3 out in TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 0

11 I D I D I L 0 in mplificador classe B I D V in V TH µ C W L V V V ( ) n ox DD T0N T0P ITH nn µ n np µ p n N ( W L) ( W L) TE 5 CIRCUITOS INTEGRDOS NLÓGICOS

12 Ganho de Tensão : out V TH in V m m ds ds ( ) m I n TH φ i ( ) t f ( ) I I TH TH ds ds V V V V / n / n φ i i t f f V V V V, V L, L TE 5 CIRCUITOS INTEGRDOS NLÓGICOS

13 Exercício: Para um inersor CMOS determine:. resposta em freqüência;. s condições para ter um inersor simétrico, i.e., V TH /. 3. corrente de threshold I TH e o anho de tensão para o inersor simétrico se 5V, V T0N V T0P V, n N n P., I SN I SP 00 n, V V 0V. TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 3

14 4. mplificador Porta Comum i D Cura de cara in 3 out out M e M saturados I I I i D F B f I I B S 3 ( ) V V V φ i ln i bias T0N TH t f f n N V TH in TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 4

15 out 3 V TH in V V V V omax DD DSsat ( ) V V V V V φ ln i bias T0N omin DSsat TH t f n N φ i 3 DSsat t f TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 5

16 Ganho de Tensão : out V TH in Condutância de saída: Transcondutância: i G out o ds ds out 0 m in i out in 0 out ms Ganho de tensão : V ms ds ds TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 6

17 Exercício: Calcule a transcondutância, as resistências de entrada e saída e o anho de tensão se a fonte de sinal tier uma impedância diferente de zero. TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 7

18 4.3 Seuidor de Fonte M 3 : M i D V in 0 i D /5 Load line out I B V B in M out out V DSsat V B out V B /n in TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 8

19 M 3 : M i D V B out V B Saturação: Vout,max VDD VDSsat out I B in M V B Ganho de tensão: out in in ds ms m ds ds m out ds n TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 9

20 4.4 mplificador Cascode confiuração cascode aumenta a resistência de saída (alto anho de tensão) e reduz a realimentação capacitia (operação em altas freqüências). NÁLISE V X V DSsat < out < V DSsat fonte de corrente Para maximizar a excursão de saída V bias dee ser tal que V X V DSsat (DV) análise ac : i i x m out ms V V d m in md x d ms x md out 0 in md x md out m ms V V V in md md TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 0

21 Exercíco. Mostre que a impedância de saída do amplificador cascode é dada por: R out i out md ms. out md md md V Exercíco. Mostre que a transcondutância de curtocircuito do amplificador cascode é dada por : i G out ms m m m in 0 md ms out TE 5 CIRCUITOS INTEGRDOS NLÓGICOS

22 Resposta em Freqüência TE 5 CIRCUITOS INTEGRDOS NLÓGICOS

23 Folded Cascode Folded cascode: umenta a excursão de tensão na saída e a faixa de modo comum na entrada (amp. dif.) mas aumenta o consumo. TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 3

24 4.5 mplificador Diferencial mplificadores diferenciais são sensieis a diferença entre duas tensões de entrada; i i mp. Dif. i o i o o o id / id / mp. Dif. i o i o o o Sinal diferencial iod ( ) io ( ) io ( ) ic Sinal de modo comum ioc ( ) io ( ) io ( ) Gray, Hurst, Lewis, Meyer: nalysis and Desin of nalo Interated Circuits, Wiley, 00. TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 4

25 id / ic id / Diff. mp. i o i o o o dm dm cm od dm cm dm id oc dm cm cm ic od id 0 oc id ic ic 0 cm dm cm od ic id oc ic 0 id 0 Idealmente, todos s exceto dm são iuais a zero CMRR dm cm Gray, Hurst, Lewis, Meyer: nalysis and Desin of nalo Interated Circuits, Wiley, 00. TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 5

26 Comentários Faixa de modo comum na entrada: faixa das tensões dc de modo comum na entrada para manter os transistores em saturação. Corrente de offset na entrada: desprezíeis em CMOS. Tensão de offset na entrada : tensão diferencial na entrada para obter tensão iual a zero na saída. Slew rate: Máxima de ariação na saída para uma ariação de randes sinais na entrada. TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 6

27 4.5.. Par diferencial MOS nálise de primeira ordem : Fonte de corrente ideal M & M em saturação fi I & I independentes da tensão do dreno I I I I I I T OD V V V G G id n n n I I I i S S S r ir 0 Normalização i I / I i I / I t T S od OD S i I / I i I / I S S TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 7

28 Característica de transferência ( ) V V V V i ln i V P SB GB T0 P φt n ( ) V V V V i ln i V P SB GB T0 P φt n Vid VG VG it iod it i od it i od it i od ln nφt nφt Vid nφ t TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 8

29 Inersão fraca I I I I V id ; ; tanh Vid V id I T I n T IT nφ φ t t nφ t e e di dv OD T Transcondutância mdif m() id V id 0 I nφ t in : Current mirror out I I I I I G M M G I T V SS TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 9

30 Inersão forte in : Current mirror out I I I I () V id V id ± IT Vidsat Vidsat for V < V nφ I / I id idsat t T S I I G M M I T G mdif di I OD TIS dv nφ id V id 0 t m() V SS TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 30

31 4.5.. mplificador diferencial com cara atia M 3 M 4 ssumindo a fonte conectada ao substrato (pwell) I4 I L O M 5 saturado I I I T I T I I 3 C L G I M 6 M 5 : M M G V ID V G V G determina I I. I (I 3 ) é copiada pelo espelho erando I 4 I.. corrente de cara I L I 4 I carrea C L até V O atinir um alor tal que I L 0 (I 4 I ). TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 3

32 Faixa de modo comum na entrada : M 3 M 4 I4 I L O V < V < V ICM min ICM ICM max V ICM min M 5 sat. I T I I 3 C L V V V > V DS5 X SS DSsat5 G I M M G X V V V i i I I G G ICM f f T S() ( ) VX VICM VT0N nφ t if ln if M 6 M 5 : V SS ( ) VICM > VSS VDSsat5 VT0N nφ t if ln if TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 3

33 V ICM max M & M sat. : M 3 M 4 I4 O i i I I f 3 f 4 T S3(4) I L nálise para M I T I I 3 G I M 6 M 5 : C L M M G X V V V > V DS G3 X DSsat ( ) VG3 VDD VT0P n3φ t if 3 ln if 3 Do slide anterior: ( ) VX VICM VT0N nφ t if ln if ( ) ( ) V < V V V V φ nf i nf i ICM DD T0P T0N DSsat t f 3 f 3 V SS ( ) ln( ) F i i i TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 33

34 nálise de pequenos sinais G : M 3 M 4 I 4 i 0 O I I 3 I C L M M G Ganho de tensão diferencial G m i 0 id 0 0 ( ) IT Gm m m if nφ R 0 ds ds4 R VD m 0 t m ds ds4 VD 0 id i 0 0 I T terra ac p/ sinal diferencial V SS Resposta em freqüência Freqüência de anho unitário (produto GB): TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 34 VD ds m ds sc L R O ω u m C L

35 CMRR Y M 3 M 4 I 4 i 0 O I I 3 I i M M C L i ( d c ) CMRR 0lo / G c i db o ic 0 o id I T V SS TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 35

36 m3 d3 y ( ) m i x d 4 d d x m4 i 0 y 0 0 ( ) m i x 0 o ds ds m m ds ( ) x m m i ds m ds ds3 m3 y m 0 i ( m4 m3 ds ) y ox i 0 3 TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 36

37 sistemática randômica Y M 3 M 4 I 4 i 0 O I I 3 I i M M C L i Gc CMRR G CMRRs CMRRr d ( ) 0 dl di CMRRs miml 0 ml mi di di mi CMRRr mi ml mi mi di mi mi m m di d d ml m4 m3 I T i: input l: load V SS K. Laker and W. Sansen: Desin of nalo Interated Circuits and Systems, pp : Relation between random offset and CMRRr TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 37

38 Tensão de Offset Y M 3 M 4 I 4 i 0 O I I 3 Tensão de offset V OS V ID V G V G para i 0 0 com 0 y V V V V V V T0 T0 TN T03 T04 TP I I I I I I S S SN S3 S4 SP I i M M i IT I SN mp IT I VOS VTN VTP I I mn SN mn mn SP SP I T V SS TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 38

39 Slew Rate G M 3 M 4 I 4 i 0 O I I 3 I T Y I C L M M G Slew rate: Máxima taxa de ariação da tensão na saída para uma ariação de randes sinais na entrada. d o VG VG > Vidsat io IT CL dt d o VG VG < Vidsat io IT CL dt d dt o max I C T L V SS TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 39

40 Slew rate Y M 3 I 4 I I 3 I M 4 i 0 O C L G (t) SR SR o (t) G M M G I T V SS TE 5 CIRCUITOS INTEGRDOS NLÓGICOS 40