Aritmética Computacional (Multiplicação e Divisão) Capítulo 4

Transcrição

1 Aritmética Computacional (Multiplicação e Divisão) Capítulo 4 Ch4 1

2 Problema: ripple carry adder é lento Uma ULA de 3 bits é tão rápida quanto uma ULA de 1 bit? atraso (ent soma ou carry G) n estágios ng Existe mais de uma forma de adição? Dois extremos: ripple carry (ng) sum of products (G) a0 b0 a1 b1 CarryIn CarryIn ALU0 CarryOut CarryIn ALU1 CarryOut Operation Result0 Result1 c 1 b 0 c 0 + a 0 c 0 + a b 0 0 c b 1 c 1 + a 1 c 1 + a b 1 1 c c 3 b c + a c + a b c 3 a b CarryIn ALU CarryOut Result c 4 b 3 c 3 + a 3 c 3 + a 3 b 3 c 4 a31 b31 CarryIn ALU31 Result31 Ch4

3 Carry lookahead adder Uma abordagem entre os dois extremos Motivação: Se não sabemos o valor de carry in, o que poderíamos fazer? Quando sempre geramos um carry? g i a i b i Quando propagamos o carry? p i a i + b i c 1 g 0 + p 0 c 0 c g 1 + p 1 c 1 c c 3 g + p c c 3 c 4 g 3 + p 3 c 3 c 4 Factível! atraso: ent g i p i (1G) g i p i carry (G) carry saídas (G) total: 5G independente de n Ch4 3

4 Multiplicação Mais complexa que a adição Conseguida via deslocamentos e adições Mais tempo de processamento e mais área multiplicando multiplicador produtos parciais max ( 4 1) *( 4 1) 5 5 > 18 8 bits 3 * 3 bits 64 bits Números negativos: converter e multiplicar Ch4 4

5 Implementação da multiplicação Start Multiplier Test Multiplier0 Multiplier0 0 Multiplicand 64 bits Shift left 1a. Add multiplicand to product and place the result in Product register 64 bit ALU Multiplier Shift right 3 bits. Shift the Multiplicand register left 1 bit 3. Shift the Multiplier register right 1 bit Product 64 bits Write Control test 3nd repetition? No: < 3 repetitions Yes: 3 repetitions Done Ch4 5

6 a. versão: redução do tamanho do reg. multiplicando Start Multiplier Test Multiplier0 Multiplier0 0 Multiplicand 3 bits 1a. Add multiplicand to the left half of the product and place the result in the left half of the Product register 3 bit ALU Multiplier Shift right 3 bits. Shift the Product register right 1 bit 3. Shift the Multiplier register right 1 bit Product 64 bits Shift right Write Control test 3nd repetition? No: < 3 repetitions Yes: 3 repetitions Done Ch4 6

7 Versão final Start Product Test Product0 Product0 0 Multiplicand 3 bits 1a. Add multiplicand to the left half of the product and place the result in the left half of the Product register 3 bit ALU. Shift the Product register right 1 bit Product Shift right Write Control test 3nd repetition? No: < 3 repetitions 64 bits Yes: 3 repetitions Done No MIPS: dois novos registradores de uso dedicado para multiplicação: Hi e Lo (3 bits cada) mult $t1, $t # Hi Lo $t1 * $t mfhi $t1 # $t1 Hi mflo $t1 # $t1 Lo Ch4 7

8 Algoritmo de Booth (visão geral) Idéia: acelerar multiplicação no caso de cadeia de 1 s no multiplicador: * (multiplicando) * (multiplicando) * (multiplicando) Olhando bits do multiplicador a 00 nada 01 soma (final) 10 subtrai (começo) 11 nada (meio da cadeia de uns) Funciona também para números negativos Para o curso: só os conceitos básicos Algoritmo de Booth estendido varre os bits do multiplicador de em Vantagens: (pensava se: shift é mais rápido do que soma) gera metade dos produtos parciais: metade dos ciclos Ch4 8

9 Geração rápida dos produtos parciais Y0 Y1 Y X0 X1 X X Y0 X Y1 X Y X1 Y0 X1 Y1 X1 Y X0 Y0 X0 Y1 X0Y X Y 0 Y 1 Y X 1 X Y 0 X Y 1 X Y X 0 X 1 Y 0 X 1 Y 1 X 1 Y X 0 Y 0 X 0 Y 1 X 0 Y Ch4 9

10 Carry Save Adders (soma de produtos parciais) a3 b3 a b a1 b1 a0 b0 A B E F e3 e e1 e0 Traditional adder Traditional adder f3 f f1 f0 Traditional adder s5 s4 s3 s s1 s0 S b3 e3 f3 b e f b1 e1 f1 b0 e0 f0 A B E F Carry save adder a3 a a1 a0 Carry save adder s'4 c'3 s'3 c' s' c'1 s'1 c'0 s'0 C' S' Traditional adder S s5 s4 s3 s s1 s0 Ch4 10

11 Divisão * Q + R 3 * 9 + dividendo divisor quociente resto Q 9 R Como implementar em hardware? Ch4 11

12 Alternativa 1: divisão com restauração hardware não sabe se vai caber ou não registrador para guardar resto parcial verificação do sinal do resto parcial caso negativo restauração 9 3 * 4 19 q * 4 9 q4 0 Restauração 9 3 * 3 5 q * 7 q * 5 q 0 Restauração 5 3 * 1 1 q * 1 5 q1 0 Restauração 5 3 * 0 q0 1 R 10 q 4 q 3 q q 1 q Ch4 1

13 Alternativa : divisão sem restauração Regras se resto parcial > 0 próxima operação subtração se resto parcial < 0 próxima operação soma objetivo R 0 se operação corrente + qi 1 se operação corrente qi * 4 19 < 0 próx SOMA q * 3 5 > 0 próx SUB q * 7 < 0 próx SOMA q * 1 1 < 0 próx SOMA q * 0 q0 1 Resto Quociente 11111?? Ch4 13

14 Alternativa : conversão do resultado ( ) n ( n 1) ( n 1) ( 1) ( n 1) Nº de somas: 3 Nº de subtrações: Total: 5 OBS: se resto < 0 deve haver correção de um divisor para que resto > 0 Ch4 14

15 Hardware para divisão: terceira alternativa Divisor S t a rt 3 bits 1. S h i ft t h e R e m a i n d e r r e g i s t e r l e f t 1 bi t 3 bit ALU. S u b t r a c t t h e D i v i s o r r e gi s t e r f r o m t h e l e f t h a l f o f t h e R e m a i n d e r r e g i s t e r a n d p l a c e t h e r e s ult i n t h e l e f t h a l f o f t h e R e m a i n d e r r e gi s t e r Remainder 64 bits Shift right Shift left Write Control test R e m a i n d e r > 0 T e s t R e m a i n d e r R e m a i n d e r < 0 3 a. S h i ft t h e R e m a i n d e r r e g i s t e r t o t h e l e f t, s e tti n g t h e n e w ri g h t m o s t b it t o 1 3 b. R e s t o r e t h e o ri gi n a l v a l u e b y a d di n g t h e D i v i s o r r e g i s t e r t o t h e l ef t h a lf o f t h e R e m a i n d e r r e g i s t e r a n d p l a c e t h e s u m i n t h e l e f t h al f o f t h e R e m a i n d e r r e g i s t e r. A l s o s h i f t t h e R e m ai n d e r r e g i s t e r t o t h e l e ft, s e t ti n g t h e n e w ri g h t m o s t bi t t o 0 3 n d r e p e t iti o n? N o : < 3 r e p e ti ti o n s Y e s : 3 r e p e ti ti o n s D o n e. S h if t l e ft h al f o f R e m a i n d e r ri g h t 1 b i t Ch4 15

16 Ilustração da divisão: hardware * Q + R 3 * 9 + dividendo divisor quociente resto Q 9 R Ch4 16

17 Instruções No MIPS: dois novos registradores de uso dedicado para multiplicação: Hi e Lo (3 bits cada) mult $t1, $t # Hi Lo $t1 * $t mfhi $t1 # $t1 Hi mflo $t1 # $t1 Lo Para divisão: div $s, $s3 # Lo $s / $s3 Hi $s mod $s3 divu $s, $s3 # idem para unsigned Ch4 17