MODELAGEM FUNCIONAL EM MATLAB DE UM PROCESSADOR RISC- 16 BITS EM UM SISTEMA EM CHIP PARA APLICAÇÕES SEM FIO

Transcrição

1 MODELAGEM FUNCIONAL EM MATLAB DE UM PROCESSADOR RISC- 16 BITS EM UM SISTEMA EM CHIP PARA APLICAÇÕES SEM FIO M. D. B. Melo, R. P. Jacobi, J. C. Costa Universidade de Brasília-Brasil RESUMO Este artigo trata do modelamento funcional de um processador RISC de 16 bits para aplicações sem fio em MATLAB. O processador é modelado em nível comportamental, utilizando-se blocos funcionais em MATLAB. As funções foram desenvolvidas em linguagem de MATLAB e uma hierarquia de chamada foi construída no sentido de simular o comportamento do processador. O principal objetivo deste trabalho foi o de estudar a utilização de MATLAB como ferramenta para modelamento e simulação de sistemas digitais. Os resultados indicam que sistemas baseados em microprocessadores podem ser descritos com relativa simplicidade em MATLAB, permitindo assim o projeto de sistemas mistos digitais e analógicos utilizando-se um único ambiente de trabalho. SUMMARY This paper presents the functional modeling of a 16 bit RISC processor for wireless computing in MATLAB. The processor is described in a behavioral level, using MATLAB functional blocks. The functions were developed in MATLAB language and a hierarchy of function calls was built in order to simulate the processor s behavior. The main goal of this work was to study the use of MATLAB as a tool to model and simulate digital systems. The results indicate that microprocessor based systems may be modelled straightforwardly in MATLAB, which can be used as a framework to modeling, simulation and design of mixed analog and digital systems.

2 MODELAGEM FUNCIONAL EM MATLAB DE UM PROCESSADOR RISC-16 BITS EM UM SISTEMA EM CHIP PARA APLICAÇÕES SEM FIO M. D. B. Melo, R. P. Jacobi, J. C. Costa Universidade de Brasília-Brasil RESUMO Este artigo trata da modelagem funcional de um processador RISC 16 bits para aplicação sem fio em MATLAB. O processador é modelado por blocos funcionais em MATLAB. O principal objetivo deste trabalho foi o de conseguir, de maneira simples e rápida, uma ferramenta que auxilia o desenvolvimento do projeto, permitindo uma descrição funcional do processador, bem como emular o processador para o teste de códigos de programação. Funções foram desenvolvidas em linguagem de MATLAB e uma hierarquia de chamada foi construída no sentido de simular o comportamento do processador. Este trabalho demonstra de forma clara a utilidade do MATLAB para simulações funcionais de processadores. 1. INTRODUÇÃO O MATLAB é uma ferramenta bastante prática para diversas aplicações onde simulações físicas e matemáticas são necessárias. O tempo de aprendizagem é uma figura de mérito importante para escolha desta ferramenta [1]. Em descrições comportamentais em níveis funcionais esta ferramenta se mostra bastante poderosa. A escolha do MATLAB deve-se a flexibilidade vetorial que este software possui, permitindo a compilação de qualquer código através de cargas em vetores [1]. Vetores permitem diversas simplificações em programas com caráter funcional. O processador estudado neste trabalho é parte integrante de um sistema de controle de irrigação, capaz de melhorar a gestão no uso da água e aumentar a produtividade num campo com um sistema de irrigação inteligente. Através de comunicação sem fio, dados sobre a umidade do solo são medidos e transmitidos por nós coletores a estações de campo e, posteriormente, a uma estação base. Cada nó é composto de coletor solar, bateria, antena, atuador eletromecânico, sensor de umidade e um SoC (microprocessador, transceptor de RF, interface e conversor A/D) [2]. Nas seções seguintes deste texto, serão descritos a arquitetura do processador, a implementação em linguagem de MATLAB e os resultados das simulações. 2.O PROCESSADOR O processador possui dezesseis registradores que são encarados no ambiente de trabalho do MATLAB como variáveis. Cada registrador tem um propósito específico e este pode ser visualizado na tabela 1. Na tabela 2 mostra-se as dezesseis instruções usadas para esta arquitetura. São instruções comuns mantendo a filosofia de que a simplicidade é favorecida pela regularidade[3]. O esquemático em diagrama de bloco deste processador está mostrado na Figura 1 [3]. Tabela 1: registradores [3],[4] Símbolo Função Obs $zero Constante 0 Constante 0 de 16bits $t0,$t1,$t2 Temporários Registradores. Auxiliares $a0, $a1 Argumentos para operações Argumento $a2 aritméticas e procedimentos $s0, $s1 Armazena valores durante Salvos $s2, $s3 chamadas de procedimento $int Interrupção Contém status das interrupções e ender. da instrução com erro $gp Apontador Aponta para as variáveis globais Global no interior da pilha $sp Apontador Pilha Aponta para o topo da pilha $pc Contador de Programa Aponta para a próxima instrução $ra Endereço de Aponta para o endereço de Retorno retorno de uma subrotina

3 Figura 1: Caminho de dados e linhas de controle [3] Tabela 2:conjunto de instruções do processador [3],[4] Instr Exemplo Significado Add Add Adiciona $s2 a $s3 e armazena o $s1,$s2,$s3 resultado em $s1 Sub Sub Subtrai $s3 a $s2 e armazena o $s1,$s2,$s3 resultado em $s1 Addi Addi Adiciona $s1 a constante e $s1,100 armazena o resultado em $s1 Shift Sft $s1,8 Desloca $s1 da constante e armazena o resultado em $s1. Se o valor da constante for negativo, desloca à esquerda. And And AND booleano bit a bit entre $s2 e $s1,$s2,$s3 $s3 e armazena resultado em $s1 Or Or Or booleano bit a bit entre $s2 e $s1,$s2,$s3 $s3 e armazena resultado em $s1 Not Not $s1 NOT booleano bit a bit de $s1 e armazena resultado em $s1 Xor Xor XOR booleano bit a bit de $s2 e $s1,$s2,$s3 $s3 e armazena resultado em $s1 Slt Slt Torna $s1 = 1 se $s2 < $s3 senão $s1,$s2,$s3 $s1 = 0 Lw Carrega palavra armazenada no Lw endereço $s2 deslocado de $s3 e $s1,$s2,$s3 salva o resultado em $s1 Sw Lui Beq Sw $s1,$s2,$s3 Lui $s1,100 Beq $s1,$s2,5 Carrega palavra armazenada em $s1 e salva o resultado no endereço $s2 deslocado de $s3 Carrega a constante nos oito bits mais significativos de $s1 Se $s1 = $s2 desvia programa para $pc + CONST Instr Exemplo Significado Blt J Blt $s1,$s2,5 J $s1,100 Se $s1 < $s2 desvia programa para $pc + CONST Desvia para o endereço $s1 deslocado da constante Desvia para end. $s1 deslocado da Jal Jal $s1,100 constante salvando origem em $ra As instruções, nesta arquitetura, tendem a trabalhar com fluxo de dado registrador-registrador com intuito de melhorar a performance do hardware. Cada uma dessas instruções foi implementada através de uma função (arquivo *.M em MATLAB) e sua chamada causa a sua execução. Basicamente, o processo de fluxo de dado em um processador simples como esse resulta no conhecido ciclo de busca e execução de seu conjunto de instruções. O que foi implementado nesta simulação foi o comportamento do processador RISC-16 bits [3] mostrado na Figura 1. Existem simuladores para processadores com algumas facilidades evidentes [5] e [6] pois os blocos funcionais podem ser modelados diretamente. A escolha do MATLAB é o passo inicial para a simulação completa do sistema em chip, desde suas seções digitais até os sensores de pressão, seção de RF, interface A/D, Interface serial, etc.. No momento, uma seção de RF, de caráter analógico, é simulada através de um registrador de 128 bits na forma de vetor. 4. O MODELO EM MATLAB O diagrama de bloco da Figura 2 foi a metodologia de projeto usada neste trabalho para o desenvolvimento do processador em modo funcional no MATLAB.

4 Compreensão do fluxo de dados do processador Desenvolvimento de funçoes para as intruções Definição de hierarquia para chamada das funções Transformação das variáveis em vetores de 16 bits Construção de subprogramas para as ações do processador Teste das funções e subprogramas Erro Funções Ok Teste de programas práticos Falhas detectadas Erro em alguma execução? Ok Disponibilização do simulador para a equipe de projeto do SoC Figura 2. Metodologia de projeto para um modelo funcional em MATLAB.

5 Memória Comportamento Unidade de RF Banco_reg Busca_e_deco Executa_inst Reg_atual Inter_user Add Addi or and shift not xor slt Conjunto de instruções do RISC lw sw lui beq blt j jal sub SoC Memória RISC-16 Bits Unidade RF Interface A/D Interface Serial Figura 3:Hierarquia das funções em MATLAB para este trabalho.

6 A metodologia mostrada na Figura 2 leva ao diagrama de bloco que pode ser visto na Figura 3. Dada a descrição comportamental do processador cria-se um diretório onde todos blocos funcionais são dispostos. Existe um programa chamado COMPORTAMENTO de onde todos os outros blocos funcionais são chamados. Neste processador não existe instrução de parada e como conseqüência temos que usar uma instrução de desvio para parar a execução de um código. Isto foi usado em algumas simulações. O problema de modelar um processador no MATLAB é entender como se translada do caminho de dados, na Figura 1, para uma descrição funcional da Figura 3. Na descrição funcional desenvolvida neste trabalho o papel do controlador é exercido pela função COMPORTAMENTO. Cada programador teria um modo relativamente diferente para desenvolver a função COMPORTAMENTO, logo, diversas soluções podem ser propostas para diferentes processadores. As funções chamadas por COMPORTAMENTO são: banco_reg: inicia os registradores devidamente zerados; busca_e_deco: busca as instruções na memória e as decodificam; executa_inst: executa a instrução atual; reg_atual: atualiza os registradores e os demais flags; inter_user: interface com o usuário. Essas funções, por sua vez, chamam funções num nível hierárquico abaixo que são as instruções do processador. As funções que representam as instruções tratam das variáveis do processador e assim por diante. De modo que pode-se chegar a uma representação do SoC inteiro através da integração de seus blocos e seus níveis hierárquicos. Na Figura 4 mostra-se a decodificação das instruções na memória feita pela função BUSCA_E_DECO.M. Os dados são tratados ora como decimais e ora como cadeias binárias. Pode-se notar que a variável op (op-code) existe tanto na versão binária (op) como na versão decimal (op_dec). vet=' '; aux=dec2bin(mem(pc+1)); N=max(size(aux)); for j=(16-n+1):16, vet(j)=aux(j-16+n); end op=[vet(1) vet(2) vet(3) vet(4)]; regs=[vet(5) vet(6) vet(7) vet(8)]; regs2=[vet(9) vet(10) vet(11) vet(12)]; regd=[vet(13) vet(14) vet(15) vet(16)]; consti=regd; constj=[regs2 regd]; op_dec=bin2dec(op); regs_dec=bin2dec(regs); regs2_dec=bin2dec(regs2); consti_dec=bin2dec(regd); regd_dec=consti_dec; constj_dec=bin2dec(constj); Figura 4: Função para buscar e decodificar os dados a memória A função que executa as instruções (EXECUTA_INST.M) é um case que chama instruções armazenadas no registrador do código de operação (op). Na Figura 5 mostra-se a interessante instrução lui. Essa instrução, para um caso de lui $s1,100, carrega a constante nos oito bits mais significativos de $s1. aux_lui_1=' ' aux_lui_2=dec2bin(banco(regs_dec+1)); N_lui=max(size(aux_lui_2)); for j=(16-n_lui+1):16, aux_lui_1(j)=aux_lui_2(j-16+n_lui); end aux_lui_1=[constj aux_lui_1(9) aux_lui_1(10) aux_lui_1(11)aux_lui_1(12)aux_lui_1(13) aux_lui_1(14) aux_lui_1(15) aux_lui_1(16)]; banco(regs_dec+1)=bin2dec(aux_lui_ 1); banco(15)=banco(15)+1; pc=banco(15); Figura 5: Função para instrução lui. Na Figura 6 temos o simples código para a instrução de desvio condicional beq. Veja que o contador de programa (pc) é incrementado de uma constante no caso em que os dois regis tradores são idênticos, caso contrário, o processador executa a instrução seguinte.

7 if banco(regs_dec) == banco(regs2_dec) banco (15)= banco(15)+consti_dec; pc=banco(15); else banco(15)=banco(15)+1; pc=banco(15); end Figura 6: Função para instrução beq. O importante da representação funcional em MATLAB de um processador interfaceado com uma seção digital de RF é que pode-se simular e detectar diversos aspectos de fluxo de dados, bem como, em um estágio mais avançado do projeto, problemas de compatibilidade entre os blocos no SoC. 5 RESULTADOS DE SIMULAÇÃO As Figuras 7 e 8 mostram o resultado das simulações para duas instruções: addi (soma imediata) e lui (carrega uma constante nos 8 bits mais significativos de um registrador). Inicialmente, na Figura 7, o conteúdo inicial da memória é o decimal que equivale a 8146 em hexadecimal. Isso significa carregar a constante 46 em hexadecimal (ou 70 em decimal) no registrador t0. Esse resultado é obtido. Na Figura 07, a instrução a ser executada é o código em decimal que equivale ao hexadecimal B82F. Isso significa que o objetivo é carregar a constante 2F nos 8 bits mais significativos do registrador s1, que tem como conteúdo anterior o valor zero. Ao final da execução dessa instrução o valor de s1 será 2F00 ou em decimal. Como se pode ver todos os resultados obtidos estão corretos. 6. CONCLUSÕES Foi implementado um simulador para um processador RISC-16 bits em MATLAB num modo funcional. O maior interesse desta experiência foi de estudar a possibilidade de modelar módulos digitais neste ambiente, usualmente utilizado para descrição de sistemas analógicos. A implementação em MATLAB se mostrou extremamente simples, mostrando a viabilidade de modelar sistemas mistos digitais e analógicos usando apenas MATLAB. Esse processador faz parte de um SoC que será usado para um sistema irrigação. Todas as instruções foram devidamente testadas com sucesso. Esse trabalho é o primeiro passo para a simulação do SoC inteiro, incluindo os conversores AD/DA e o módulo de comunicação em RF em MATLAB/SIMULINK. 7. AGRADECIMENTOS Ao CNPq e à CAPES pelo apoio financeiro. 8. REFERÊNCIAS [1] Malay Haldar, Anshuman Nayak, NagrajShenoy, Alok Choudhary, and Prith Banerjee, FPGA Hardware Synthesis from MATLAB, MACH Design Systems, Inc. Schaumberg, IL. USA, pp , 2000 [2] J. D. Costa, M D. B. Melo, W. H. Veneziano, R. P. Jacobi, A. F. Roch, J. C. Costa, Módulo I.P. de um Processador para Aplicações Embarcadas sem fio, IX Workshop IBERCHIP, Havana, Cuba, [3] G. M. Benício, Projeto de Microprocessador RISC 16-Bit para Sistema de Comunicação sem Fio em Chip, (dissertação de mestrado em engenharia elétrica), Universidade de Brasília, Brasília, [4] R. R. Linder, Linguagem de Máquina para um processador num sistema em chip (SoC), (dissertação de mestrado em engenharia elétrica), Universidade de Brasília, Brasília, A.B. Smith, C.D. Jones, and E.F. Roberts, Article Title, Journal, Publisher, Location, pp. 1-10, Date. [5] Suovik Basu, Rajat Moona, High Level Synthesis from Sim-nML Processor Models, 16 th International Conference on VLSI Desing, IEEE Computer Society, [6] Sandro Neves Soares, Flávio Rech Wagner, T&D-Bench+- A software Environment for Modeling and Simulation of Stateof-the-Art Processors, Euromicro Symposium on Digital System Desing, IEEE Computer Society, 2003.

8 Figura 7. Execução da instrução addi $t0, 46.

9 Figura 8. Execução da instrução lui $s1,2f.