PROCESSADORES INTEL E AMD

Transcrição

1 PROCESSADORES INTEL E AMD

2 AGENDA Introdução Conceitos básicos Microprocessadores Histórico dos processadores X86 (Intel e AMD) Linha evolutiva dos processadores Mercado de processadores Breve Comparativo Intel x AMD Resumo Processador Celeron Processadores 64 bits Conclusões Bibliografia e sites relacionados

3 8088 / RESUMO 8086 EVOLUÇÃO INTEL X AMD AMD AMD 486 Celeron (Pentiums limitados) Pentium Pentium Pro Pentium II Pentium III Pentium IV AMD K5 AMD K6 Duron Semprom AMD K6-II AMD K6-III Athlon

4 EVOLUÇÃO X86 Nome Data Transistores K Processador de 16-bit. Base para o IBM PC & DOS Limitado a 1MB de espaço de endereçamento. DOS disponibiliza ao usuário apenas 640K K Modo de endereçamento mais complexo, mas não muito útil Base para IBM PC-AT e Windows K Extensão para 32 bits. Adicionado um novo tipo de endereçamento Capaz de rodar Unix (modos Real, Protegido)

5 EVOLUÇÃO X86 Nome Data Transistores M Pentium M Pentium II/MMX M Adicionada uma coleção especial de instruções para operar em vetores de 64-bit de dados inteiros de 1, 2, ou 4 bytes PentiumPro M Adionadas as instruções de mov condicional Grande mudança na microarquitetura Preempção de tarefas (saltos)

6 EVOLUÇÃO X86 Nome Data Transistores Pentium III M Adicionadas instruções streaming SIMD para operar sobre vetores de 128-bits de dados inteiro ou ponto flutuante de 1, 2 ou 4 bytes Pentium M Adicionados formatos de 8-bytes e 144 novas instruções para o modo streaming SIMD

7 EVOLUÇÃO AMD Am386 Am486 AMD-K5 AMD-K6 AMD Athlon AMD Athlon XP 8080A Transistores 5k 29k 134k 275k 1.200k 3.500k 9.300k k k 10um 0.80um 0.35um 0.25um 0.18um 0.13um um -> 0.09um k Transistores

8 EVOLUÇÃO AMD am386 am

9 ARQUITETURA INTERNA DE MICROPROCESSADOR

10 ARQUITETURA 8086 arquitetura de 16 bits comunicação com a memória em 16 bits (8086) capacidade máxima de memória de 1 MByte 14 registradores (4 dados, 4 endereços, 4 segmentos, ponteiro do programa, flags) endereço físico = segmento * 16 + deslocamento 85 instruções básicas coprocessador: 8087 (67 instruções básicas) sem cache, sem memória virtual primeiro microprocessador de 16 bits da Intel mesma arquitetura, barramento externo de 8 bits

11 CARACTERÍSTICAS DA ARQUITETURA 8086

12 CARACTERÍSTICAS DA ARQUITETURA 8088

13 CARACTERÍSTICAS DA ARQUITETURA 8086

14 CARACTERÍSTICAS DA ARQUITETURA AX AH AL acumulador BX BH BL base CX CH CL contador DX DH DL dado Dados SP BP SI DI ponteiro para pilha ponteiro base índice fonte índice destino Endereços IP FLAGS CS DS SS ES apontador de instruções flags segmento de código segmento de dados segmento de pilha segmento extra Segmento

15 REGISTRADORES DE SEGMENTO 8086 São registradores de endereços; Armazena endereços de programa e dados; Organização de memória: Cada byte na memória possui um endereços de 20 bits iniciando em 0 até ou seja, 1M de memória endereçável; Endereços são representados por 5 dígitos hexadecimais; de FFFFF Problema: 20 bits de endereços é grande demais para ser colocado em registradores de 16 bits; Solução: Segmentação de memória Blocos de memória de 64K consecutivos (65.536); Um número de segmento é um número de 16 bits; Faixa de um endereços de um segmento vai de 0000 a FFFF Em um segmento, uma posição de memória em particular é especificado como sendo um offset (deslocamento); Um offset também tem faixa de 0000 a FFFF

16 CARACTERÍSTICAS DA ARQUITETURA 8086

17 SEGMENTAÇÃO DE MEMÓRIA NO 8086 F0000 E :FFFF D0000 C0000 B0000 A : : seg ofs one segment

18 GERAÇÃO DE ENDEREÇO FÍSICO

19 GERAÇÃO DE ENDEREÇO FÍSICO Registrador de segmento * 16 + offset Offset Value (16 bits) Segment Register (16 bits) Adder Physical Address (20 Bits)

20 ORGANIZAÇÃO DE MEMÓRIA Bloco Dados 01 Área de memória para o usuário (64 Kb) 02 Área de memória para o usuário (128 Kb) 03 Área de memória para o usuário (192 Kb) 04 Área de memória para o usuário (256 Kb) 05 Área de memória para o usuário (320 Kb) 06 Área de memória para o usuário (384 Kb) 07 Área de memória para o usuário (448 Kb) 08 Área de memória para o usuário (512 Kb) 09 Área de memória para o usuário (576 Kb) 10 Área de memória para o usuário (640 Kb) 11 Memória de Vídeo 12 Memória de Vídeo 13 Área de Extensão da ROM 14 Área de Extensão da ROM 15 ROM-BIOS do sistema 16 ROM-BIOS do sistema e ROM-BASIC

21 MICROPROCESSADOR INTEL Praticamente a mesma arquitetura do 8086 Data bus 16 bits (D0 D15), Address bus 24 bits (16Mb memória) Modos real (8086) e protegido (memória vitual & 16Mb memória) 4 Unidades funcionais EU Unidade de execução de Instruções BU Unidade de Acesso e Controle de Barramento IU Unidade de decodificação de instruções AU Unidade de Formação de endereços Comunicação com a memória em 16 bits 14 registradores (os do 8086) Endereço físico ou virtual 15 instruções extras ( = 107 instr. básicas) Co-processador: Sem cache Memória virtual segmentada (apenas no modo protegido) Maior parte dos programas desenvolvidos para modo Real

22 MICROPROCESSADOR INTEL Modos real (8086), protegido e virtual86 6 Unidades funcionais EU Unidade de execução de Instruções BU Unidade de Acesso e Controle de Barramento IU Unidade de decodificação de instruções PU Unidade de pre-fetch com fila de até 16 bytes PgU Unidade de formação de endereços (paging unit) SU Unidade de formação de endereços (segmentation unit) Comunicação com a memória 16 (SX) ou 32 bits (DX) Capacidade máxima de memória de 4 GByte 14 registradores do 8086, com 32 bits, e mais 2 regs. de segmento 44 instruções extras = 153 instruções básicas Endereço físico ou virtual (64 TByte) Memória virtual segmentada (sempre) e paginada (opcional), ambas apenas no modo protegido

23 MICROPROCESSADOR INTEL EAX AH AL EBX BH BL ECX CH CL EDX DH DL acumulador base contador dado ESP EBP ESI EDI EIP EF ponteiro para pilha ponteiro base índice fonte índice destino apontador de instruções flags CS DS SS ES FS GS segmento de código segmento de dados segmento de pilha segmento extra segmento extra segmento extra

24 MICROPROCESSADOR INTEL Conceito do Memória Virtual grande espaço de endereçamento endereço gerado pelas instruções sendo executadas mapeamento por hardware pequeno espaço de endereçamento

25 MICROPROCESSADOR INTEL Questões da Memória Virtual: quando mover um bloco da memória secundária para a memória primária (real)? por demanda quando mover um bloco da memória real para a memória secundária? quando faltar espaço na memória real qual o tamanho ideal de um bloco? constante (paginação) ou variável (segmentação) onde colocar um novo bloco transferido para a memória principal? onde houver área livre (paginação) ou no melhor lugar (segmentação)

26 MICROPROCESSADOR INTEL Dinâmica da Memória Virtual: programa gera endereço virtual CPU transforma endereço virtual em endereço físico (hardware) bloco está na memória principal? Sim: calcular o endereço físico (hardware) Não: buscar o bloco da memória secundária (software) existe espaço para o bloco na memória principal? Sim: carregar o bloco e atualizar descritor (software) Não: retirar um outro bloco, carregar o bloco e atualizar descritores (software)

27 MICROPROCESSADOR INTEL Memória Virtual Segmentada: (Segmentação => Converte endereços lógicos em endereços lineares) CS DS SS ES... Registrador de segmento Deslocamento ( g l Seletor ode tabela (Global bou Local) (32 bits) al o u l Descritor o Endereço base de segmento c (8 bytes) (32 bits) al + )s Tabela de descritores e 31 0 GDTR ou LDTR g m Endereço linear (Global ou Local) endereço lógico ou virtual endereço linear (ainda não é o físico) (Caso a paginação não esteja sendo utilizada, se converte em endereço físico)

28 MEMÓRIA VIRTUAL SEGMENTADA programa gera endereço virtual CPU transforma endereço virtual em endereço físico segmento está na memória principal? Sim: calcular o endereço físico. Se este endereço estiver fora do segmento, gerar erro Não: buscar o segmento da memória secundária existe espaço suficiente para o o segmento na memória principal? Sim: carregar o segmento na melhor posição e atualizar descritor Não: retirar um (ou mais) segmentos, carregar novo segmento e atualizar descritores

29 MEMÓRIA VIRTUAL PAGINADA (Paginação => Converte endereços lineares em endereços físicos) Endereço linear Diretório Página Deslocamento Diretório de Páginas (PD) Tabela de Páginas (PT)... (PT)... PDE (32bits) PTE (32 bits) CR3 Tabelas (1024 x 32) Endereço de page frame Deslocamento Endereço físico

30 MEMÓRIA VIRTUAL PAGINADA programa gera endereço virtual CPU transforma endereço virtual em endereço físico página está na memória principal? Sim: calcular o endereço físico. Este endereço sempre está dentro da página. Não: buscar a página da memória secundária existe espaço suficiente para a página na memória principal? Sim: carregar a página em qualquer lugar e atualizar descritor Não: retirar uma página (é suficiente), carregar nova página e atualizar descritores

31 MICROPROCESSADOR INTEL outras características Co-processador: ( = 73 instr. básicas) Sem cache TLB: pequena memória associativa que retém os últimos e mais freqüentes endereços de página acessado uma pequena cache de endereços físicos apareceram vários microprocessadores compatíveis no mercado AM386

32 MICROPROCESSADOR INTEL Idêntico ao 386 Modos real (8086), protegido e virtual86 Comunicação com a memória em 32 bits Capacidade máxima de memória de 4 GByte 16 registradores (os do 80386, também em 32 bits) 6 instruções extras ( = 157 instruções básicas) Endereço físico ou virtual Memória virtual segmentada e paginada (opcional) Co-processador: (para 80486SX) integrado no 80486DX Com cache de 8 KByte FPU

33 MICROPROCESSADOR INTEL PENTIUM Reestruturação do 486 Modos real (8086), protegido e virtual86 16 registradores (os do 80386, também em 32 bits) Memória virtual segmentada e paginada Comunicação com a memória em 64 bits Capacidade máxima de memória de 4 GByte 5 instruções extras ( = 162 instr. básicas) FPU: coprocessador aritmético integrado Cache de 16 KByte (2 x 8 KByte)

34 MICROPROCESSADOR INTEL PENTIUM 2 pipelines para inteiros, operando em paralelo cada pipeline inteiro consta de 5 estágios: busca de instrução (a partir da cache de instruções), decodificação de instrução, geração de endereço, execução, escrita (write back). FPU também em pipeline (mas não em paralelo) operação super-escalar: mais de uma instrução pronta em um ciclo de relógio

35 MICROPROCESSADOR INTEL PENTIUM Cache Instr. BTB barramentos de 64 bits externos e internos BIU U-pipe Buffer de instruções ALU ALU V-pipe FPU reg. stack + FPU-pipe com circuitos dedicados para soma, divisão e multiplicação bus interface unit caches separadas dados e instr. 8 KB cada Registradores Cache Dados 2 pipelines paralelos de 5 estágios para inteiros

36 MICROPROCESSADOR INTEL PENTIUM PRO (P6) Re-estruturação do Pentium (P5) Mesmas características de (mem. virtual) e do Pentium (largura de dados de 64 bits) FPU cache de 16 KByte (2 x 8 KByte) 5 instruções extras ( = 167 instr. básicas) Operação super-escalar 14 unidades internas Execução fora de sequência Execução especulativa

37 Microprocessador Intel Pentium MMX Arquitetura do Pentium (P5) Novo tipo de dado: packed 57 instruções extras (além das 167 instr. básicas) Com cache de 32 KByte (2 x 16 KByte) Operação super-escalar Não possui as características do Pentium Pro (execução fora de sequência, exec.especulativa) Instruções para processamento de vetores (8 bytes, 4 palavras ou 2 palavras duplas) 8 novos registradores lógicos (MMX0 a MMX7)

38 Intel Pentium II (P6) Pentium Pro com MMX Mesmas características do Pentium Pro Instruções MMX Cinco unidades internas Execução fora de sequência Execução especulativa Pentium MMX Pro PentiumII

39 Intel Pentium III Novo tipo de dado: floating packed (Ponto flutuante) 70 instr. extras (além das 167 básicas e 57 MMX) Instruções para processamento de vetores inteiros (MMX) ou de ponto flutuante (SSE) 8 novos registradores físicos (XMM0 a XMM7), de 128 bits, para as instruções SSE No de série do processador (Inst. CPUID)

40 Intel Pentium 4 Lançado em novembro de 2000 Pipeline de 20 estágios ( hyper pipeline ) Até 128 instruções em execução (3 vezes mais que no Pentium III) Algoritmo melhorado para previsão de desvios, com tabela de 4K Novo sistema de cache de nível 1 Cache de execução de 12 K micro-operações (Execution Trace Cache) Cache de dados de 8 KBytes

41 Intel Pentium 4 Instruções SSE2 (Streaming SIMD Extensions 2) novas instruções 67 instruções para vetores de pontos flutuante de precisão dupla (64 bits) 69 novas instruções MMX, para vetores inteiros de 128 bits (utilizando os registradores XMM) 8 instruções para controle de cache Barramento do sistema Net Burst de 400 MHz

42 Intel Pentium 4 - Diagrama Resumido

43 MERCADO DE PROCESSADORES Low End Destinado à construção de máquina de baixo poder computacional Usuário iniciante (Celeron D (Intel), Semprom (AMD) Mid-Range Destinado à construção de máquinas de maior poder computacional High-End Ferramentas CAD, design house Pentium IV (Intel), Athlon (AMD) Destinado à maquinas de alto poder computacional e compartilhamento Servidores de Rede Gerenciamento de Clusters Pentium HT (Intel), Athlon 64 D (AMD)

44 COMPARATIVO ENTRE PROCESSADORES INTEL E AMD Intel foi isoladamente a líder em fabricação de CPUs até início dos anos 90 Até a fabricação do Não houve concorrência da AMD Concorrência começou devido a fabricação do AM386 DX Intel Pentium X AMD AM5x86 Intel Pentium, Pentium PRO X AMD K5 Equivalente mas lançado 3 anos depois do Pentium Intel Pentium MMX, II X AMD K6 Vantagem AMD: Mais barato Intel Celeron X AMDK6 Celeron:Versão light do Pentium II Intel Celeron X AMD Sempron

45 ESTADO DA ARTE EM PROCESSADORES AMD Desktop: AMD Athlon 64 FX, AMD Athlon 64 Server: AMD Opteron Intel Desktop: Intel Pentium 4 w/ HT, Intel Pentium 4 Extreme Edition Server: Intel Itanium 2, Xeon

46 RESUMO PROCESSADORES CELERON Os processadores Celeron diferenciam-se dos processadores Pentium II, III e IV pela limitação das seguintes características: Tamanho da Cache L2 Clock interno Clock do barramento externo

47 RESUMO PROCESSADORES CELERON Modelo Nomecódigo Baseado no Cache L1 Cache L2 Tecnolo gia Barramento Externo Soquete Celeron SEPP Convingto n Pentium II com núcleo Deschutes Celeron A Mendocino Pentium II com núcleo Deschutes Celeron PPGA Mendocino Pentium II com núcleo Deschutes Celeron Coppermine Celeron Tualatin Celeron Willamette Celeron Northwood Coppermi ne Tualatin Pentium III com núcleo Coppermine Pentium III com núcleo Tualatin Willamette Pentium 4 com núcleo Willamette Northwoo d Pentium 4 com núcleo Northwood Celeron D Prescott Pentium 4 com núcleo Prescott 32KB µm 66MHz Slot 1 32KB 128KB 0.25µm 66MHz Slot 1 32KB 128KB 0.25µm 66MHz Soquete KB 128KB 0.18µm 66MHz / 100MHz Soquete KB 256KB 0.13µm 100MHz Soquete 370 8KB 128KB 0.18µm 400MHz Soquete 478 8KB 128KB 0.13µm 400MHz Soquete 478 8KB 256KB 0.09µm 533MHz Soquete 478 / Soquete 775

48 RESUMO PROCESSADORES CELERON D Processador Clock Interno Clock Externo Cache L2 Soquete Hyper-Threading 350 3,2 GHz 533 MHz 256 KB 478 ou 775 Não 345 3,06 GHz 533 MHz 256 KB 478 ou 775 Não 340 2,93 GHz 533 MHz 256 KB 478 ou 775 Não 335 2,80 GHz 533 MHz 256 KB 478 ou 775 Não 330 2,66 GHz 533 MHz 256 KB 478 ou 775 Não 325 2,53 GHz 533 MHz 256 KB 478 ou 775 Não

49 RESUMO PROCESSADORES SEMPRON Processador Clock Interno Clock Externo Cache L1 Cache L2 Soquete Sempron ,50 GHz 333 MHz 128 KB 256 KB 462 Sempron ,58 GHz 333 MHz 128 KB 256 KB 462 Sempron ,67 GHz 333 MHz 128 KB 256 KB 462 Sempron ,70 GHz 333 MHz 128 KB 256 KB 462 Sempron ,83 GHz 333 MHz 128 KB 256 KB 462 Sempron GHz 333 MHz 128 KB 256 KB 462 Sempron GHz 333 MHz 128 KB 512 KB 462

50 RESUMO PROCESSADORES CELERON Exemplo: Celeron D 16Kb Cache L1 256Kb Cache L2 Clock ext. 533MHz (Burst 133MHz) Clock int. 2,13 GHz a 3,2 GHz Suporte Hyper Threading => não disponível

51 INTEL EXTREME EDITION

52 INTEL EXTREME EDITION Características: Primeiro processador desktop da Intel com tecnologia dual-core. Basicamente é evolução do Pentium IV Hyper-Threading (HT) : 2 processadores (lógico + Físico) Processador dual-core : 4 processadores (2 lógicos + 2 Físicos) Hyper-Threading + dual-core: execução de 4 threads simultaneamente

53 INTEL EXTREME EDITION Processador lógico barramentos, caches e unidades de execução são compartilhados cada processador lógico tem estado próprio, bem como registradores de propósitos gerais. Processador físico tem seus próprios conjuntos de registradores e caches.

54 INTEL EXTREME EDITION Cache 2 caches de 16KB (L1). 2 caches de 1 MB (L2), sendo 1 MB para cada core. principal vantagem: redução do tráfego do barramento. Trace cache cada core tem uma trace cache de até 12KB de microoperações já decodificadas. principais vantagens: remoção da etapa de decodificação em loops e em execução de desvios.

55 INTEL EXTREME EDITION Segurança: bit para desabilitar execução: recurso aliado ao S.O define áreas ativas ou não-ativas de memória. Conjunto de instruções instruções dedicadas ao processamento de imagens e compressão de dados mantém compatibilidade com IA-32. Gerenciamento de energia: capacidade de desligamento de pinos e outras partes do chip.

56 INTEL EXTREME EDITION Perspectivas: Aumento da velocidade do barramento PCI e AGP (média de 3.5 vezes). Facilidades para os softwares multi-threads do futuro. Dual-core : será base para as pesquisas da Intel nas tecnologias Hyper-Threading e EM64T.

57 AMD ATHLON 64

58 AMD ATHLON 64 Resumo Processadores AMD Atuais Desktop Semprom (Low End) Athlon 64 (Mid Range) Athlon 64 FX Athlon 64 X2 Notebooks Athlon 64 Mobile Turion 64 Servidores Opteron

59 AMD ATHLON Am386 Am486 AMD-K5 AMD-K6 AMD Athlon AMD Athlon XP 8080A Transistores 5k 29k 134k 275k 1.200k 3.500k 9.300k k k 10um 0.80um 0.35um 0.25um 0.18um 0.13um um -> 0.09um k Transistores

60 Bus SCSI AGP RAM RAM AMD ATHLON 64 UCP L1/L2 L3 North Bridge Interface Gráfica Bus PCI Adaptador SCSI REDE LAN South Bridge E/ISA USB HD PCI I/O HD CD-ROM Bus E / ISA CD-ROM Scaner ROM BIOS COM LPT Super I/O Mouse Floppy PCMCIA Interface Som

61 AMD ATHLON 64 Novas características incorporadas 1MB L2 Cache Controlador de Memória DDR incorporado HyperTransport Channel Menor consumo de potencia Novo Core Processador Registradores em dobro Pipeline maior (10 12 estágios) Maior Look Aside Buffer (TLB)

62 AMD64 Architecture Register Differences: AMD64 vs x86 AMD64 64-bit integer registers In x86 Added by AMD64 63 RAX 31 EAX 15 AH 7 AL 0 48-bit Virtual Address 40-bit Physical Address REX - Register Extensions S S E MMX0 G P R EAX x Sixteen 64-bit integer registers Sixteen 128-bit SSE registers SSE2 Instruction Set MMX7 MMX8 XMM8 EDI R8 EIP Double precision scalar and vector operations 16x8, 8x16 way vector MMX operations MMX15 R15 SSE1 already added with

63 OS for x64-based Systems 32-bit and 64-bit on a single platform Um Processador AMD64 pode rodar sistemas operacionais de 32 ou 64 bits START BOOT UP Using 32 bit BIOS Load 32 bit OS 32-bit Look at OS 64-bit Load 64 bit OS Run 32 bit Applications Run 32 & 64 bit apps

64 Características da arquitetura AMD64 Processamento nativo em 32 e 64 bits Controlador de memória DDR integrado ao processador Tecnologia Hyper Transport Cool n quiet (PowerNow! para servers e mobile) Proteção anti-vírus por hardware Benefícios Excelente desempenho Melhor custo/benefício Sistemas mais confiávies Preparado para software de 64 bits

65 Arquitetura do sistema com AMD64 Sistema típico Sistema AMD64 CPU DDR CPU AMD64 PCI-X DDR North Bridge PCI Bridge PCI Express PCI-X PCI Bridge - Túnel HT PCI Express IDE, FDC, USB, Etc. South Bridge PCI IDE, FDC, USB, Etc. I/O Hub PCI

66 Processadores AMD64 de dois núcleos Diferenças na fabricação e compatibilidade de socket e placa Processador single-core Núcleo Athlon 64 Athlon 64 FX Sempron Opteron Turion Athlon 64 X2 Opteron Processador dual-core Núcleos Placa mãe

67 Processadores AMD64 de dois núcleos Diferenças na fabricação e compatibilidade de socket e placa

68 Fluxo de Dados em um AMD64 CPU 144-bit wide DRAM interface 64-bits wide 128-bits wide Integrated North Bridge DRAM Controller Cache, Load/Store & Bussing Unit Processor Core Memory Controller FP Unit Execution Unit Fetch Scan Align Crossbar Switch System Request Queue (SRQ) 1MB Bussing Unit L2 Cache L1 Data Cache L1 Inst. Cache Load/Store Unit AMD64 CPU HyperTransport Technology BUS

69 64-bits wide 128-bits wide 144-bit wide DRAM interface 64-bits wide 128-bits wide Arquitetura Interna DRAM Controller Memory Controller Crossbar Switch System Request Queue (SRQ) 1MB Bussing Unit L2 Cache 1MB Bussing Unit L2 Cache L1 Data Cache L1 Inst. Cache Load/Store Unit L1 Data Cache L1 Inst. Cache Load/Store Unit FP Unit Execution Unit Fetch Scan Align AMD64 CPU FP Unit Execution Unit Fetch Scan Align AMD64 CPU HyperTransport Technology BUS

70 Processadores AMD Sempron Processamento nativo em 32 e 64 bits Controlador de memória DDR integrado ao processador Barramento de sistema Hyper Transport Cool n quiet para modelos acima do Sempron Proteção anti-vírus por hardware Acesso à memória em 64 bits Computação do dia-a-dia

71 Processadores AMD Athlon 64 Processamento nativo em 32 e 64 bits Controlador de memória DDR integrado ao processador Barramento de sistema Hyper Transport Cool n quiet - Gerenciamento avançado de energia Proteção anti-vírus por hardware Excelente custo/benefício AMD Athlon 64 FX: Campeão em aplicações single thread Jogos

72 Processadores AMD Athlon 64 X2 Dois núcleos AMD64 (Dual Core) Processamento nativo em 32 e 64 bits Controlador de memória DDR integrado ao processador Barramento de sistema Hyper Transport de 2.0GHz Cool n quiet - Gerenciamento avançado de energia Proteção anti-vírus por hardware Acesso à memória em 128 bits Alto desempenho multi-tarefa

73 Processadores AMD Opteron Para servidores com 1, 2, 4 ou 8 processadores Processamento nativo em 32 e 64 bits Controlador de memória DDR integrado ao processador Barramento de sistema Hyper Transport Sem gargalos de FSB Power Now! - Gerenciamento avançado de energia Acesso à paralelo à memória, em 128 bits Inclui modelos Dual Core Excelente consumo de energia

74 Funcionamento de servidor Dual Alta demanda - controlador de memória no chipset

75 Funcionamento de servidor Dual Alta demanda arquitetura AMD64

76 Sistema Quad-processado Solução do problema de gargalo no chipset/fsb Típico sistema multiprocessado Sistema AMD Opteron Processor Processor Processor Processor DDR AMD Opteron AMD Opteron DDR DDR Memory Expander PCI-X Bridge PCI-X DDR AMD Opteron AMD Opteron DDR DDR Memory Expander North Bridge PCI-X Bridge PCI-X Bridge PCI-X PCI-X PCI-X PCI-X Bridge PCI-X Bridge PCI-X IDE, FDC, USB, Etc. South Bridge PCI Other I/O Other Bridge IDE, FDC, USB, Etc. I/O Hub PCI

77 Multiprocessamento com CPUs de núcleo duplo Necessidade da evolução da arquitetura de interconexão CPU CPU CPU CPU CPU CPU 8 GB/S SRQ Crossbar Mem.Ctrlr HT SRQ Crossbar Mem.Ctrlr HT 8 GB/S 8 GB/S I/O Hub Memory Controller PCI-E Bridge Hub PCI-E Bridge PCI-E Bridge PCI-E Bridge PCI-E Bridge PCI-E Bridge 8 GB/S I/O Hub USB PCI Arquitetura x86 tradicional FSB compartilhado por CPUs, Memória e I/O Mais CPUs Maior performance AMD64 com DirectConnect Arquitetura x86 padrão de mercado Sem gargalo de FSB Menor latência no acesso à memória

78 O futuro do Microprocessador Mais transistores, mais núcleos, mais threads Mais núcleos Núcleos especializados Mais controladores integrados... CPU de 16 núcleos

79 BENCHMARK AMD X INTEL

80 BENCHMARK AMD X INTEL

81 CONCLUSÕES Processadores AMD atuais são mais indicados para aplicativos (Business), Jogos, Aplicativos 2D com melhor taxa de preço Processadores Intel estão mais indicados para aplicativos 3D e Multitasking

82 BIBLIOGRAFIA E SITES RECOMENDADOS Patterson, D. - Organizacao e projeto de computadores - a interface hard/software Torres, G. Hardware Curso completo Weber, R. Arquitetura de computadores pessoais Intel Home page: AMD Home Page: