Pulsos Digitais, Sinais de Clock e FF. Tiago Alves de Oliveira

Transcrição

1 Pulsos Digitais, Sinais de Clock e FF Tiago Alves de Oliveira

2 Pulsos Digitais Como voce pode ver na explicac a o sobre latches S-R, ha situac o es nos sistemas digitais em que um sinal passa de um estado normal inativo para o estado oposto (ativo), e isso faz com que algo acontec a ao circuito. Enta o o sinal volta a seu estado inativo, enquanto o efeito do sinal recentemente ativado permanece no sistema. Esses sinais sa o chamados de pulsos. E muito importante entender a terminologia associada a pulsos e formas de ondas de pulsos. Um pulso que executa a func a o planejada quando o ni vel esta ALTO e chamado de positivo, e um pulso que executa a func a o planejada quando o ni vel esta BAIXO e chamado de negativo.

3 Pulsos Digitais Nos circuitos reais, leva tempo para que a forma de onda de um pulso varie de um ni vel para o outro. Esses momentos de transic a o sa o chamados de: tempo de subida (t r, rise time) e tempo de descida (t f, fall time), e sa o definidos como o tempo que a tensa o leva para variar entre 10 e 90 por cento do ni vel ALTO de tensa o, como mostrado no pulso positivo da Figura abaixo:

4 Pulsos Digitais A transic a o no ini cio do pulso e chamada de borda de subida, e a transic a o ao final do pulso e a borda de descida. A durac a o (largura) do pulso (t w ) e definida como o tempo entre os pontos em que as bordas de subida e descida esta o a 50 por cento do ni vel ALTO de tensa o. A Figura abaixo mostra um pulso ativo-em-baixo ou negativo.

5 Pulsos Digitais Exemplo: Quando um microcontrolador quer ter acesso a dados em sua memo ria externa, ele ativa um pino de sai da em estado ativo-baixo chamado RD (read). As folhas de dados dizem que o pulso RD costuma ter largura t w de 50 ns, tempo de subida t r de 15 ns e tempo de descida t f de 10 ns. Desenhe o pulso RD em escala.

6 Pulsos Digitais A Figura abaixo mostra o desenho do pulso. O pulso RD e ativo- BAIXO, enta o a borda de subida esta, na verdade, em queda medida por t f e a borda de descida esta se elevando medida por tr.

7 Sinais de Clock Os sistemas digitais podem operar tanto no modo assi ncrono quanto no si ncrono. Nos sistemas assi ncronos, as sai das de circuitos lo gicos podem mudar de estado a qualquer momento em que uma ou mais entradas tambe m mudarem. Tanto o projeto quanto a ana lise de defeitos sa o mais difi ceis em um sistema assi ncrono. Em sistemas si ncronos, os momentos exatos em que uma sai da qualquer pode mudar de estado sa o determinados por um sinal denominado clock, que geralmente e um trem de pulsos retangulares ou uma onda quadrada.

8 Sinais de Clock Um clock pode ser visto na Figura abaixo.

9 Sinais de Clock Esse sinal e distribui do para todas as partes do sistema, e a maioria das sai das (se na o todas) muda de estado apenas quando ocorre transic a o no sinal de clock. As transic o es (tambe m denominadas bordas) esta o indicadas na Figura abaixo. Quando o clock muda de 0 para 1, denomina-se transição positiva (borda de subida); quando muda de 1 para 0, denomina-se transição negativa (borda de descida).

10 Sinais de Clock Os sistemas digitais, em sua maioria, sa o si ncronos (embora tenham algumas partes assi ncronas), porque o projeto e a ana lise de defeitos sa o mais fa ceis em circuitos si ncronos. A ana lise de defeitos e mais fa cil de ser realizada, porque as sai das dos circuitos so podem mudar de estado em instantes especi ficos. Em outras palavras, quase todos os eventos sa o sincronizados com as transic o es do sinal de clock. A sincronizac a o dos eventos com o sinal de clock e obtida com o uso de flip-flops com clock, que sa o projetados para mudar de estado em uma das transic o es do sinal de clock.

11 Sinais de Clock A velocidade com que um sistema digital funciona depende da freque ncia em que ocorrem os ciclos de clock. Estes sa o medidos de uma borda de subida ate a pro xima borda de subida, ou de uma borda de descida ate a pro xima borda de descida. O tempo para completar um ciclo (em segundos/ciclo) e chamado de peri odo (T), como mostra a Figura abaixo. A velocidade de um sistema digital, normalmente, e representada pelo nu mero de ciclos de clock que ocorrem em um segundo (ciclos/segundo), conhecido como a freque ncia ( f ). A unidade padra o de freque ncia e o hertz. Um hertz (1 Hz) = 1 ciclo/segundo.

12 Flip-Flops com Clock Va rios tipos de FFs com clock sa o usados em um grande numero de aplicac o es. Antes de comec armos o estudo dos diferentes tipos de FFs com clock, apresentaremos as principais caracteri sticas comuns a esses FFs.

13 Flip-Flops com Clock 1. FFs com clock te m uma entrada de clock denominada CLK, CK ou CP (clock pulse). Em geral, usamos a denominac a o CLK, conforme mostrado na Figura abaixo. Um pequeno triângulo na entrada CLK indica que a entrada é ativada com um borda de subida. Uma bolha e um triângulo indicam que a entrada CLK é ativada com um borda de descida.

14 Flip-Flops com Clock Na maioria dos FFs com clock, a entrada CLK e disparada por borda, o que significa que essa entrada e ativada pela transic a o do sinal de clock; isso e indicado por um pequeno tria ngulo na entrada CLK. E diferencia os FFs dos latches, que sa o disparados por ni veis. A figura anterior esquerda mostra um FF com um pequeno tria ngulo na entrada CLK, para indicar que essa entrada e ativada apenas quando ocorre uma borda de subida; nenhuma outra parte do pulso tera efeito na entrada CLK. A Figura anterior da direita mostra o si mbolo de um FF com um pequeno ci rculo e um pequeno tria ngulo na entrada CLK. Isso significa que a entrada CLK e ativada apenas quando ocorre uma borda de descida; nenhuma outra parte do pulso de entrada tera efeito na entrada CLK.

15 Flip-Flops com Clock 2. FFs com clock tambe m te m uma ou mais entradas de controle, que podem ter va rios nomes, dependendo do funcionamento. As entradas de controle na o tera o efeito sobre a sai da Q, ate que uma transic a o ativa do clock ocorra. Em outras palavras, o efeito dessas entradas esta sincronizado com o sinal aplicado na entrada CLK. Por isso, sa o denominadas entradas de controle si ncronas. Por exemplo, as entradas de controle do FF mostrado na Figura da esquerda na o tera o efeito sobre a sai da Q, ate que ocorra uma borda de subida no sinal de clock. Do mesmo modo, as entradas de controle do FF mostrado na Figura da direita na o tera o efeito, ate que ocorra uma borda de descida no sinal de clock.

16 Flip-Flops com Clock 3. Resumindo, podemos dizer que as entradas de controle deixam as sai das do FF prontas para mudar de estado, enquanto a transic a o ativa da entrada CLK e que de fato dispara a mudanc a de estado. As entradas de controle determinam O QUE ocorrera com as sai das; a entrada CLK determina QUANDO as sai das sera o alteradas, em func a o das entradas de controle.

17 Tempos de setup (preparac a o) e hold (manutenc a o) Dois para metros de temporizac a o te m de ser observados para que um FF com clock responda de maneira confia vel a s entradas de controle, ao ocorrer uma transic a o ativa na entrada CLK. Eles esta o ilustrados na Figura abaixo para um FF disparado por borda de subida.

18 Tempos de setup (preparac a o) e hold (manutenc a o) O tempo de setup, t S, e o intervalo de tempo que precede imediatamente a transic a o ativa do sinal de clock, durante o qual a entrada de controle tem de ser mantida no ni vel adequado. Os fabricantes de CIs costumam especificar o tempode setup mi nimo permitido t S (mi n). Se esse para metro na o for considerado, o FF pode responder de modo na o confia vel quando ocorrer a transic a o do clock. O tempo de hold, t H, e o intervalo de tempo que se segue imediatamente apo s a transic a o ativa do sinal de clock, durante o qual a entrada de controle si ncrona tem de ser mantida no ni vel adequado. Os fabricantes de CIs costumam especificar um valor mi nimo aceita vel para o tempo de hold t H (mi n). Se esse para metro na o for considerado, o FF na o sera disparado de maneira confia vel.

19 Tempos de setup (preparac a o) e hold (manutenc a o) Assim, para garantir que um FF com clock responda adequadamente quando ocorrer a transic a o ativa, as entradas de controle te m de estar esta veis (imuta veis) por pelo menos um intervalo de tempo igual a t S (mi n) antes da transic a o do clock e por pelo menos um intervalo de tempo igual a t H (mi n) apo s a transic a o do clock. Tais intervalos sa o necessa rios para permitir os atrasos de propagac a o das portas internas que controlam a operac a o dos dispositivos de flip-flop. Flip-flops em CIs te m os valores mi nimos de t S e t H na faixa de nanossegundos. Os tempos de setup normalmente esta o situados na faixa de 5 a 50 ns, enquanto os tempos de hold esta o na faixa de 0 a 10 ns. Observe que esses tempos sa o medidos entre os instantes em que as transic o es esta o em 50 por cento.

20 Tempos de setup (preparac a o) e hold (manutenc a o) Esses para metros de temporizac a o sa o muito importantes em sistemas si ncronos porque, conforme veremos, existem diversas situac o es em que as entradas de controle si ncronas de um FF mudam de estado aproximadamente ao mesmo tempo que a entrada CLK.

21 Exercícios 1. Quais sa o os dois tipos de entradas que um FF com clock possui? 2. Qual e o significado do termo disparado por borda? 3. Verdadeiro ou falso: a entrada CLK afeta a sai da do FF apenas quando ocorre transic a o ativa na entrada de controle. Defina 4. os para metros tempo de setup e tempo de hold, para um FF com clock.

22 Respostas 1. Entradas de controle si ncronas e entradas de clock. 2. A sai da do FF pode mudar apenas quando a transic a o apropriada do clock ocorrer. 3. Falso. Tempo 4. de setup e o intervalo de tempo imediatamente anterior a borda ativa do sinal CLK, durante o qual as entradas de controle devem permanecer esta veis. Tempo de hold e o intervalo de tempo imediatamente apo s a borda ativa do sinal CLK, durante o qual as entradas de controle devem permanecer esta veis

23 Flip-Flop com Clock A Figura abaixo mostra o si mbolo lo gico para um flip-flop S-R com clock disparado na borda de subida do sinal de clock. Isso significa que o FF pode mudar de estado apenas quando o sinal aplicado na entrada de clock transitar de 0 para 1. As entradas S e R controlam o estado do FF como descrito anteriormente para um latch NOR, mas o FF na o responde a essas entradas ate que ocorra uma borda de subida no sinal de clock.

24 Flip-Flop com Clock A tabela-verdade abaixo mostra, para va rias combinac o es das entradas S e R, como a sai da do FF responde a uma borda de subida na entrada CLK. Essa tabela-verdade usa algumas nomenclaturas novas. A seta para cima ( ) indica que uma borda de subida e necessa ria na entrada CLK; a denominac a o Q 0 indica o ni vel na sai da Q antes da borda de subida do clock. Essa nomenclatura e usada frequentemente pelos fabricantes de CIs em seus manuais.

25 Flip-Flop com Clock As formas de onda abaixo ilustram a operac a o do flip-flop S-R com clock.

26 Flip-Flop com Clock Se levarmos em conta que os para metros de tempo de setup e hold sa o considerados em todos os casos, poderemos analisar essas formas de onda da seguinte maneira: 1. Inicialmente, todas as entradas esta o em ni vel 0; vamos supor que a sai da Q esteja em ni vel 0, ou seja, Q 0 = Quando ocorre a borda de subida do primeiro pulso de clock (ponto a), as entradas S e R esta o em ni vel 0, de modo que a sai da do FF na o e afetada, permanecendo no estado Q = 0 (ou seja, Q = Q 0 ). 3. Quando ocorre a borda de subida do segundo pulso de clock (ponto c), a entrada S esta em ni vel alto e a entrada R ainda esta em ni vel baixo. Assim, o FF e setado para o estado 1 no instante da borda de subida do pulso de clock. Quando 4. ocorre a borda de subida no terceiro pulso de clock (ponto e), S e igual a 0 e R e igual a 1, fazendo com que o FF seja resetado para o estado 0.

27 Flip-Flop com Clock 5. No quarto pulso de clock, o FF e setado novamente, levando a sai da Q para o estado 1 (ponto g), porque S = 1 e R = 0 no instante em que ocorre a borda de subida do clock. 6. No instante da borda de subida do quinto pulso de clock, as entradas sa o as mesmas (S = 1 e R = 0). Entretanto,como a sai da Q ja esta em ni vel alto, ela permanece nesse estado. 7. A condic a o em que S = R = 1 na o deve ser usada, porque resulta em condic a o ambi gua. Deve-se observar, a partir dessas formas de onda, que o FF na o e afetado pelas bordas de subida dos pulsos de clock. Observe, tambe m, que os ni veis lo gicos nas entradas S e R na o te m efeito no FF, exceto nos instantes de ocorre ncia das bordas de subida do sinal de clock.

28 Flip-Flop com Clock S e R sa o entradas de controle si ncronas. Elas controlam para qual estado lo gico o FF ira quando ocorrer o pulso de clock; a entrada CLK e a entrada de disparo (trigger) que faz com que o FF mude de estado lo gico de acordo com os ni veis lo gicos nas entradas S e R no instante em que ocorre a transic a o ativa do clock.

29 Flip-Flop com Clock A figura abaixo mostra o si mbolo e a tabela-verdade para um flip-flop S-R disparado na borda de descida que ocorre na entrada CLK. O pequeno ci rculo e o pequeno tria ngulo na entrada CLK indicam que esse FF e disparado apenas quando aentrada CLK muda de 1 para 0. Esse FF opera da mesma maneira que um FF disparado por borda de subida, exceto pelo fato de a sai da mudar de estado lo gico apenas nos instantes em que ocorrerem as bordas de descida nos pulsos de clock (pontos b, d, f, h e j, na Figura anterior). Tanto os FFs disparados por borda de subida quanto os por negativa sa o usados em sistemas digitais.

30 Circuito interno de um flip-flop S-R disparado por borda Uma ana lise detalhada do circuito interno de um FF com clock na o e necessa ria, visto que todos os tipos esta o disponi veis como CIs. Apesar de nosso principal interesse estar no funcionamento externo do FF, podemos entende -lo melhor analisando o circuito interno de uma versa o simplificada de um FF. A Figura abaixo mostra esse circuito para um flip-flop S-R disparado por borda.

31 Circuito interno de um flip-flop S-R disparado por borda O circuito conte m treŝ sec o es: 1. NAND ba sico formado pelas portas NAND nº 3 e nº Circuito direcionador de pulsos formado pelas portas NAND nº 1 e nº Circuito detector de borda. Conforme mostrado na Figura anterior, o circuito detector de borda produz um pulso estreito e positivo (CLK*), que ocorre no instante da transic a o ativa do pulso na entrada CLK. O circuito direcionador de pulsos direciona esse pulso estreito para a entrada SET ou a RESET do latch, de acordo com os ni veis lo gicos presentes em S e R. Por exemplo, com S = 1 e R = 0, o sinal CLK* e invertido na passagem pela NAND nº 1, e produz um pulso de ni vel BAIXO na entrada SET, o qual resulta em Q = 1. Com S = 0 e R = 1, o sinal CLK* e invertido na passagem pela NAND nº 2, e produz um pulso de ni vel baixo na entrada RESET do latch, o qual resulta em Q = 0.

32 Circuito interno de um flip-flop S-R disparado por borda A Figura ao lado mostra como o sinal CLK* e gerado para FFs disparados por borda de subida. O INVERSOR produz um atraso de alguns nanossegundos, de modo que a transic a o de CLK ocorra um pouco depois da transic a o de CLK. A porta AND produz um spike (pulso estreito) na sai da de ni vel ALTO por apenas alguns nanossegundos, no intervalo em que CLK e CLK esta o ambos em ni vel ALTO. O resultado e um pulso estreito em CLK*, que ocorre na borda de subida de CLK.

33 Circuito interno de um flip-flop S-R disparado por borda A configurac a o do circuito na Figura ao lado produz um sinal CLK* na borda de descida do sinal CLK para os FFs que sa o disparados por borda de descida. Visto que o sinal CLK* fica em ni vel ALTO por apenas alguns nanossegundos, a sai da Q e afetada pelos ni veis lo gicos em S e R apenas por um curto peri odo de tempo, apo s a ocorre ncia da borda ativa do sinal CLK. E isso que da aos FFs essa caracteri stica de serem disparados por transic a o.

34 Exercícios 1. Suponha que as formas de onda na Figura da esquerda sejam aplicadas nas entradas do FF mostrado na Figura da direita. O que acontecera com a sai da Q no ponto b? E no ponto f? E no ponto h? Explique por que as entradas S e R afetam a 2. sai da Q apenas durante a transic a o ativa de CLK.

35 Respostas 1. ALTO; BAIXO; ALTO. Porque CLK 2. * permanecera em ni vel ALTO apenas por alguns nanossegundos.

36 Exercício Aplique as formas de onda mostradas na abaixo no FF mostrado na Figura a direita 1 e determine a forma de onda da sai da Q. Repita o procedimento para o FF da Figura da direita 2. Considere inicialmente Q = 0.