Tópicos Especiais 2 Capítulo 3 Introdução ao VHDL, sintaxe básica, tipo de dados e atribuições
|
|
|
- Vagner Cunha Álvaro
- 6 Há anos
- Visualizações:
Transcrição
1 Tópicos Especiais 2 Capítulo 3 Introdução ao VHDL, sintaxe básica, tipo de dados e atribuições Prof. Alan Petrônio Pinheiro
2 Introdução VHDL é uma linguagem de descrição de hardware Hardware Description Language Descreve operação e comportamento do circuito passível de implementação em circuito físico Formulado pelo United States Department of Defense (198X) IEEE 1076 e 1164 Também usado em síntese e simulação Aplicação: PLD e ASICs 2
3 Característica: altamente paralelo: diferente entre linguagens de computadores (código x programa) classe: linguagem de especificação ou modelamento (não linguagem de computador) fortemente tipada não é sensitive case portabilidade (e.g.,pld, VLSI) Netlist Expressa a conectividade de um circuito a partir de uma hierarquia de blocos Por que não C/C++? 3
4 Etapas 4
5 Conversão VHDL para circuito 5
6 Código VHDL é composto por, pelo menos, 3 seções: LIBRARY: lista de bibliotecas Exemplo: ieee, std, work, etc. ENTITY: especifica pinos I/O do circuito ARCHITECTURE: contém o código VHDL propriamente descrito e descreve como o circuito deve comportar-se. Library Conjunto de partes de códigos muito usados (re-uso) Escritos na forma de FUNCTIONS, PROCEDURES, ou COMPONENTS e compilados para produzirem a biblioteca 6
7 Declarações de biblioteca ieee.std_logic_1164 (ieee library) standard (std library) work (work library) Exemplo 7
8 LIBRARY ieee mais empregadas: std_logic_1164 std_logic_arith std_logic_signed std_logic_unsigned ENTITY 8
9 Os modos dos sinais (pinos) podem ser: IN, OUT, INOUT, BUFFER Tipo sinal: BIT, STD_LOGIC, INTEGER, etc. Exemplo: 9
10 ARCHITECTURE Sintaxe: Declarações Sinais e constantes Exemplo 10
11 Exemplos: 11
12 12
![Exemplo para implementação: SW[0] PIN_N25 SW[1] PIN_N26 SW[2] PIN_P25 SW[3] PIN_AE14 SW[4] PIN_AF14 SW[5] PIN_AD13 SW[6] PIN_AC13 SW[7] PIN_C13](/docs-images/67/56835339/images/13-1.jpg "LEDR[0] PIN_AE23 LEDR[1] PIN_AF23 LEDR[2] PIN_AB21 LEDR[3] PIN_AC22 LEDR[4] PIN_AD22 LEDR[5] PIN_AD23 LEDR[6] PIN_AD21 LEDR[7] PIN_AC21 CLOCK_50")
13 Exemplo para implementação: SW[0] PIN_N25 SW[1] PIN_N26 SW[2] PIN_P25 SW[3] PIN_AE14 SW[4] PIN_AF14 SW[5] PIN_AD13 SW[6] PIN_AC13 SW[7] PIN_C13 LEDR[0] PIN_AE23 LEDR[1] PIN_AF23 LEDR[2] PIN_AB21 LEDR[3] PIN_AC22 LEDR[4] PIN_AD22 LEDR[5] PIN_AD23 LEDR[6] PIN_AD21 LEDR[7] PIN_AC21 CLOCK_50 PIN_N2 13
14 Tipos de dados Pacotes com definições e tipos de dados: Biblioteca STD, pacote standard BIT, BOOLEAN, INTEGER, REAL Biblioteca IEEE, pacote std_logic_1164 STD_LOGIC, STD_ULOGIC Biblioteca IEEE, pacote std_logic_arith Signed, unsigned Funções de conversão como: conv_integer(p), conv_unsigned(p,b), conv_signed(p,b) e conv_std_logic_vector(p,b). Biblioteca IEEE, pacotes std_logic_signed e std_logic_unsigned Funções que permitem operações com dados STD_LOGIC_VECTOR do tipo SIGNED ou UNSIGNED, respectivamente. 14
15 BIT e BIT_VECTOR 0 ou 1 Exemplos de declarações e atribuições: SIGNAL x: BIT; x <= '1'; x é declarado como um simples bit. Aspas simples para bit SIGNAL y: BIT_VECTOR (3 DOWNTO 0); y <= "0111"; y é um vetor de 4 bits, sendo o mais a esquerda o MSB. MSB = 0 e aspas duplas são usadas para vetores. SIGNAL w: BIT_VECTOR (0 TO 7); w <= " "; w é um vetor de 8 bits com o mais a direita sendo o MSB. MSB = 1 15
16 STD_LOGIC e STD_LOGIC_VECTOR X Forcing Unknown; 0 Forcing Low; 1 Forcing High; Z High impedance; W Weak unknown; L Weak low; H Weak high; Don t care Exemplos: SIGNAL x: STD_LOGIC; x é declarado como tipo simples SIGNAL y: STD_LOGIC_VECTOR (3 DOWNTO 0) := "0001"; y é um vetor de 4 bits, como o bit mais a esquerda sendo MSB e valor inicial "0001". 16
17 BOOLEAN Verdadeiro e falso. INTEGER Inteiro 32-bits (-2,147,483,647 +2,147,483,647). NATURAL Inteiros não-negativos (0 a +2,147,483,647) REAL Números reais (-1.0E38 A +1.0E38) (não sintetizável) SIGNED e UNSIGNED Tem semelhança com STD_LOGIC_VECTOR, contudo permitem operações aritmétcas que são tipicas de dados inteiros 17
18 Exemplos: x0 <= '0'; bit, std_logic ou std_ulogic x1 <= " "; bit_vector, std_logic_vector, std_ulogic_vector, signed, ou unsigned x3 <= "101111" Representação binária de 47 x4 <= B"101111" Representação binária de 47 x5 <= O"57" Representação octal de 47 x6 <= X"2F" Representação hexadecimal de 47 n <= 1200; inteiro y <= 1.2E-5; Valor tipo real (valor não sintetizável) 18
19 Exemplos de características de tipagem: SIGNAL a: BIT; SIGNAL b: BIT_VECTOR(7 DOWNTO 0); SIGNAL c: STD_LOGIC; SIGNAL d: STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL e: INTEGER RANGE 0 TO 255; a <= b(5); Operação legal b(0) <= a; Operação legal c <= d(5); Operação legal d(0) <= c; Operação legal a <= c; Operação ilegal (tipos diferentes: BIT x STD_LOGIC) b <= d; Operação ilegal (tipos diferentes: BIT_VECTOR x STD_LOGIC_VECTOR) e <= b; Operação ilegal (tipos diferentes: INTEGER x BIT_VECTOR) e <= d; Operação ilegal (tipos diferentes: INTEGER x STD_LOGIC_VECTOR) 19
20 Tipagem de dados definida pelo usuário TYPE meu_tipo IS RANGE -32 TO 32; TYPE contagem_atleticana IS RANGE 0 TO 24; Enumerações: TYPE my_logic IS ('0', '1', 'Z'); Usuário definiu um subgrupo do std_logic TYPE estado IS (idle, forward, backward, stop); Tipo enumerado TYPE cor IS (verme, verde, azul, branco); Tipo enumerado 20
21 Matrizes/vetores 1D/2D... Demais geralmente não-sintetizáveis Tipos de dados aceitos: Escalares: BIT, STD_LOGIC, STD_ULOGIC e BOOLEAN Vetores: BIT_VECTOR, STD_LOGIC_VECTOR, STD_ULOGIC_VECTOR, INTEGER, SIGNED e UNSIGNED Instanciação: TYPE nome_tipo IS ARRAY (tamanho) OF tipo_dado; SIGNAL nome_sinal: nome_tipo [:= inicializacao]; 21
22 Exemplo matriz 1Dx1D: TYPE linha IS ARRAY (7 DOWNTO 0) OF STD_LOGIC; -- 1D array TYPE matriz IS ARRAY (0 TO 3) OF linha; -- 1Dx1D array SIGNAL x: matriz; -- 1Dx1D signal Exemplo alternativo matriz 1Dx1D: TYPE matriz IS ARRAY (0 TO 3) OF STD_LOGIC_VECTOR(7 DOWNTO 0); - Exemplo matriz 2D: TYPE matrix2d IS ARRAY (0 TO 3, 7 DOWNTO 0) OF STD_LOGIC; 22
23 Inicialização: :="0001"; -- 1D :=('0','0','0','1') -- 1D :=(('0','1','1','1'),('1','1','1','0')); -- 1Dx1D ou 2D Atribuições e acesso à vetores: TYPE row IS ARRAY (7 DOWNTO 0) OF STD_LOGIC;-- 1D TYPE array1 IS ARRAY (0 TO 3) OF row; -- 1Dx1D TYPE array2 IS ARRAY (0 TO 3) OF STD_LOGIC_VECTOR(7 DOWNTO 0); -- 1Dx1D TYPE array3 IS ARRAY (0 TO 3, 7 DOWNTO 0) OF STD_LOGIC; -- 2D SIGNAL x: row; SIGNAL y: array1; SIGNAL v: array2; SIGNAL w: array3; 23
24 -- Exemplos de atribuicoes de escalares: todas legais -- pois a base eh a mesma: STD_LOGIC x(0) <= y(1)(2); -- 2 pares parenteses pq y eh 1Dx1D x(1) <= v(2)(3); -- 2 pares parenteses pq v eh 1Dx1D x(2) <= w(2,1); -- 1 par parenteses pq w eh 2D y(1)(1) <= x(6); y(2)(0) <= v(0)(0); y(0)(0) <= w(3,3); w(1,1) <= x(7); w(3,0) <= v(0)(3); 24
25 -- Exemplos de atribuicoes de vetores x <= y(0); -- valido(mesmo tipo dado: ROW) x <= v(1); -- invalido (ROW x STD_LOGIC_VECTOR) x <= w(2); -- invalido (w deve ser indexado como 2D) x <= w(2, 2 DOWNTO 0); -- invalido (ROW x STD_LOGIC) v(0) <= w(2, 2 DOWNTO 0); --invalido(std_logic_vector x STD_LOGIC) v(0) <= w(2); -- invalido(w deve ser indexado como 2D) y(1) <= v(3); -- invalido(row x STD_LOGIC_VECTOR) y(1)(7 DOWNTO 3) <= x(4 DOWNTO 0); -- valido (mesmo tipo, mesmo tamanho) v(1)(7 DOWNTO 3) <= v(2)(4 DOWNTO 0); -- valido(mesmo tipo, mesmo tamanho) w(1, 5 DOWNTO 1) <= v(2)(4 DOWNTO 0); -- invalido(tipos diferentes) 25
26 Especificar portas (pinos) como array de vetores Não é permitido TYPE em ENTITY Solução: usar PACKAGE Ex.: 26
27 Tipos SIGNED e UNSIGNED SIGNAL x: SIGNED (7 DOWNTO 0); SIGNAL y: UNSIGNED (0 TO 3); Necessidade do pacote std_logic_arith Similar ao STD_LOGIC_VECTOR Usado para operações aritméticas Não permitido para operações lógicas Legalidade de operações : SIGNAL a: SIGNED (7 DOWNTO 0); SIGNAL b: SIGNED (7 DOWNTO 0); SIGNAL x: SIGNED (7 DOWNTO 0); v <= a + b; -- valida w <= a AND b; -- invalida 27
28 Operações aritméticas com STD_LOGIC_VECTOR Pacotes IEEE: std_logic_signed e std_logic_unsigned Exemplo: LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; SIGNAL a: STD_LOGIC_VECTOR (7 DOWNTO 0); SIGNAL b: STD_LOGIC_VECTOR (7 DOWNTO 0); SIGNAL x: STD_LOGIC_VECTOR (7 DOWNTO 0); v <= a + b; -- valida w <= a AND b; -- valida 28
29 Exercícios: Implementar o circuito de um somador usando dados de 4bits com: (a) sinal e (b) STD_LOGIC_VECTOR 29
30 Conversão de dados Conversão de tipos relacionados std_logic_1164 Exemplo: TYPE long IS INTEGER RANGE -100 TO 100; TYPE short IS INTEGER RANGE -10 TO 10; SIGNAL x : short; SIGNAL y : long; y <= 2*x + 5; -- invalido y <= long(2*x + 5); -- OK, resultado convertido em long 30
31 Funções de conversão presentes no std_logic_arith conv_integer(p): converte o parâmetro p do tipo INTEGER, UNSIGNED, SIGNED, ou STD_ULOGIC para um valor INTEGER. conv_unsigned(p, b): converte o parâmetro p do tipo INTEGER, UNSIGNED, SIGNED, ou STD_ULOGIC para um UNSIGNED com b bits. conv_signed(p, b): converte o parâmetro p do tipo INTEGER, UNSIGNED, SIGNED, ou STD_ULOGIC para um SIGNED com b bits. conv_std_logic_vector(p, b): converte o parâmetro p do tipo INTEGER, UNSIGNED, SIGNED, ou STD_LOGIC para STD_LOGIC_VECTOR com b bits. 31
32 Exemplos de conversão de dados: LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_arith.all; SIGNAL a: UNSIGNED (7 DOWNTO 0); SIGNAL b: UNSIGNED (7 DOWNTO 0); SIGNAL y: STD_LOGIC_VECTOR (7 DOWNTO 0); y <= CONV_STD_LOGIC_VECTOR ((a+b), 8); --a+b eh convertido para um vetor de 8 bits tipo STD_LOGIC_VECTOR e depois atribuido a y. 32
33 Mais exemplos de atribuições: TYPE byte IS ARRAY (7 DOWNTO 0) OF STD_LOGIC; --1D TYPE mem1 IS ARRAY (0 TO 3, 7 DOWNTO 0) OF STD_LOGIC; -- 2D TYPE mem2 IS ARRAY (0 TO 3) OF byte; --1Dx1D TYPE mem3 IS ARRAY (0 TO 3) OF STD_LOGIC_VECTOR(0 TO 7); --1Dx1D SIGNAL a: STD_LOGIC; -- escalar SIGNAL b: BIT; -- escalar SIGNAL x: byte; -- 1D SIGNAL y: STD_LOGIC_VECTOR (7 DOWNTO 0); -- 1D SIGNAL v: BIT_VECTOR (3 DOWNTO 0); -- 1D SIGNAL z: STD_LOGIC_VECTOR (x'high DOWNTO 0);-- 1D SIGNAL w1: mem1; -- 2D SIGNAL w2: mem2; -- 1Dx1D SIGNAL w3: mem3; -- 1Dx1D 33
34 -- Atribuicoes PERMITIDAS de escalares: mesmo tipo -- e indexacao correta x(2) <= a; y(0) <= x(0); z(7) <= x(5); b <= v(3); w1(0,0) <= x(3); w1(2,5) <= y(7); w2(0)(0) <= x(2); w2(2)(5) <= y(7); w1(2,5) <= w2(3)(7); -- Atribuicoes ILEGAIS de escalres b <= a; -- tipos diferentes (BIT x STD_LOGIC) w1(0)(2) <= x(2); -- o indice de w1 deve ser 2D w2(2,0) <= a; -- o indice de w2 deve ser 1Dx1D 34
35 -- atribuicoes PERMITIDAS de vetores x <= " "; y <= ('1','1','1','1','1','1','0','Z'); z <= y; y(2 DOWNTO 0) <= z(6 DOWNTO 4); w2(0)(7 DOWNTO 0) <= " "; w3(2) <= y; z <= w3(1); z(5 DOWNTO 0) <= w3(1)(2 TO 7); w3(1) <= " "; w1 <= (" ", " "," ", " "); 35
36 --atribuicoes de matrizes ilegais x <= y; -- tipos diferentes w1(0, 7 DOWNTO 0) <=" "; -- w1 eh 2D array w2 <= (OTHERS => 'Z'); -- w2 eh 1Dx1D array w2(0, 7 DOWNTO 0) <= " "; -- indice deve ser 1Dx1D -- Exemplo de inicializacao de array FOR i IN 0 TO 3 LOOP FOR j IN 7 DOWNTO 0 LOOP x(j) <= '0'; y(j) <= '0'; z(j) <= '0'; w1(i,j) <= '0'; w2(i)(j) <= '0'; w3(i)(j) <= '0'; END LOOP; END LOOP; 36
37 Mais exemplos: 37
38 38
Descrição por fluxo de dados (Data-Flow): Descreve o que o sistema deve fazer utilizando expressões lógicas.
Descrição por fluxo de dados (Data-Flow): Descreve o que o sistema deve fazer utilizando expressões lógicas. Descrição estrutural: Descreve como é o hardware em termos de interconexão de componentes. Descrição
Conteúdo. Estrutura do código VHDL; Objetos; Tipos; Universidade Federal do Ceará Engenharia da Computação 2
Conteúdo Estrutura do código VHDL; Objetos; Tipos; Engenharia da Computação 2 Engenharia da Computação 3 Armazenamento de código compilado; As bibliotecas são compostas por pacotes; A declaração de um
low): Descreve o que o sistema deve fazer utilizando expressões lógicas.
Descrição por fluxo de dados (Data Data-Flow low): Descreve o que o sistema deve fazer utilizando expressões lógicas. Descrição estrutural: Descreve como é o hardware em termos de interconexão de componentes.
TIPO INTEGER. Profa. Luiza Maria Romeiro Codá 2
TIPO INTEGER 2 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY FF3_tipoD_nivel IS PORT(CLK, RST, SET : IN STD_LOGIC; D : IN STD_LOGIC_VECTOR(2 DOWNTO 0); Q : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END FF3_tipoD_nivel;
Aula 2 Semântica de VHDL
VHDL - VHSIC Hardware Description Language Aula 2 Semântica de VHDL Leonardo Augusto Casillo Ivan Saraiva Silva 2003-2 Identificadores Usados como referência a todos os objetos declarados no código. Regras:
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I. Introdução ao VHDL. César A. M. Marcon
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Introdução ao VHDL César A. M. Marcon VHDL Uma Linguagem de Descrição de Hardware 2 Originou como linguagem para descrever hardware, no contexto do programa
DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP. 10/03/2017 Prof. Alexandre - ELP1DLP1 / DEE
DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP 1 Objetivos da Aula: Linguagem VHDL Bibliotecas e Tipos de Dados STD STD_LOGIC_1164 Constantes, Variáveis, Sinais, Arrays, Range Expressões (Operadores) Exemplos
Prof. Leonardo Augusto Casillo
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CURSO: CIÊNCIA DA COMPUTAÇÃO Aula 3 Introdução ao VHDL Prof. Leonardo Augusto Casillo O que significa VHDL? Very High Speed Integrated Circuit Hardware Description
Revisão: Projeto de Processadores em VHDL
Universidade Federal do Rio Grande do Norte Departamento de Engenharia de Computação e Automação Revisão: Projeto de Processadores em VHDL DCA0119 Sistemas Digitais Heitor Medeiros Florencio 1 Sumário
Introdução ao VHDL. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva. Original por Ayman Wahba
Introdução ao VHDL Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva Original por Ayman Wahba VHDL É uma linguaguem de descrição de hardware, ou seja, uma forma estruturada para a descrição de circuitos
Projetos de Circuitos Digitais em VHDL e FPGA
Projetos de Circuitos Digitais em VHDL e FPGA Cap. 2 - Introdução ao VHDL Prof. Erivelton Geraldo Nepomuceno Engenharia Elétrica UFSJ - Universidade Federal de São João del-rei 13 de março de 2019 Objetivo
Introdução à Linguagem VHDL
Fundamentos de Sistemas Digitais Introdução à Linguagem VHDL prof. Dr. Alexandre M. Amory Referências Sugiro estudarem nesta ordem de preferência: Vahid, Cap 9 Ignorar verilog e SystemC Bem didático! um
Livro texto: VHDL- Descrição e Síntese de Circuitos Digitais Roberto D Amore Editora LTC
Livro texto: VHDL- Descrição e Síntese de Circuitos Digitais Roberto D Amore Editora LTC Linguagem para descrever o funcionamento de um sistema (o que e como o sistema faz). O sistema descrito em HDL
VHDL. Descrição e Projeto de Circuitos Utilizando VHDL
VHDL Descrição e Projeto de Circuitos Utilizando VHDL O projeto de circuitos digitais de forma automatizada se tornou prática industrial comum. As principais vantagens são : Portabilidade de tecnologia
Tipos enumerados definem uma lista de valores, e são especialmente úteis na
Usando a palavra reservada TYPE é possível definir tipos personalizados. Por exemplo, pode-se definir tipos enumerados (Enumerated) e tipos compostos (Array). Tipos enumerados definem uma lista de valores,
Introdução à Linguagem VHDL
Sistemas Digitais EEL 480 Introdução à Linguagem VHDL Luís Henrique M. K. Costa luish@gta.ufrj.br UFRJ DEL/Poli e PEE/COPPE P.O. Box 68504 - CEP 21941-972 - Rio de Janeiro - RJ Brasil - http://www.gta.ufrj.br
VHDL Circuitos Combinacionais
VHDL Circuitos Combinacionais Neste módulo será feita uma revisão de circuitos combinacionais introduzindose alternativas representações em VHDL Uma descrição VHDL, de forma geral, pode seguir uma das
Arquitetura de Computadores
VHDL - VHSIC Hardware Description Language Arquitetura de Computadores Leonardo Augusto Casillo Referências bibliográficas PELLERIN, David. TAYLOR, Douglas. VHDL Made Easy. Prentice-Hall PTR. 1997. SKANHILL,
Lógica Reconfigurável
UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA Lógica Reconfigurável - amauriassef@utfpr.edu.br
Fundamentos de sistemas digitais. Test-bench. prof. Dr. Edson Ifarraguirre Moreno
Fundamentos de sistemas digitais Test-bench prof. Dr. Edson Ifarraguirre Moreno 2 / 8 Validação por Simulação Utilizar um circuito de teste: test-bench Contém um circuito gerador de teste e uma instância
Lógica Reconfigurável
UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA Lógica Reconfigurável - amauriassef@utfpr.edu.br
ELETRÔNICA DIGITAL I
ELETRÔNICA DIGITAL I DE10-LITE Programação Utilizando VHDL Professor Dr. Michael Klug 1 Comparativo Linguagens Linguagem de Programação x HDL Supondo que cada instrução leve 20ns entre 40 e 60ns para conclusão
Eletrônica Digital para Instrumentação. Prof: Herman Lima Jr hlima@cbpf.br
G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) Eletrônica Digital para Instrumentação Objetivo
DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP. 10/03/2017 Prof. Alexandre - ELP1DLP1 / DEE
DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP 1 Objetivos da Aula: Introdução à Linguagem VHDL Plano de Ensino Conteúdo Programático 3. Ferramentas de Desenvolvimento 3.4. Editor de texto (programação VHDL ou
Módulo 4 Introdução ao VHDL
1 Módulo 4 Introdução ao VHDL Conceitos básicos do VHDL Modelação, Simulação e Síntese de Sistemas Digitais entity declara o interface de um componente; architecture descreve a realização de um componente;
Introdução. VHDL: VHSIC Hardware Description Language. Origem: VHSIC: Very High Speed Integrated Circuits. Departamento de Defesa EUA
Introdução VHDL: VHSIC Hardware Description Language VHSIC: Very High Speed Integrated Circuits Origem: Departamento de Defesa EUA desenvolvida entre anos 70 e 80 descrever e modelar circuitos complexos
EPUSP PCS 2355 Laboratório Digital. Contadores em VHDL
Contadores em VHDL Versão 2012 RESUMO Esta experiência consiste no projeto e implementação de circuitos contadores com o uso da linguagem de descrição de hardware VHDL. São apresentados aspectos básicos
SISTEMAS DIGITAIS. Linguagem de Descrição de Hardware VHDL. Prof. Fernanda Gusmão de Lima Kastensmidt
SISTEMAS DIGITAIS Linguagem de Descrição de Hardware VHDL Prof. Fernanda Gusmão de Lima Kastensmidt fglima@inf.ufrgs.br Linguagem de Descrição de Hardware Hardware Description Language (HDL) = "Programming"-language
DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP. 18/04/2016 Prof. Alexandre - ELP1DLP1 / DEE
DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP 1 Objetivos da Aula: Introdução à Linguagem VHDL Plano de Ensino Conteúdo Programático 3. Ferramentas de Desenvolvimento 3.4. Editor de texto (programação VHDL ou
Eletrônica Digital para Instrumentação. Prof: Herman Lima Jr
G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) PACOTES (package) Entidades e Arquiteturas são
Projeto de Circuito Combinacional
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Projeto de Circuito Combinacional Unidade Lógica e Aritmética (ULA) prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno 2 / 12 ULA Unidade
Suporte de funcionamento e interacção com o teclado
Suporte de funcionamento e interacção com o teclado Autor: André Amaral Costa (nº 7578) Curso: Universidade de Aveiro Data: 6 de Dezembro de 006 Disciplina: Docente: Valery Sklyarov Introdução Neste trabalho
VHDL. Prof. Maurício A Dias Laboratório de Lógica Digital
VHDL Prof. Maurício A Dias Laboratório de Lógica Digital Introdução VHDL é uma linguagem para descrever sistemas digitais utilizada universalmente. Origem: VHDL é proveniente de VHSIC Hardware Description
Eletrônica Digital para Instrumentação
G4 Eletrônica Digital para Instrumentação Prof. Márcio Portes de Albuquerque (mpa@cbpf.br) Prof. Herman P. Lima Jr (hlima@cbpf.br) Centro Brasileiro de Pesquisas Físicas Ministério da Ciência e Tecnologia
Profa. Luiza Maria Romeiro Codá 2
Profa. Luiza Maria Romeiro Codá 2 Descrição por Fluxo de Dados (Data Data-Flow low): Descreve o que o sistema deve fazer utilizando expressões lógicas e comandos concorrentes. Descrição Estrutural: Descreve
Eletrônica Digital Moderna e VHDL Volnei A. Pedroni, Elsevier, Soluções dos Exercícios Ímpares dos Capítulos 19 23
Eletrônica Digital Moderna e VHDL Volnei A. Pedroni, Elsevier, 00 Tradução (com revisão, atualização e ampliação) de Digital Electronics and Design with VHDL Elsevier / Morgan Kaufmann, USA, 00 Soluções
Exercícios de Fixação
Exercícios de Fixação Para entregar em 07/02/2013 Exercício I Implemente o circuito de seis portas lógicas abaixo em VHDL; Crie um projeto com o simulador Modelsim que contenha o par entidade-arquitetura
Técnicas Digitais para Computação
INF1 118 Técnicas Digitais para Computação Multiplicador Decodificador e Multiplexador Aula 14 Multiplicador Combinacional Técnicas Digitais A x B 1 B = P 3 P 2 P 1 P A1 A B1 B X 2) Equações em SDP, simplificado
O QUE É UM SISTEMA? Executa uma função com base em estímulos internos e/ou externos
1 O QUE É UM SISTEMA? hardwared Interligação de módulos que podem ser elementares ou não Executa uma função com base em estímulos internos e/ou externos Descrito de forma Hierarquizada, em camadas, a partir
Projeto de Somador com e sem Sinal. Qualificadores
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Projeto de Somador com e sem Sinal Qualificadores César A. M. Marcon Planejando a Descrição de um Somador 2 Como descrever uma soma? S
CIRCUITOS COMBINACIONAIS
Fundamentos de Sistemas Digitais 04/outubro/2018 CIRCUITOS COMBINACIONAIS modelagem VHDL profs. Alexandre M. Amory e Fernando G. Moraes 1 (1) (DE)CODIFICADOR Codificador é um circuito que mapeia um conjunto
CMP238 Projeto e Teste de Sistemas VLSI
CMP238 Projeto e Teste de Sistemas VLSI Projeto Prof. Fernanda Gusmão de Lima Kastensmidt fglima@inf.ufrgs.br Conteúdo descrição lógica de alto nível (VHDL): componentes da plataforma como memória, contadores,
DE INFORMÁTICA ESCOLA DE ENGENHARIA UNIVERSIDADE DO MINHO
Sistemas Digitais I LESI :: 2º ano VHDL António Joaquim Esteves João Miguel Fernandes www.di.uminho.pt/~aje Bibliografia: secção 4.7, DDPP, Wakerly DEP. DE INFORMÁTICA ESCOLA DE ENGENHARIA UNIVERSIDADE
FPGA & VHDL. Tutorial Aula 1. Computação Digital
FPGA & VHDL Tutorial Aula 1 Computação Digital FPGA Field Programmable Gate Array Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programáveis ) para desempenhar uma
FPGA & VHDL. Tutorial
FPGA & VHDL Tutorial 2009-2 FPGA FieldProgrammableGateArray Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programadas ) para desempenhar uma função simples Chaves
Projeto com Linguagens de Descrição de Hardware
Projeto com Linguagens de Descrição de Hardware Versão 2012 RESUMO Esta experiência consiste no projeto e implementação de um circuito digital simples com o uso de uma linguagem de descrição de hardware.
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 3-P Descrição de somadores em VHDL, síntese com o Quartus
Gustavo G. Parma. Objetivos: O aluno deverá ser capaz de compreender os conceitos básicos de VHDL.
Introdução à VHDL Gustavo G. Parma Assunto: Introdução à VHDL. Objetivos: O aluno deverá ser capaz de compreender os conceitos básicos de VHDL. 1 Introdução Teórica VHDL, VHSIC (Very High Speed Integrated
Descrição e Projeto de Circuitos Utilizando VHDL
Descrição e Projeto de Circuitos Utilizando VHDL O projeto de circuitos digitais de forma automatizada se tornou prática industrial comum. As principais vantagens são : Portabilidade de tecnologia Melhor
Plano de Aula 26/8/13. VHDL - Visão Geral. Obje%vos: VHDL - Visão Geral. Descrição de circuito digital em VHDL
Instituto Federal de Santa Catarina Área de Telecomunicações SST20707 Síntese de Sistemas de Telecomunicações Prof. Roberto de Matos viso de direitos utorais: Transparências baseadas no trabalho do Prof.
Lógica Reconfigurável
UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA Lógica Reconfigurável - amauriassef@utfpr.edu.br
arquitetura de computadores
arquitetura de computadores UTFPR DAELN Engenharia de Computação prof. Juliano µprocessador 2 Multiplexação, Barramentos, Números: a ULA Multiplexação Um mux é um seletor: ele escolhe uma das entradas
Curso Superior de Sistemas de Telecomunicações Unidade São José. Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase
Curso Superior de Sistemas de Telecomunicações Unidade São José Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase Bases tecnológicas Dispositivos Lógicos Programáveis. Introdução à Tecnologia
Sistemas Digitais Unidade Lógica e Aritmética - ULA
Sistemas Digitais Unidade Lógica e Aritmética - ULA Referência Bibliográfica: Contemporary Logic Design Katz & Borriello Logic and Computer Design Fundamentals Mano & Kime Embedded System Design Vahid
12/11/13. Obje%vos do laboratório. SST20707 Síntese de Sistemas de Telecomunicações. Síntese de máquinas de estado (FSM) Finite State Machine (FSM)
Instituto Federal de Santa Catarina Área de Telecomunicações SST20707 Síntese de Sistemas de Telecomunicações Prof. Roberto de Matos Aviso de direitos Autorais: Transparências baseadas no trabalho do Prof.
Departamento de Engenharia Elétrica e de Computação. Apostila de Introdução a VHDL. Profa. Luiza Maria Romeiro Codá
Departamento de Engenharia Elétrica e de Computação Apostila de Introdução a VHDL Profa. Luiza Maria Romeiro Codá 1. Introdução: 1.1 O QUE É HDL? Linguagem de Descrição de Hardware (HDL-Hardware Desccriptive
PCS3225. Sistemas Digitais II. Biestáveis em VHDL. Biestáveis em VHDL. Marcos A. Simplicio Jr.
PCS3225 Sistemas Digitais II Biestáveis em VHDL Marcos A. Simplicio Jr. Slides baseados em material de Edson Midorikawa e Bruno Albertini PCS3225-2015 1 Tópicos VHDL: recapitulação Circuitos sequenciais
Introdução à Linguagem VHDL
Fundamentos de Sistemas Digitais 23/abril/2019 Introdução à Linguagem VHDL profs. Alexandre M. Amory e Fernando G. Moraes 1 Referências Sugiro estudarem nesta ordem de preferência: Vahid, Cap 9 Ignorar
Exercícios Referentes à Prova P1
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Referentes à Prova P1 prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno 2 / 11 1. Assinale com V se a sentença estiver correta, caso contrário
Descreva em VHDL, simule no simulador logico e sintetize usando uma ferramenta de CAD para FPGA :
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMATICA LISTA DE EXERCÍCIOS DE SISTEMAS DIGITAIS Prof. Fernanda Gusmão de Lima Kastensmidt E Marcelo Porto (aluno mestrado PPGC) Descreva em VHDL,
Exercícios de Laboratório 3
Tradução do Laboratory Exercise 3 disponível em Exercícios de Laboratório 3 Latches, Flip-Flops e Registradores Este exercício
EPUSP PCS 3335 Laboratório Digital A. Introdução ao VHDL
Introdução ao VHDL Versão 2016 RESUMO Esta experiência consiste no estudo de descrições VHDL e no projeto e implementação de um circuito digital simples. São apresentados aspectos básicos da linguagem
LABORG. Parte 5 Projeto de um circuito digital de média complexidade. Fernando Gehm Moraes Matheus Trevisan
LABORG Parte 5 Projeto de um circuito digital de média complexidade Fernando Gehm Moraes Matheus Trevisan 20/janeiro/2016 Introdução O objetivo deste trabalho é especificar um módulo que deverá ser implementado
Algumas questões de prova recentes com seus gabaritos
Algumas questões de prova recentes com seus gabaritos Q1 Uma das formas mais simples e mais usadas de detecção de erros na transmissão de dados digitais são os códigos de paridade. Estes consistem em acrescentar
PCS Sistemas Digitais I. Circuitos Combinatórios Blocos Básicos: (De)Multiplexadores e Dispositivos tri-state. Prof. Dr. Marcos A. Simplicio Jr.
PCS 35 Sistemas Digitais I Circuitos Combinatórios Blocos Básicos: (De)Multiplexadores e Dispositivos tri-state Prof. Dr. Marcos A. Simplicio Jr. versão: 3.0 (Jan/206) Adaptado por Glauber (208) 2 Blocos
Calculadora Simples em VHDL
Calculadora Simples em VHDL Versão 2014 RESUMO Esta experiência consiste no projeto e implementação de um circuito digital simples com o uso de uma linguagem de descrição de hardware. São apresentados
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 5-P Processos em VHDL. Comandos de atribuição em VHDL:
PSI-3451 Projeto de CI Lógicos Integrados. Aula 4
PSI-3451 Projeto de CI Lógicos Integrados Aula 4 A parte prática da aula 4 pretende colocar o aluno em contato com mais algumas estruturas sintáticas da linguagem, particularmente funções e procedimentos,
Curso Superior de Sistemas de Telecomunicações Unidade São José. Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase
Curso Superior de Sistemas de Telecomunicações Unidade São José Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase Bases tecnológicas Dispositivos Lógicos Programáveis. Introdução à Tecnologia
Introdução à Computação
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Introdução à Computação Conceitos Básicos de Eletrônica Digital (Parte IV) Prof. a Joseana Macêdo Fechine Régis de Araújo joseana@computacao.ufcg.edu.br
Laboratório sobre Implementação de Sistemas Digitais com HDLs Ferramentas de Captura e Validação
Laboratório sobre Implementação de Sistemas Digitais com HDLs Ferramentas de Captura e Validação 1 Laboratório sobre Implementação de Sistemas Digitais com HDLs Ferramentas de Captura e Validação Prática:
PRÁTICAS PARA DESENVOLVIMENTO DE PROTÓTIPOS DE CIRCUITOS DIGITAIS COM O KIT EDUCACIONAL DE2
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO PRÁTICAS PARA DESENVOLVIMENTO DE PROTÓTIPOS DE CIRCUITOS DIGITAIS COM O KIT EDUCACIONAL DE2 P R O F. S Í L V I O F E R N A N D E S CRONOGRAMA DO CURSO ATIVIDADE
Introdução VHDL Parte 4 - Testbench
Introdução VHDL Parte 4 - Testbench Prof. Mário Luiz Rodrigues mario.luiz@ifmg.edu.br Prof. Otávio Gomes otavio.gomes@ifmg.edu.br 1 library IEEE; use IEEE.std_logic_1164.all; entity portae is port( a:
Disciplina de SSC Elementos de Lógica Digital II (Prática)
USP - ICMC - SSC SSC 0113 (Lab ELD II) - 2o. Semestre 2012 Disciplina de SSC0113 - Elementos de Lógica Digital II (Prática) 1 Prof. Fernando Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Estagiário
FSM em VHDL e Verificação Funcional. CMP de junho de 2006
FSM em VHDL e Verificação Funcional CMP 238 20 de junho de 2006 Máquina de Estados: exemplo Reset= S0 S S3 X= S2 Descrição em VHDL library IEEE; use IEEE.STD_LOGIC_64.ALL; use IEEE.STD_LOGIC_ARITH.ALL;
Lógica Reconfigurável
UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA Lógica Reconfigurável - amauriassef@utfpr.edu.br
VHDL - VHSIC Hardware Description Language. Exemplo prático. Raiz Quadrada
VHDL - VHSIC Hardware Description Language Exemplo prático Raiz Quadrada Exemplo de um circuito completo Descrição de um circuito que realiza a raiz quadrada de um número natural; Obtenção de um modelo
Projeto com Dispositivos Programáveis
Projeto com Dispositivos Programáveis E.T.M./2011 (revisão) RESUMO Nesta experiência será apresentada uma metodologia para projeto de sistemas digitais utilizando FPGAs (dispositivos programáveis) e HDLs
Exercícios Referentes à Prova P1
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Referentes à Prova P1 prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno 2 / 11 1. Assinale com V se a sentença estiver correta, caso contrário
Uma Introdução às Linguagens de Descrição de Hardware
Uma Introdução às Linguagens de Descrição de Hardware Edson T. Midorikawa (2001) revisado em 03/2007 Este texto tem como objetivo apresentar de forma bem sucinta as Linguagens de Descrição de Hardware,
EPUSP PCS 3335/3635 Laboratório Digital. Circuito em VHDL
Circuito em VHDL Versão 2017 RESUMO Esta experiência tem como objetivo um contato inicial com o desenvolvimento do projeto de um circuito digital simples em VHDL e sintetizado para uma placa de desenvolvimento
DIGITAR AQUI OS COMANDOS
1. Configuração do ambiente de trabalho Tutorial Modelsim para Simulação VHDL Trabalho a ser realizado em duplas Alexandre Amory - Fernando Moraes - 05/out/2018 O simulador Modelsim está instalado no LINUX.
SIMULAÇÃO DE CIRCUITOS
SIMULAÇÃO E CIRCUITOS Versão 2012 RESUMO Nesta experiência será discutido o procedimento de simulação de circuitos digitais, em particular sua importância dentro de uma metodologia para projeto de sistemas
Disciplina de SSC Elementos de Lógica Digital II (Prática)
USP - ICMC - SSC SSC 0113 (Lab ELD II) - 2o. Semestre 2012 Disciplina de SSC0113 - Elementos de Lógica Digital II (Prática) 1 Prof. Fernando Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Estagiário
Laboratório sobre Implementação de Sistemas Digitais com VHDL Multiplicação por somas sucessivas
Laboratório sobre Implementação de Sistemas Digitais com VHDL - Multiplicação por somas sucessivas 1 Laboratório sobre Implementação de Sistemas Digitais com VHDL Multiplicação por somas sucessivas Prática:
Linguagens de Programação
Linguagens de Programação 128 13 129 Linguagens de Programação Uma linguagem de programação é um vocabulário e um conjunto de regras gramaticais usadas para escrever programas de computador. Esses programas
Introdução à Simulação em VHDL. Ney Laert Vilar Calazans
Introdução à Simulação em VHDL Ney Laert Vilar Calazans 06/março/2010 Descrição Completa do Somador library IEEE; use IEEE.Std_Logic_1164.all; entity halfadd is port (A, B: in std_logic; Sum, Carry: out
LABORG. Parte 5 Projeto de um circuito digital de média complexidade Parte 2. Fernando Gehm Moraes Matheus Trevisan
LABORG Parte 5 Projeto de um circuito digital de média complexidade Parte 2 Fernando Gehm Moraes Matheus Trevisan 0/maio/2015 Relógio de Xadrez 1. Em campeonatos, o xadrez é jogado usando um relógio. A
Funções de Lógica Combinacional
Fundamentos de Sistemas Digitais Funções de Lógica Combinacional prof. Dr. Alexandre M. Amory prof. Dr. Edson I. Moreno Referências Sugiro estudarem nesta ordem de preferência: Floyd, Cap 6. ppt segue
Registradores. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva
Registradores Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva 2 Registradores Conjunto de elementos de memória (flip-flops ou latches) utilizados para armazenar n bits. Utilizam um único sinal de
Estruturas da linguagem C. 1. Identificadores, tipos primitivos, variáveis e constantes, operadores e expressões.
1 Estruturas da linguagem C 1. Identificadores, tipos primitivos, variáveis e constantes, operadores e expressões. Identificadores Os identificadores seguem a duas regras: 1. Devem ser começados por letras
ISE com VHDL estrutural
UFRJ - DEL EEL480-2014 Laboratório - Turmas EL1, EL2 ISE com VHDL estrutural Texto para as aulas de laboratório, a ser complementado pelo Tutorial dos Alunos e manuais da Xilinx UG331, UG334 e UG695. Mário
CIRCUITOS SEQUENCIAIS parte 2 Máquina de Estados Finita (FSM)
Fundamentos de Sistemas Digitais 3/outubro/28 CIRCUITOS SEQUENCIAIS parte 2 Máquina de Estados Finita (FSM) profs. Alexandre M. Amory e Fernando G. Moraes Máquina de estados finita (FSM) Uma máquina de
SISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 3.0 - Português Aula N o 12: Título: Sumário: Linguagens de Descrição e Simulação de Circuitos Digitais (apoio ao laboratório) Linguagens
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Lógica Programável INE 5348 Aula 1-P Formas de implementação
Eletrônica Digital para Instrumentação. Prof. Herman P. Lima Jr (hlima@cbpf.br) Monitor: Rafael Gama
G15 Eletrônica Digital para Instrumentação Prof. Herman P. Lima Jr (hlima@cbpf.br) Monitor: Rafael Gama Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) Eletrônica
Circuitos Programáveis
Circuitos Programáveis CPLD FPGA Tipos de componentes Circuito de aplicação específica (ASIC): circuito integrado projetado especialmente para uma determinada função. Fabricado em uma foundry com todos
PCS 3115 (PCS2215) Referências
PCS 3115 (PCS2215) Sistemas Digitais I Módulo 09 VHDL Prof. Dr. Marcos A. Simplicio Jr. versão: 4.0 (Jan/2017) Referências Free Range VHDL: http://freerangefactory.org/books_tuts.html 1-2: leitura recomendada
CMP238 Projeto e Teste de Sistemas VLSI
CMP238 Projeto e Teste de Sistemas VLSI Uso de banco de registradores e Memorias Projeto Prof. Fernanda Lima Kastensmidt Uso de Memoria em Circuitos Integrados VHDL designs Memory Model Simulador lógico