Arquiteturas de Computadores. Programa de Pós-Graduação em Ciência da Computação. Plano da aula

Transcrição

1 Arquiteturas de Computadores Programa de Pós-Graduação em Ciência da Computação Norian Marranghello Março/Junho de 2006 Plano da aula Informações gerais Provas e testes Programa da disciplina Informações Gerais Boas vindas ao PPGCC-Unesp!

2 Informações Gerais Objetivos principais: Homogeneizar Aprofundar Flexibilidade x rigidez Informações Gerais Faltas: Limite = 25% Notas: Testes = 5% cada Avaliações = 35% cada Bibliografia Livro-texto: M.J.Flynn, Computer architecture: pipelined and parallel processor design. Jones and Bartlett Pub. Inc., 1995.

3 Bibliografia Literatura complementar: H.S.Stone, High-performance computer architecture. Addison-Wesley Longman Inc., V.P.Heuring and H.F.Jordan, Computer systems design and architecture. Addison-Wesley Longman Inc., J.P.Hayes, Computer architecture and organization. McGraw-Hill Book Co., Bibliografia Revistas e anais de congressos: ACM Computer Architecture News. ACM Transactions on Computer Systems. ACM Computing Surveys. Communications of the ACM. Bibliografia Revistas e anais de congressos (cont.): IBM Systems Journal. IBM Journal of Research and Development. IEE Proceedings E Computers and Digital Techniques. IEEE Micro Magazine. IEEE Transactions on Computers. IEEE Transactions on VLSI Systems.

4 Bibliografia Revistas e anais de congressos (cont.): Simpósio Brasileiro de Arquiteturas de Computadores e Processamento de Alto Desempenho. Proceedings of the Annual International Symposium on Computer Architecture. Proceedings of the Annual International Symposium on Computer Arithmetic. Programa da disciplina Março: 06 Apresentação da disciplina. Início da revisão. 13 Histórico e classificações. Arquitetura do conjunto de instruções: parte 1. Primeiro teste. 20 Arquitetura do conjunto de instruções: parte Comportamento de programas. Segundo teste. Programa da disciplina Abril: 03 UCP: parte UCP: parte 2. Terceiro teste. 17 UCP: parte Primeira avaliação escrita.

5 Programa da disciplina Maio: 08 Subsistema de memória: parte Subsistema de memória: parte Subsistema de memória: parte Subsistema de entrada e saída: parte 1. Quarto teste. Programa da disciplina Junho: 05 Subsistema de entrada e saída: parte Subsistema de entrada e saída: parte 3. Processadores concorrentes e multiprocessadores. Quinto teste. 19 Processadores matriciais. Multiprocessadores. 26 Multiprocessadores. Sexto teste. Programa da disciplina Julho: 03 Segunda avaliação escrita. 10 a 15 Período de recuperação. 19 Divulgação das notas finais.

6 Programa da disciplina Visão geral dos módulos: Módulo 1: sobre conceitos básicos. Módulo 2: Arquitetura do conjunto de instruções. Módulo 3: Comportamento de programas. Módulo 4: A unidade central de processamento. Módulo 5: O sub-sistema de memória. Módulo 6: O sub-sistema de entrada e saída. Módulo 7: Processadores concorrentes e multiprocessadores. Intervalo Voltamos em 20 minutos! Arquitetura de computador X Conjunto de instruções

7 Características Núcleo de instruções de uso freqüente Sub-conjunto de extensões Sub-conjunto de compatibilidade Algumas definições: Estado Mudança de estado Ciclo de memória de máquina Comando Processo Sistema de armazenamento Algumas definições (cont.): Máquina imagem (macro) instruções hospedeira (micro) microinstruções

8 Interpretação X Microprogramação Arquitetura do Conjunto de Instruções L/S arquitetura load/store (reg/reg) R/M arquitetura registrador/memória R+M arquitetura registrador+memória Arquitetura do Conjunto de Instruções Tipos de dados Tipos de operações Palavra de estado do programa (PSW)

9 Endereçamento e memória Nível de processo Nível de sistema Nível de memória Espaço de memória Latência Largura de banda Tamanho Espaço de memória (cont.): Endereços virtuais X Endereços reais

10 Tempo de execução Fases de execução (BI DI BD Ex AR) Execução seqüencial Paralelismo temporal Fim! Grato pela presença e até a semana que vem.