PPGEE - Programa de Pós Graduação em Engenharia Elétrica Escola Politécnica da Universidade Federal da Bahia, Salvador, BA, Brasil

Transcrição

1 ARQUITETURA PARA PROTOTIPAGEM DE UM WTIM (WIRELESS TRANSDUCER INTERFACE MODULE) USANDO PSOC DEUSDETE M. M. JÚNIOR, PAULO. C. M. A. FARIAS, AMAURI OLIVEIRA PPGEE - Programa de Pós Graduação em Engenharia Elétrica Escola Politécnica da Universidade Federal da Bahia, Salvador, BA, Brasil Abstract - The production of customized sensors limits flexibility in integrating these devices with most used communication protocols. Aiming to make it more flexible and practical monitoring systems, IEEE 1451.x family of standards proposes a set of requirements for the development of interfaces to improve the integration of sensors and actuators with communication networks both wired and wireless. In this work a proposal for developing the prototype of an intelligent wireless sensing, based on the IEEE and standards is presented. As using an PSoC( Programmable System-on-Chip) as development platform. Thus creating a reconfigurable wireless monitoring system and can be adapted to different types of electronic instrumentation applications. Keywords - Smart sensors, IEEE 1451, PSoC. Resumo A produção customizada de sensores limita a flexibilidade na integração desses dispositivos com diversos tipos de protocolos de comunicação. Buscando tornar mais flexível e prático os sistemas de monitoração e controle, a família de padrões IEEE 1451.x propõe uma série de requisitos para o desenvolvimento de interfaces que melhoram a integração de sensores e atuadores com as redes de comunicação com ou sem fio. Nesse trabalho é apresentada uma proposta de desenvolvimento do protótipo de um sistema de sensoriamento inteligente sem fio, com base nos padrões IEEE e , usando como plataforma de desenvolvimento um PSoC (Programmable System-on-Chip). Criando assim, um sistema de monitoramento sem fio reconfigurável, podendo ser adaptado a diversos tipos de aplicações da instrumentação eletrônica. Palavras-chave - Sensores inteligentes, IEEE 1451, PSoC. 1 Introdução Diante da produção customizada de sensores e atuadores, o uso de diversas técnicas de comunicação, e diferentes formatos e protocolos de dados, surgiu o desafio de compatibilizar a interoperabilidade entre esses dispositivos e as redes de comunicação. E com o intuito de melhorar essa integração, o Instituto dos Engenheiros Eletricistas e Eletrônicos (IEEE) desenvolveu um grupo de padrões organizados em torno de um conjunto de arquiteturas e protocolos comuns, para prover meios que possam melhorar a interoperabilidade entre fabricantes de sensores (Nemeth-Johannes, et al., 2007). A família de padrões IEEE 1451.x propõe melhorar essa integração definindo um conjunto comum de interfaces de comunicação, conectando transdutores a sistemas microprocessados, instrumentos, e redes de comunicação digital. Fornecendo protocolos para aplicações com e sem fio, usando a tecnologia plug and play para a conectar entre transdutores à rede de comunicação, facilitando a integração ou realocação de transdutores à rede de monitoramento e controle (IEEE Instrumentation and Measurement Society, TC-9, 1997). Dentre esses padrões, existe um que define as características de um sensor inteligente com comunicação sem fio, e que serve de base para a proposta apresentada nesse trabalho. Além do padrão IEEE , o IEEE também é essencial para o desenvolvimento de um módulo de interface sem fio de um transdutor, chamado de WTIM( Wireless Transducer Interface Module). Para atingir os requerimentos de um sistema de medição e controle com mais flexibilidade de adaptação, dois tipos de solução podem servir como base. Uma solução seria a criação de um circuito integrado com capacidade de reconfiguração, contudo, essa solução apresenta desvantagens, por exemplo, a falta de flexibilidade de projeto, e a necessidade de uso de ferramentas computacionais de alto custo. E a outra solução seria desenvolver uma placa eletrônica complexa com os componentes essenciais para um sistema de monitoramento com amplificadores operacionais, amplificadores de ganho programável, conversores analógico para digital e digital para analógico, e microcontrolador. Porém, essa última solução não pode ser reprogramada durante sua execução, e tem alto custo de produção (Mattoli, et al., 2010). Uma solução distinta é o uso do PSoC, que é uma plataforma multifuncional que torna possível a criação de uma sistema reconfigurável, e que permite programação durante execução, além de fornecer gerenciamento inteligente de potência. Essa tecnologia oferece recursos comuns aos das outras plataformas disponíveis para criar sistemas de sensoriamento. Além disso, o uso desse dispositivo possibilita a criação de diversos tipos de sistemas, usando blocos comuns de hardware, prédefinidos, e prontos para serem adaptados à critérios de funcionamento. A proposta desse artigo é apresentar um modelo para o desenvolvimento de um protótipo de WTIM usando um PSoC e módulos Zigbee, que servirá para possíveis aplicações com baixa taxa de transmissão de dados, e baixo consumo. Serão apresentadas as formas de uso dos recursos da 426 1

2 Figura 1.. Contexto funcional para as subespecificações de sensor inteligente sem fio (IEEE Instrumentation and Measurement Society, TC-9, 2007)adaptado. plataforma para atingir os parâmetros requeridos pelos padrões, e com isso, prover um modelo de uso do conceito de sensores inteligentes numa plataforma com adaptabilidade de hardware. A Figura 1 ilustra o contexto funcional de um sistema completo de sensor inteligente com comunicação sem fio, mostrando as especificações usadas na composição da arquitetura. 2 Caracterização de um transdutor inteligente sem fio De acordo com o padrão IEEE , pode-se considerar um transdutor inteligente aquele que: É descrito por um banco de dados eletrônico que contém informações sobre o transdutor usado numa rede, sendo que esses dados podem ser lidos ou escritos por uma central de processamento; O controle e os dados associados ao transdutor são digitais; Acionamento, status e controle são fornecidos, compatíveis ao apropriado funcionamento do canal transdutor. Com essas características, convém considerar que um transdutor inteligente pode ser um sistema constituído por um microcontrolador, meios para tratamento de dados e para a comunicação digital, e um transdutor (Frank, 2000). 2.1 Tecnologia sem fio no escopo do IEE 1451 Redes de comunicação sem fio associadas a sensores estão sendo mais usadas em sistemas de monitoramento, por exemplo, para coletar dados de condições ambientais, ou sistemas de automação de máquinas (Song & Lee, 2006). O padrão IEEE define um conjunto de interfaces sem fio para a família IEEE 1451.x, especificando as estruturas que devem ser usadas no protocolo de comunicação entre NCAP( Network Capable Processor) e WTIM. Sendo esses, os dois principais dispositivos que compõem um sistema inteligente de transdutores, de acordo com os padrões citados. E isso introduz o conceito do WTIM, que é um módulo de interface, e que contém algum tipo de rádio, podendo ser, por exemplo, um Zigbee, Bluetooth ou WiFi (IEEE Instrumentation and Measurement Society, TC-9, 2007). Para o desenvolvimento do sensor inteligente sem fio, a adoção da arquitetura modular proposta em (Nemeth-Johannes, et al., 2007) torna prática a integração entre o tipo de rádio, e o tipo de microprocessador que podem ser usados. A proposta desse modelo é melhorar a integração das três principais placas de hardware na implementação de um sensor inteligente (Nemeth- Johannes, et al., 2007). 3 Plataforma de desenvolvimento Arquiteturas de sensores inteligentes podem ser desenvolvidas em plataformas como microcontroladores, FPGAs( Field-Programmable Gate Array) e até mesmo um ASIC( Application Specific Integrated Circuit) (Frank, 2000). Atualmente estão disponíveis no mercado os kits fabricados pela Cypress Semiconductors chamados de PSoC, tratando-se de um SoC que permite a reconfiguração de hardware, modificando as características dos componentes usados na arquitetura. As estruturas de hardware digital e analógico reconfiguráveis, que servem para modelagem de diversos tipos de sistemas, proporcionam facilidade na inserção ou exclusão de componentes através da técnica drag and drop. Uma proposta parecida é apresentada em (Mattoli, et al., 2010), onde os autores usaram um PSoC 1 na criação de uma interface universal de sensores( UISI Universal Intelligent System-on

3 Chip Based Sensor Interface). Essa interface conecta um sensor genérico com a camada de aplicação do usuário. Dois blocos de hardware reconfiguráveis são usados para interconexão, sendo eles: o bloco de comunicação e o bloco de condicionamento. O firmware, e um componente especial que registra as informações requeridas sobre o transdutor( TEDS - Transducer Eletronic Data Sheet), ficam gravados numa memória flash. A Figura 2 ilustra o modelo do UISI. Apesar do modelo de desenvolvimento ser semelhante ao UISI, o trabalho apresentado nesse artigo propõe os uso de um núcleo de processamento melhor. O PSoC 5 tem um microprocessador mais poderoso que o PSoC 1 usado no UISI, fornecendo recursos não disponíveis na outra plataforma, o que aumenta o campo de aplicação, e também possibilita o uso da linguagem Verilog para sintetizar um novo hardware. Porém, esse recurso possui limitações, a plataforma não proporciona a mesma capacidade de um FPGA. Figura 2. Modelo do UISI (Mattoli, et al., 2010). Algumas das vantagens no uso do PSoC 5, em comparação ao PSoC 1, são: mais recursos de memória, maior número de blocos digitais, mais recursos para comunicação, e maior número de I/Os. O consumo de potência no modo de operação é o mesmo que no PSoC 1, contudo, o PSoC 5 consome menos quando no modo sleep, e tem um terceiro modo de baixo consumo, o hibernate, que não está disponível no PSoC Aspectos técnicos do PSoC Essa tecnologia serve para desenvolvimento de sistemas embarcados programáveis que integra componentes analógicos e digitais configuráveis, juntamente com memória e microcontrolador. Essa tecnologia fornece a combinação de uma CPU( Central Processing Unit) com flexíveis subsistemas analógicos, subsistemas digitais, roteamento, e I/O, permitindo grande integração com aplicações variadas como na indústria, e na medicina (Cypress Semiconductor Corporation, 2013). Na Figura 3 é mostrado o diagrama de blocos simplificado da arquitetura CY8C58LP da família PSoC5LP. O subsistema digital do PSoC conecta sinais digitais de qualquer periférico para qualquer pino por meio do DSI( Digital System Connection). Também disponibiliza flexibilidade funcional através de uma série de módulos chamados UDB( Universal Digital Block), e cada uma dessas unidades possuem um tipo de PLD ( Programmable Logic Device) junto a uma pequena máquina de estados finitos. E assim o PSoC fornece periféricos digitais configuráveis como: temporizadores, blocos de comunicação serial, dentre outros (Cypress Semiconductor Corporation, 2013). Sendo essa uma das características que diferenciam o PSoC de outras plataformas microcontroladas. Além dos blocos digitais pré-definidos, é possível implementar o próprio bloco de hardware Figura 3. Diagrama de blocos da arquitetura simplificada do processador (Cypress Semiconductor Corporation, 2013)adaptado

4 usando Verilog, ou por meio de esquemático. Contudo, isso acarreta no uso das estruturas PLD, recurso limitado da plataforma. 4 Especificação do WTIM Como pode ser visto na Figura 1, o sensor inteligente proposto pela família IEEE 1451.x é basicamente dividido em dois dispositivos. Um deles é o processador de rede para aplicação( NCAP - Network Capable Application Processor), que funciona como um gateway entre o usuário e os módulos de interface dos transdutores. O outro dispositivo é o WTIM, constituído por circuitos para condicionamento do sinal, ADC, interface de comunicação para o NCAP, e em muitos casos contém o transdutor (IEEE Instrumentation and Measurement Society,TC-9, 2007). O NCAP deve controlar um ou mais WTIMs por meio de interfaces que proporcionem a tecnologia plug and play, sendo essa uma das vantagens no uso da família IEEE 1451.x. O outro lado do NCAP pode ser conectado a qualquer outro tipo de rede, podendo ser acessado também pela web, disponibilizando as informações dos transdutores para uma rede digital (Song & Lee, 2006). 5.1 Características gerais dos padrões IEEE e IEEE Para a criação de um WTIM, os padrões IEEE e definem os formatos de dados usados, o modo de operação do protocolo de comunicação entre o WTIM e o NCAP, os protocolos de controle interno desses dispositivos para amostragem e redução de consumo de energia. Alguns dos requisitos são opcionais, e podem ser implementados posteriormente, quando forem imprescindíveis para a aplicação. Com o padrão IEEE , o desenvolvedor aprende sobre os modos de configuração, controle e operação dos módulos WTIM, e na manipulação e uso da TEDS, que é o banco de dados com os parâmetros dos transdutores usados. E com isso, é possível pensar em como dividir o sistema em blocos de hardware e software, respeitando os limites de abrangência desse padrão, e sua integração com a camada física do IEEE (IEEE Instrumentation and Measurement Society,TC-9, 2007). Parte do padrão IEEE pode ser modelada com máquinas de estados finitos( FSM - Finite State Machine), que controlam a inicialização do sistema, os modos de amostragem, o registro dos dados amostrados, e os modos de economia de energia. Outra parte do padrão trata do formato da TEDS, das estruturas das mensagens, e as definições dos comandos e repostas. O padrão IEEE trata do protocolo específico do rádio usado na criação da interface sem fio, estabelecendo os modos de comunicação, os formatos de dados, e a TEDS da camada física. Esse padrão determina os conceitos de registro e controle dos WTIMs pelo NCAP, formatando os pacotes que compõem os frames de comunicação sem fio, específicos de acordo com o rádio usado (IEEE Instrumentation and Measurement Society, TC-9, 2007). 5.2 Modelo aproximado da arquitetura Com base em (Nemeth-Johannes, et al., 2007), um modelo aproximado do WTIM pode ser formado usando 3 blocos com funções distintas: a placa de rádio Xbee, o microprocessador do PSoC, e a interface com o transdutor. A escolha pelo Zigbee se deu com o intuito de implementar um sistema para aplicações que sejam viáveis com o perfil de baixa taxa de transmissão de dados e baixo consumo. Outro tipo de rádio pode ser usado, mas, os critérios de interface entre rádio e sistema devem ser modificados. A interface com o transdutor pode ser feita usando os blocos analógicos e digitais disponíveis na plataforma. Com base nos padrões e nos artigos estudados, e nos recursos disponíveis no PSoC, foi especificado um modelo de arquitetura para o WTIM como está ilustrado na Figura 4. Nessa Figura 4. Modelo de arquitetura aproximada do WTIM

5 figura pode-se ver a divisão das aplicações que podem ser criadas em software ou em hardware, e as possibilidades de interação entre as partes, via conexão física ou via programação de API( Application Programming Interface). Na Figura 4 também está ilustrado o escopo funcional dos padrões, com o IEEE aplicada na interface com o rádio, formato de mensagens e para funções de identificação de rede. O padrão IEEE abrange a interface com o transdutor, as funções inerentes à amostragem, controle, e o acesso à TEDS. Os escopos dos dois padrões se interseccionam para encapsulamento de mensagens no bloco decoder. Os frames do IEEE são encapsulados nas mensagens do IEEE Com o uso do software de configuração PSoC Creator, pode-se determinar os parâmetros dos blocos pré-definidos da plataforma, como a UART( Universal Asynchronous Receiver Transmitter), o ADC( Analog to Digital Converter), e os pinos de interface com a placa de rádio Zigbee. E com as APIs dos blocos fica fácil de criar a interação funcional do sistema. Na plataforma, também é possível criar o próprio hardware digital usando a linguagem Verilog. Os blocos decoder e Processador de comandos foram escolhidos para serem desenvolvidos assim, pois, possuem menor necessidade de integração com software. Na Figura 4 vemos que esses dois blocos são interligados por lógica entre seus pinos. A transmissão de dados da UART para o decoder é feita por meio do programa de aplicação, e com auxílio de blocos de hardware. A integração com o módulo Xbee se dá pelas conexões físicas entre os pinos desse módulo com os do PSoC. A seção seguinte trata melhor das características dos blocos. 6 Componentes da arquitetura Cada um dos componentes da arquitetura do WTIM (Figura 4) tem características possíveis de implementar na plataforma PSoC. Para realizar a modelagem, é necessário o uso do PSoC Creator, que é o software usado para implementar os sistemas no PSoC. O mesmo suporta a técnica drag-and-drop, onde o usuário seleciona o componente e o arrasta para a posição desejada na área de trabalho, facilitando a interface com o usuário. A Figura 5 ilustra o modelo atual da arquitetura do WTIM, formada pelos blocos e recursos disponíveis no PSoC. Esse modelo é o primeiro criado para o sistema, e de acordo com o desenvolvimento, sofrerá modificações para melhor cobrir os requisitos. A integração entre os blocos pode ser por software ou hardware, e para a conexão com o sensor, o pino de entrada ADC_Pin_Input_1 é definido como entrada analógica. O DMA será importante para guardar os valores das amostras em buffers na memória. 6.1Módulo de comunicação serial A plataforma PSoC fornece um módulo UART pré-definido, e que pode ser usado para conectar os pinos da UART do Zigbee com os pinos físicos associados à UART do WTIM. Na Figura 6 estão representados os componentes usados para compor a interface UART para receber e transmitir dados via Zigbee. Conectado a esse bloco estão o gerenciador de clock e reset do sistema, e o DMA. O gerenciador serve para propagar o sinal de clock provido pelo firmware, e processar a lógica de geração de reset Figura 5. Hardware do WTIM implementado no PSoC

6 que será usado nos blocos digitais. O pino por ( power-on reset) é o reset geral do sistema, e a partir dele ou da lógica do gerenciador é que serão gerados os resets usados nos blocos. Figura 6. Comunicação serial. respostas aos comandos, e o estado de redução de consumo de potência( sleep mode). Nesse bloco são realizados o tratamento dos dados recebidos, e o tratamento das devidas respostas providas pelo sistema. Na Figura 8 estão ilustradas as interfaces do processador de comandos com o ADC, a TEDS, e as interfaces para o decoder. Para a TEDS, o CmdProcessor pode controlar a escrita e a leitura das informações por meio do DMA e do Control_Reg. 6.2 Decodificador de mensagem( Decoder) Esse bloco pode ser desenvolvido em hardware e serve para interpretar as mensagens para a definição dos comandos que serão processados. Sua interação com o processador de comandos acontece por meio das portas de entrada e saída inp_if_decoder e outp_if_decoder, respectivamente. A interação com a UART se dá por meio do programa de aplicação, onde o decoder obtém ou envia dados usando a interface de programação. E do outro lado, comandos interpretados pelo decoder definem os estados de controle no processador de comandos. No caso da recepção, é necessário criar uma interface entre a UART e o decoder, e a solução é usar módulos DMA( Direct Memory Access) para direcionar os dados à registradores chamados de Control registers (Control_Reg). E por meio desses registradores é possível usar os dados de comunicação no decoder. Uma transmissão pode ser realizada diretamente usando os dados do ADC, ou pela leitura dos dados providos pelo Control_Reg2, no caso da transmissão de um frame montado com informações providas pelo processador de comandos. Na Figura 7 é mostrado o decoder e suas conexões com os registradores Control_Reg, e com as portas de interface do processador de comandos. Figura 8. Processador de comandos e suas conexões. 6.4 Interface de medição Nesse bloco está a interface analógica do sistema, composta pelo ADC, o condicionador de sinais, e as relações de amostragem, de acordo com os parâmetros definidos pelo controle. O sensor é ligado ao sistema por meio desse bloco. As configurações de amostragem podem ser definidas usando os programas de aplicação disponíveis na plataforma para o bloco. Pelo programa de aplicação é que são definidos, por exemplo, os modos de amostragem, o ganho, os requisitos de interrupção, a resolução e frequência. Na Figura 9 está ilustrado um bloco ADC Sigma-Delta com 16-bits de resolução, e que por meio do DMA, os dados de amostragem poderão ser escritos no Control_Reg_2. De outra forma, de acordo com as configurações do sistema, os dados de amostragem poderão ser registrados em buffers, ou transmitidos diretamente pela UART, sem passar por outros blocos de processamento. Figura 9. Interface de medição. Figura 7. Decodificador de mensagens e suas conexões. 6.3 Processador de comandos Bloco de hardware que contém as máquinas de estados finitos responsáveis pelo controle de acesso e uso dos sensores. Os estados funcionais do sistema estão definidos nesse bloco, como a inicialização, os modos de amostragem, as 6.5 TEDS Tratando-se de um banco de dados, a memória de dados do transdutor pode ser implementada usando as APIs de acesso à memória E2PROM. Essa memória tem 2K de endereçamento com linhas de 16 bytes, e possui características parecidas com o modelo de TEDS, onde a escrita não ocorrerá por muitas vezes. Na Figura 5 também 431 6

7 está ilustrado o componente E2PROM disponível na plataforma. Na Tabela 1 é mostrado a estrutura básica da TEDS da camada física do IEEE A coluna do campo é determinada pelo valor de uma palavra de 8 bits, e o valor determina o campo da TEDS que será lido ou editado. Logo após tem-se o nome do campo, o tipo do dado usado nesse campo, o número de bytes que contém a informação, e na última coluna está a descrição desse campo Muitas outras informações compõe as TEDS associadas aos dispositivos, e de um modo geral, todas as TEDS têm o número de campos determinados por uma palavra de 8 bits, com um máximo de 256 campos. Contudo, boa parte dessa quantidade de campos não é usada. Tabela 1. Exemplo simplificado de alguns campos da TEDS da camada física da IEEE Campo Nome Tipo Octetos Conteúdo 10 Rádio UInt8 1 Tipo do Rádio 11 MaxBPS UInt32 4 Bits por segundo 14 Encrypt UInt16 2 Tipo de encripta ção 7 Experimento de amostragem Para demonstrar parte da funcionalidade do sistema, foi realizado o experimento de amostragem contínua, usando um laptop para simular um NCAP conectado a um módulo Xbee por uma placa de interface UART-USB, um kit PSoC e um sensor de umidade (Série HIH-4000 fabricado pela Honeywell). 7.1 Simulação do NCAP A comunicação entre WTIM e o Laptop é realizada usando a interface de comunicação serial pelo MATLAB. Os módulos Xbee foram configurados para formar uma rede com um coordenador e um roteador. O módulo conectado ao Laptop é o coordenador da rede, e o módulo conectado ao WTIM é o roteador. Os argumentos requeridos para controlar o acesso ao WTIM estão em desenvolvimento, e servirão para decodificar as mensagens no formato de pacotes definido pelo padrão IEEE Mas, apesar do não uso desses argumentos de comunicação, o teste foi realizado usando, ao menos, os comandos de acesso ao modo de amostragem desenvolvido na camada IEEE do WTIM. Gerando o disparo para estimular a atuação do ADC, UART e os blocos de hardware de controle do WTIM, como o CmdProcessor e o decodificador de mensagens. Figura 10. Diagrama de blocos representativo da montagem física do sistema. 7.2 Amostragem Dentre os modos de amostragem requeridos, para esse teste foi usado o modo contínuo, com um conjunto de dados limitado em 1000 amostras da umidade do ar, em temperatura ambiente, e com alimentação de 5 volts no sensor. Os valores amostrados foram usados para obter a medida de umidade usando a inversa da equação (1), dada em (Honeywell Sensing and Control, 2010): (1) Sendo UR a umidade relativa, a tensão da fonte, que nesse caso é de 5V, e Vout a tensão de saída do sensor. E a umidade relativa pode ser obtida com a inversa da equação (1), resultando na equação (2): (2) Com os valores das amostras aplicados na equação (2), e usando o MATLAB, foi gerado o gráfico da Figura 9, relatando os valores das amostras. E como a quantidade de amostras foi limitada em 1000, é visto que o sistema deixa de registrar os valores quando o contador atinge esse limite. Figura 11. Valores de umidade amostrados

8 8 Conclusão Nesse artigo foi apresentado um modelo para a interface sem fio de sensor inteligente, usado com um sensor de umidade, mas, que é independente do tipo de sensor. Desenvolvido num PSoC, uma plataforma com facilidades de adaptação para outras interfaces sem fio, e que oferece até 16 canais analógicos para amostragem. Com os resultados do experimento, apesar de ainda não serem do sistema completo, foi observado que o uso do PSoC, permite a aplicação desse sistema em muitas soluções de sensoriamento e controle, possibilitando a inclusão de outras interfaces para diversos tipos de sensores, e o uso de outros protocolos sem fio, como o WiFi e o Bluetooth. Motivando o aprimoramento desse sistema para torná-lo um sensor inteligente com interface compatível aos protocolos de comunicação sem fio mais usados atualmente Os resultados demonstraram também que, o funcionamento do sistema é similar a outros desenvolvidos em plataformas menos poderosas, contudo, a adaptabilidade para possíveis novos critérios é prática com o PSoC 5, tornando o desenvolvimento dos padrões menos penoso, e aumentando as possibilidades de aplicação. Outros aspectos sobre o sistema serão tratados no decorrer do desenvolvimento como recursos avançados no uso de sensores. Mais testes serão realizados para tornar o protótipo um sistema integrado compatível com muitas aplicações de monitoramento, e assim, desenvolver uma solução inovadora de transdutor inteligente. Agradecimentos Agradeço ao CNPq e a CAPES pelo apoio. Electronic Data Sheet (TEDS) Formats. New York(NY): The Institute of Eletronic and Eletrical Enginners, Inc. IEEE Instrumentation and Measurement Society, TC-9, IEEE Std , Standard for a Smart Transducer Interface for Sensors and Actuators - Wireless Communication Protocols and Transducer Electronic Data Sheet (TEDS) Formats. New York(NY): The Institute of Eletronic and Eletrical Enginners, Inc. IEEE Instrumentation and Measurement Society,TC-9, IEEE Std , Standard for a Smart Transducer Interface for Sensors and Actuators Common Functions, Communication, Protocols, and TransducerEletronic Datasheet(TEDS) Format. New York(NY): The Institute of Eletronic and Eletrical Enginners, Inc. Mattoli, V. et al., A Universal Intelligent System-on-Chip Based Sensor Interface. [Em linha] C / [Acessado em ]. Nemeth-Johannes, J., Sweetser, V. & Sweetser, D., Implementation of an IEEE / Compliant Wireless. [Em linha] s.jsp?arnumber= [Acessado em ]. Song, E. Y. & Lee, K., An Implementation of the Proposed IEEE and Standards. [Em linha] &arnumber= [Acessado em ]. Referências Bibliográficas Cypress Semiconductor Corporation, CY8C5868AXI - LP035 - Cypress. [Em linha] I-LP035 [Acessado em ]. Frank, R., Understand Smart Sensors. 2 ed. Norwood: Artec House. Honeywell Sensing and Control, HIH-4000 Series Humidity Sensors. [Em linha] /la_id/1/document/1/re_id/0 [Acessado em ]. IEEE Instrumentation and Measurement Society, TC-9, IEEE , Standard for a Smart Transducer Interface for Sensors and Actuators - Transducer to Microprocessor Communication Protocols and Transducer 433 8