UM IP DE CRIPTOGRAFIA PADRÃO RIJNDAEL PARA PROJETOS EM FPGA

Tamanho: px
Começar a partir da página:

Download "UM IP DE CRIPTOGRAFIA PADRÃO RIJNDAEL PARA PROJETOS EM FPGA"

Transcrição

1 UM IP DE CRIPTOGRAFIA PADRÃO RIJNDAEL PARA PROJETOS EM FPGA Marcelo B. de Barcelos, Alex F. Panato, Ricardo A. da Luz Reis Universidade Federal do Rio Grande do Sul - UFRGS Instituto de Informática Cx. Postal Av. Bento Gonçalves, Campus do Vale - Bloco IV CEP , Porto Alegre - RS - Brasil RESUMO Este trabalho visa apresentar a implementação um IP para encriptação e decriptação de dados, segundo o padrão AES- 128 (algoritmo Rijndael), eleito pelo NIST (National Institut of Standards and Technology) como novo padrão para criptografia simétrica. Foram desenvolvidas duas arquiteturas em lógica programável Altera, usando linguagem VHDL. O uso de hardware provê desempenho adequado para diversas implementações, nas quais o uso de software não atinge os requisitos necessários. Propomos duas arquiteturas: uma para alto desempenho e uma segunda visando economia de área. Os resultados obtidos para os dispositivos utilizados encontram-se entre os melhores encontrados na literatura atual. 1. INTRODUÇÃO Em 12 de setembro de 1997, o NIST requisitou propostas para o chamado Advanced Encription Standard (AES) [01][02]. Muitos algoritmos foram apresentados na primeira etapa, com propostas de mais de 12 países. Foram selecionados 15 algoritmos para a primeira etapa [03]. Na segunda etapa, foram cinco os concorrentes, na qual o NIST aprimorou a análise de cada proposta, estimulando um ataque para todos os competidores [04]. Os algoritmos presentes foram:?mars [05]?RC6 [06]?RIJNDAEL [07]?SERPENT [08]?TWOFISH [09] Inicialmente, a conclusão era que os cinco competidores apresentavam características similares. Em 2 de outubro, o NIST anunciou o algoritmo Rijndael como vencedor do concurso, dado suas melhores qualificações em termos de segurança, desempenho, eficiência, facilidade de implementação e flexibilidade. [10] O algoritmo Rijndael foi desenvolvido por Joan Daemen, da Proton World International, e Vincent Fijmen, da Katholieke Universiteit Leuven [11]. O Rijndael é um algoritmo simétrico com chaves de 128, 192 e 256 bits e blocos cifrados de 128, 192 e 256 bits também. A natureza do algoritmo permite que o tamanho das chaves e dos blocos seja múltiplo de 32 bits. [11] O objetivo da implementação em hardware programável é prover alto poder de processamento para aplicações dedicadas, como servidores web, nos quais o uso intenso de criptografia produz uma queda significativa de desempenho quando usadas alternativas em software. O chip de baixo custo encontra utilidade em servidores locais de rede, permitindo, aproximadamente, 26MB/s de saída de dados encriptados/decriptados sem perda significativa de desempenho no servidor. Autor Throughput Throughput Plataforma Encriptação Decriptação [12] 68,4 Mbps 72,7 Mbps Código C, rodando em um Pentium Pro 200 MHz. [13] 254 Mbps 254 Mbps Código C, rodando em um Celeron 850 MHz. [14] 268 Mbps* 248 Mbps* Código VHDL sobre um FPGA Altera Flex10K. [15] 271 Mbps 272 Mbps Código C, rodando em um Pentium III 800 MHz. [16] 414 Mbps* 414 Mbps* Código VHDL sobre um FPGA Xilinx Virtex. [17] 605 Mbps* 605 Mbps* Código VHDL sobre um ASIC 0,5 um. * Arquitetura interativa Tabela 1 Desempenho para diferentes implementações em software e hardware.. O algoritmo Rijndael consiste, basicamente, do uso de

2 funções de soma, deslocamentos e substituições de bytes. São diversas rodadas (rounds), cada uma delas usando as seguintes funções: Byte_Sub (substituição de bytes), Shift_Row (deslocamento de linhas), Mix_Column (deslocamento de colunas) e Add_Key_F (soma de dados) ou suas inversas, Ibyte_Sub, IShift_Row, IMix_Column e Add_Key_F (que é sua própria inversa), no primeiro caso para encriptação e no segundo para decriptação. Muitos outros trabalhos foram desenvolvidos sobre o Rijndael. Na Tabela 1, apresentamos alguns resultados da implementação do algoritmo em hardware e software encontrados na literatura. 2. IMPLEMENTAÇÃO DO AES-128 De acordo com a definição do NIST, o padrão AES usa o algoritmo Rijndael com blocos de dados de 128 bits e chave de 128, 192 e 256 bits. Este trabalho, utilizando componentes Altera, faz uso apenas da versão com chave de 128 bits, chamada AES-128. Utilizamos a linguagem VHDL para a descrição do IP de Criptografia. Como ambiente de desenvolvimento, foram utilizados as ferramentas Leonardo Spectrum v2001_1a.28 e Max+Plus O primeiro foi utilizado para a escrita, correção e otimização do código. O segundo foi utilizado para fitting, simulação e análise dos resultados de desempenho. É importante ressaltar que houve discrepância entre os resultados de clock sugerido pelo Leonardo Spectrum e clock mínimo aceito pelo Max+Plus2, sendo os resultados do primeiro muito mais otimistas. Como a análise dos resultados é possível apenas no Max+Plus2, nossos resultados apresentam desempenho inferior ao estimado pelo Leonardo Spectrum, assim, o chip pode fornecer resultados melhores do que os apresentados neste trabalho. Foram desenvolvidas duas arquiteturas diferentes. A primeira visa obter um alto poder de processamento, a custa de uma utilização maior de área. A segunda visa baixar ao máximo a ocupação de área, permitindo um desempenho satisfatório para a aplicação. Na arquitetura voltada para desempenho, foi possível a implementação usando apenas um dispositivo da família FLEX10KA, o FLEX10KA250, devido a necessidade de memória da função Byte_Sub. A utilização da memória embutida no chip foi de 100% (cerca de 40kbytes), mas o uso de logic cells (LC's) foi de apenas 40%. O uso de memória é alto, pois o Rijndael utiliza intensamente substituição de bytes e estamos considerando uma aplicação plena em 128 bits. Infelizmente, não há nesta família um dispositivo com igual memória, mas com um menor número de LC's, permitindo uma maior homogeneidade. Assim, tem-se uma grande quantidade de área sem utilização nesta solução em FPGA. É importante lembrar que o foco de otimização desta arquitetura foi sempre o desempenho. Na versão do dispositivo focado em área, existiam diversas opções. A única exigência era um processamento de 32 bits para a função de substituição de bytes, diminuindo a necessidade de área embutida no chip. O primeiro dispositivo elaborado foi um de 128 bits de entrada e 128 bits de saída, com um processamento interno de 32 bits. O segundo possuía 32 bits de entrada, 128 bits de saída e 32 bits de processamento interno. O terceiro procurou diminuir ainda mais o número de pinos usados, tendo 32 bits de entrada, 32 de saída e processamento interno de 32 bits. O primeiro não demonstrou um ganho significativo de desempenho, apesar de utilizar mais pinos de I/O. O segundo mostrou um desempenho satisfatório e um menor uso de pinos de I/O. O terceiro apresentava uma complicação desnecessária para controle e comunicação com o processador mestre do barramento, o que o levou a ser descartado. Para o uso da função de substituição de bytes de 32 bits, são necessários 16kbytes de memória embutida, o que limita o dispositivo ao uso de um FLEX10KA50. Dispositivos menores, como o FLEX10KA30, possuem um número suficiente de LC's, mas não dispõem de memória para a implementação desta arquitetura. Tendo em vista esta sobra de LC's no FPGA, foi possível programar o Leonardo Spectrum para otimização de desempenho nesta proposta também. Por este motivo, também, é desnecessário o uso de soluções com um menor número de pinos como a terceira proposta elaborada para este IP. De fato, a utilização do componente mostrada anteriormente considerava apenas a parte referente a encriptação, seja na arquitetura de 128 ou 32 bits. A decriptação consome uma quantidade de recursos ligeiramente maior e produz resultados iguais ou inferiores, devido a diferença entre as funções Mix_Column e Imix_Column. Assim, nosso trabalho produziu quatro dispositivos, dois para encriptação e dois para decriptação, nas versões área e desempenho. Considerando o código VHDL, há uma clara diferença entre as versões visando desempenho ou área. Entretanto, decidimos unificar o pacote base, contendo todas as funções, variáveis, tipos e descrição das memórias para as duas versões, o que nos garantiu uma flexibilidade interessante para alterações e ensaios de outras arquiteturas ainda em estudo. Nas duas arquiteturas, decidimos manter a mesma interface, com os mesmos pinos (exceto por pequenas diferenças advindas de particularidades de cada arquitetura) e sistema de operação. Desta forma, a utilização dos dispositivos foi padronizada, facilitando sua operação Dispositivo 128 bits 3. INTERFACE Recebe os dados a serem encriptados/decriptados, bem como a chave, em 128 bits. Sua saída apresenta dados criptografados diretamente em 128 bits. É utilizado o chip da Altera EPF10K250AGC599-1, com 470 pinos de I/O, LC's e bits de RAM embutida. Decriptador e encriptador usam um FPGA cada. A entrada é dividida para dados e chave. Cada uma toma 128 bits por vez, armazenando-os em uma variável matricial de 4 por 4 palavras de 8 bits (state_t), totalizando 128 bits. Todo o processamento é feito inteiramente sobre os 128 bits da variável. A operação de leitura armazena a entrada de dados em uma variável, que é lida pela variável de trabalho do processo Rijndael. A saída é feita transferindo-se os dados da variável de trabalho para uma variável que armazena o dado de saída, garantindo a estabilidade para leitura dos dados pelo processador. As round keys são armazenadas em uma variável de 10 vetores de 4 linhas por 4 colunas de 8 bits, ou seja, um vetor de dez componentes state_t. A chave de entrada é armazenada no primeiro dos componentes e as demais são geradas através dele. Isto garante que a variável de armazenagem seja usada no processo Rijndael sem que tenha de ser remapeada.

3 Nome Tipo Descrição CLK IN Clock de geração da chave. CLK2 IN Clock do processo Rijndael. SETUP IN Determina período de operação. WR_KEY IN Indica que a chave está no barramento. WR_DATA IN Indica que o dado está no barramento. KEYIN IN Entrada da chave em 128 bits. DATAIN IN Entrada de dados em 128 bits. KEY_OK OUT Indica que todas as chaves foram geradas. DATA_OK OUT Permissão de leitura/escrita no barramento. DATAOUT OUT Saída de dados em 128 bits. Tabela 3.1 Pinagem dos dispositivos 128 bits. O sinal SETUP indica os dois modos de funcionamento do dispositivo, ou seja, com o sinal ativado o processo de encriptação/decriptação não roda e, quando desativado, é executado o processamento do algoritmo. Desta forma, a entrada da chave e do dado inicial, deve ser realizada com o SETUP alto, mas a entrada de novos dados deve ser feita com o SETUP baixo. Para escrever um dado, deve-se acionar o sinal WR_DATA, mantendo WR_KEY baixo. Para escrita da chave, WR_KEY deve estar alto e WR_DATA baixo. Para interromper o uso do dispositivo, basta usar o modo inativo do SETUP, ou seja, sinal alto. Assim, novos dados não são processados. Isto deve ser feito logo após a leitura do último dado de interesse enviado ao dispositivo. Para retomar seu funcionamento, basta escrever um dado novo acionando o sinal WR_DATA, mantendo o sinal SETUP alto. Após a escrita do dado, o sinal SETUP deve ser desativado e a operação retomada ao modo convencional. O dispositivo indica que colocou o resultado de seu processamento no barramento através do sinal DATA_OK. Quando ocorre sua borda descendente, a leitura do dado de saída pode ser realizada. A borda de subida indica que o dispositivo está apto a ler um novo dado de entrada no barramento. O sinal KEY_OK indica quando a formação do vetor de round keys está concluído. É recomendado que o processamento não comece antes deste sinal ser um zero lógico, ou seja, que o sinal SETUP permaneça alto Dispositivo 32 bits Recebe os dados a serem encriptados/decriptados, bem como a chave, em 32 bits. Sua saída apresenta dados criptados/decriptados diretamente em 128 bits. É utilizado o chip da Altera EPF10K50VBC484-1, com 291 pinos de I/O, 2880 LCs e bits de RAM embutida. Decriptador e encriptador usam um FPGA cada. A entrada de dados toma 32 bits por vez, armazenandoos em uma variável matricial de 4 por 4 palavras de 8 bits, totalizando 128 bits. Toda a operação, tanto de leitura quanto de processamento de dados, é executada sobre as linhas desta variável, exceto pela função Mix_Column, que age sobre as colunas. A leitura da entrada é composta por quatro estados, cada um responsável pela leitura e armazenamento de uma etapa de 32 dos 128 bits totais. A entrada é compartilhada entre dados e chave, permitindo uma redução ainda maior no número de pinos de I/O utilizados. A saída, para evitar uma redução grande de desempenho, utiliza 128 bits diretamente. Nome Tipo Descrição CLK IN Clock comum a todos os blocos. SETUP IN Determina período de operação. WR_KEY IN Indica que a chave está no barramento. WR_DATA IN Indica que o dado está no barramento. AIN IN Indica qual dos pacotes está no barramento. DIN IN Entrada para chave e dados em 32 bits. DATA_OK OUT Permissão de leitura/escrita no barramento. DATAOUT OUT Saída de dados em 128 bits. Tabela 3.2 Pinagem dos dispositivos 32 bits. O sinal SETUP indica os dois modos de funcionamento do dispositivo, ou seja, com o sinal ativado o processo de encriptação/decriptação não roda e, quando desativado, o processamento do algoritmo é feito. Desta forma, a entrada da chave e do dado inicial, deve ser realizada com o SETUP alto, mas a entrada de novos dados deve ser feita com o SETUP baixo. Para escrever um dado, deve-se acionar o sinal WR_DATA, mantendo WR_KEY baixo. Para escrita da chave, WR_KEY deve estar alto e WR_DATA baixo. Os dados e chave são recebidos em pacotes de 32 bits e sua ordem correta é determinada pelo sinal AIN. Assim, para receber o primeiro pacote, deve-se indicar o valor 00 em AIN. Para interromper o uso do dispositivo, basta usar o modo inativo do SETUP, ou seja, sinal alto. Assim, novos dados não são processados. Isto deve ser feito logo após a leitura do último dado de interesse enviado ao dispositivo. Para retomar seu funcionamento, basta escrever um dado novo acionando o sinal WR_DATA, mantendo o sinal SETUP alto. Após a escrita do dado, o sinal SETUP deve ser desativado e a operação retomada ao modo convencional. O dispositivo indica que colocou o resultado de seu processamento no barramento através do sinal DATA_OK. Quando ocorre sua borda descendente, a leitura do dado de saída pode ser realizada. A borda de subida indica que o dispositivo está apto a ler um novo dado de entrada no barramento Dispositivos 128 bits 4. ARQUITETURA DO PROJETO Nesta arquitetura são executados paralelamente quatro processos. Desta forma, é garantida uma separação adequada no tratamento de cada dado. Figura 4.1 Diagrama do dispositivo 128 bits.

4 O processo Data_In, de uma forma geral, é responsável pela recepção dos dados de entrada, sejam eles o texto não cifrado (texto a ser encriptado) ou o texto cifrado (texto a ser decriptado). Ele toma 128 bits de entrada de dados e armazena em uma variável específica. O processo é ativado pelo sinal WR_DATA, que indica ao dispositivo que há um dado pronto para ser lido no barramento. A independência deste processo junto ao corpo geral permite que a leitura do dado de entrada seja feita durante o processamento do dado anterior, ou seja, não é perdido tempo de processamento neste processo. No caso do decriptador, este processo realiza, também, a função Add_Key_F inicial. Data_In) e indicado o acionamento do sinal DATA_OK. O processo de saída simplesmente realiza a interface de saída de dados. Ele aciona os sinais DATA_OK e KEY_OK, quando solicitado por instruções internas do processo Rijndael. Sua função mais importante, contudo, é garantir a estabilidade da saída ao longo de todo o processo, ou seja, ela será alterada somente quando existir uma nova saída para ser exibida. Figura 4.3 Diagrama de decriptação Rijndael Dispositivos 32 bits Figura 4.2 Diagrama de encriptação Rijndael. O processo Key_In é responsável pela recepção da chave, seu armazenamento e geração das round keys que serão usadas ao longo de todos os rounds, ou seja, todas as round keys são geradas previamente e armazenadas para o uso de forma adequada. O processo é ativado pelo sinal WR_KEY. O processo Rijndael roda o algoritmo em 128 bits. É controlado pelo sinal SETUP, que determina seu funcionamento. No encriptador, a execução consiste na realização de uma Add_Key_F, seguido de uma Byte_Sub, de uma Shift_Row e, excetuando-se o round 9, quando não é executada, de uma Mix_Column. No round 9, ao invés da execução da Mix_Column, é transferida para a variável de trabalho o novo dado de entrada (já armazenado pelo processo Data_In) e indicado o acionamento do sinal DATA_OK. No decriptador, a execução consiste na realização de uma IByte_Sub, seguido de uma IShift_Row e, excetuando-se o round 0, quando não são executadas, de uma Add_Key_F e de uma Imix_Column (a Add_Key_F correspondente ao round final é realizada no processo de saída). No round 0, ao invés da execução da Mix_Column, é transferido para a variável de trabalho o novo dado de entrada (já armazenado pelo processo Há quatro processos sendo executados paralelamente nesta arquitetura Desta forma, é garantida uma separação adequada no tratamento de cada dado. Figura 4.4 Diagrama do dispositivo 32 bits. O processo Data_In é responsável pela recepção dos dados de entrada. Estes dados são fornecidos pelo barramento em pacotes de 32 bits, cuja ordem deve ser indicada ao sinal AIN, e armazena-os em uma variável temporária de 128 bits. O processo é acionado pelo sinal DATA_IN e é independente do processamento central, garantindo que um novo dado possa ser lido durante o processamento.

5 O processo Key_In é, neste caso, muito semelhante ao Data_In. As chaves, neste caso, são geradas uma a uma, em cada round, de acordo com a necessidade. O processo toma pacotes de 32 bits por vez, armazena a chave de entrada em uma variável fixa de 128 bits e lá permanece até que deseje-se trocá-la, já que, durante um processo de troca de dados, não é comum haver troca da chave. É acionado pelo sinal WR_KEY O processo Rijndael roda o algoritmo em 32 bits. É controlado pelo sinal SETUP, que determina seu funcionamento. É composto por quatro estados, responsáveis por determinadas funções, todos trabalhando sobre a mesma variável. A máquina de estados é mostrada nas figuras 4.5 (encriptador) e 4.6 (decriptador). O primeiro estado é executado apenas no primeiro round de funcionamento. É responsável pela Add_Key_F inicial. Além disso, ajusta valores corretos do round atual e alimenta a variável round_key com seu valor inicial, ou seja, o valor da chave de entrada. Na verdade, este processo é, por si só, todo o round 0. No caso do encriptador, a chave inicial deve ser a própria chave. No decriptador, contudo, a chave inicial deve ser a última das round keys, ou seja, deve ser fornecida pelo processador mestre do sistema. Este resultado facilita e otimiza a operação do dispositivo e gera apenas um cálculo básico e a necessidade de um pequena memória no processamento central, o que é realizado uma única vez, não sendo um elemento comprometedor de desempenho. Figura Máquina de estados decriptador 32 bits Dispositivo 128 bits 5. RESULTADOS A implementação usando o chip da Altera EPF10K250AGC599-1 apresenta uma ocupação irregular dos recursos do dispositivo. A memória é usada em sua totalidade, sendo pinagem é bastante exigida, mas há pouco uso de logic cells (LC's). Os resultados obtidos para os chips são os seguintes, para cada um dos dispositivos: Design Input Output Memory Bits LC's Throughput [MB/s] Período de CLK2 Mínimo [ns] ENC DEC Tabela 5.1. Resultados dos dispositivos de 128 bits Figura Máquina de estados encriptador 32 bits. O segundo estado é executado em todos os rounds. Consiste em realizar as funções Byte_Sub e Shift_Row sobre a variável de trabalho. Este estado, ainda, executa a formação da round_key para o round seguinte e aciona, via o processo Saída, o sinal DATA_OK, para avisar ao processador que um novo dado pode ser enviado ao barramento e que o dado processado seja lido. O terceiro estado é diferente para o encriptador e o decriptador. No primeiro caso, é executado em todos os rounds, a exceção do último, e consiste em realizar a função Mix_Column. No segundo caso, consiste na função Add_Key_F e é executado em todos os rounds. O quarto estado é executado em todos os rounds, mas a função a ser realizada varia para encriptador e decriptador. No primeiro caso, trata-se de uma Add_Key_F. Já no segundo, realiza-se uma função Mix_Column. A velocidade de processamento do dado depende do período de CLK2 (CLK não tem relevância direta para o desempenho), tendo em vista que há um número pré estabelecido de rodadas (dez etapas) e que cada round leva um período de CLK2. O melhor resultado obtido foi com o uso de um clock de 40 ns (25MHz) para o encriptador e de 50ns (20MHz) para o decriptador. Com o valor sugerido de CLK2, leva-se 400ns para uma encriptação completa de 128 bits. Estes valores permitem uma saída de dados de aproximadamente 320 MB/s. Já no decriptador, o ciclo leva 500ns, permitindo uma saída de 256 MB/s Dispositivo 32 bits A implementação com o chip da Altera EPF10K50VFC484-1 apresenta uma ocupação irregular no chip. A memória do dispositivo é usada em sua totalidade, a pinagem é bastante exigida, mas há muito pouco uso de logic cells (LC's). Os resultados obtidos para os chips são os seguintes, para cada um dos dispositivos: Design Input Output Memory Bits LC's Throughput [MB/s] Período de CLK Mínimo [ns] ENC ,4 40 DEC ,67 40 Tabela 5.2 Resultados dos dispositivos de 32 bits.

6 A velocidade de processamento do dado depende do período de CLK, tendo em vista que há um número pré estabelecido de rodadas e que cada etapa dura um período de clock. O melhor resultado obtido foi com uso de um clock de 40 ns (25MHz) para o encriptador e o decriptador. Com o valor sugerido de clock, leva-se 4,84us para um encriptação completa de 128 bits. Estes valores permitem uma saída de dados de aproximadamente 26,4 MB/s. Já no decriptador, o ciclo leva 4,8us, permitindo uma saída de aproximadamente 26,67 MB/s. 6. CONCLUSÃO O uso de alternativas de criptografia em hardware possui grande eficiência. Tanto resultados encontrados na literatura quanto os obtidos neste trabalho indicam um alto desempenho. A construção de uma arquitetura focada para economia de área parece ser pioneira e apresenta resultados satisfatórios com um custo pequeno. Tais alternativas podem constituir uma via promissora para aplicações que não exigem um desempenho crítico. A comparação dos resultados aferidos neste trabalho (e anteriores [18]) com os demais, encontrados na literatura, indicam um ótimo desempenho para a versão focada em poder de processamento, mostrando-se superior a todas as soluções propostas para dispositivos da família FLEX10KA. Após a implementação do código em famílias mais recentes, uma melhor análise será possível em relação a outros dispositivos FPGAs. O trabalho apresenta, ainda, diversas possibilidades a serem exploradas. Espera-se novos resultados em um futuro próximo. 7. REFERÊNCIAS [01] NIST. Advanced Encryption Standard (AES). Página oficial do NIST sobre o AES, disponível em [02] NIST. Overview of the AES Development Effort. Página oficial do NIST, discutindo a história do desenvolvimento, disponível em [03] NIST. AES Round 1 Information. Página oficial do NIST sobre os quinze (15) algoritmos selecionados para a primeira etapa do AES, disponível em ithms [04] NIST. AES Round 2 Information Página oficial do NIST sobre os cinco (5) algoritmos selecionados para a segunda etapa do AES, disponível em ithms (25 Ago. 2001) [05] IBM. The MARS cipher - IBM submission to AES. Página oficial do MARS, disponível em [06] RSA. RC6 Block Cipher. Página oficial do RC6, disponível em [07] DAEMEN, Joan e RIJMEN, Pawel. The block cipher Rijndael. Página oficial do Rijndael, disponível em [08] ANDERSON, Ross, BIHAM, Eli and KNUDSEN, Lars. Serpent - A Candidate Block Cipher for the Advanced Encryption Standard. Página oficial do SERPENT, disponível em [09] COUNTERPANE. Twofish: A New Block Cipher. Página oficial do TWOFISH, disponível em [10] NIST. Commerce Department Announces Winner of Global Information Security Competition. Comunicado oficial, informando que o Rijndael é o novo padrão AES, disponível em (25 Ago. 2001) [11] DAEMEN, Joan e RIJMEN, Pawel. AES Proposal: Rijndael. Arquivo ZIP, disponível em cv2.zip (30 Jul. 2001) [12] GLADMAN, Brian. AES Algorithm Efficiency. Desempenho dos candidatos ao AES em software, disponível em (Ago. 2001). [13] DAI, Wei. Speed Comparation of Popular Crypto Algorithms. Desempenho de vários algoritmos de criptografia em software, disponível em (Out. 2001). [14] MROCZKOWSKI, Piotr. Implementation of the block cipher Rijndael using Altera FPGA. Arquivo PDF, disponível em pmroczkowski.pdf [15] LOMONT, Chris. AES Advanced Encryption Standard. Desempenho do Rijndael em software, disponível em htm (Out. 2001). [16] GAJ, Kris e CHODOWIEC, Vincent. Comparison of the hardware performance of the AES candidates using reconfigurable hardware. Arquivo PDF, disponível em kgaj.pdf [17] NSA. Hardware Performance Simulations of Round 2 Advanced Encryption Standard Algorithms. Arquivo em formato pdf disponível via WWW em AESfinalreport.pdf (Jul. 2001). [18] BARCELOS, Marcelo; PANATO, Alex e REIS, Ricardo. Design Case: optimized performance and area implementation of Advanced Encryption Standard in Altera devices. DesignCon 2002.Santa Clara, USA, janeiro de (aceito para publicação)

UM HARDWARE IP PARA CRIPTOGRAFIA NO PADRÃO AES-RIJNDAEL

UM HARDWARE IP PARA CRIPTOGRAFIA NO PADRÃO AES-RIJNDAEL UM HARDWARE IP PARA CRIPTOGRAFIA NO PADRÃO AES-RIJNDAEL Alessandro Girardi, Cláudio Menezes, Cristiano Lazzari, Fernando Paixão Cortes, Juan P. M. Brito, Renato Hentschke, Renato Ubiratan, Ricardo Reis.

Leia mais

Ao longo do presente capítulo será apresentada uma descrição introdutória da tecnologia FPGA e dos módulos básicos que a constitui.

Ao longo do presente capítulo será apresentada uma descrição introdutória da tecnologia FPGA e dos módulos básicos que a constitui. 3 Tecnologia FPGA Ao longo do presente capítulo será apresentada uma descrição introdutória da tecnologia FPGA e dos módulos básicos que a constitui. 3.1. FPGA: Histórico, linguagens e blocos Muitos dos

Leia mais

CAPÍTULO 2 CARACTERÍSTICAS DE E/S E PORTA PARALELA

CAPÍTULO 2 CARACTERÍSTICAS DE E/S E PORTA PARALELA 8 CAPÍTULO 2 CARACTERÍSTICAS DE E/S E PORTA PARALELA A porta paralela, também conhecida por printer port ou Centronics e a porta serial (RS-232) são interfaces bastante comuns que, apesar de estarem praticamente

Leia mais

TRABALHO COM GRANDES MONTAGENS

TRABALHO COM GRANDES MONTAGENS Texto Técnico 005/2013 TRABALHO COM GRANDES MONTAGENS Parte 05 0 Vamos finalizar o tema Trabalho com Grandes Montagens apresentando os melhores recursos e configurações de hardware para otimizar a abertura

Leia mais

SISTEMAS OPERACIONAIS CAPÍTULO 3 CONCORRÊNCIA

SISTEMAS OPERACIONAIS CAPÍTULO 3 CONCORRÊNCIA SISTEMAS OPERACIONAIS CAPÍTULO 3 CONCORRÊNCIA 1. INTRODUÇÃO O conceito de concorrência é o princípio básico para o projeto e a implementação dos sistemas operacionais multiprogramáveis. O sistemas multiprogramáveis

Leia mais

Arquitetura de Rede de Computadores

Arquitetura de Rede de Computadores TCP/IP Roteamento Arquitetura de Rede de Prof. Pedro Neto Aracaju Sergipe - 2011 Ementa da Disciplina 4. Roteamento i. Máscara de Rede ii. Sub-Redes iii. Números Binários e Máscara de Sub-Rede iv. O Roteador

Leia mais

Introdução aos Computadores

Introdução aos Computadores Os Computadores revolucionaram as formas de processamento de Informação pela sua capacidade de tratar grandes quantidades de dados em curto espaço de tempo. Nos anos 60-80 os computadores eram máquinas

Leia mais

Tecnologia PCI express. Introdução. Tecnologia PCI Express

Tecnologia PCI express. Introdução. Tecnologia PCI Express Tecnologia PCI express Introdução O desenvolvimento de computadores cada vez mais rápidos e eficientes é uma necessidade constante. No que se refere ao segmento de computadores pessoais, essa necessidade

Leia mais

Padrão ix. Manual de Instalação do Q-Ware Server Versão 3.0.0.2

Padrão ix. Manual de Instalação do Q-Ware Server Versão 3.0.0.2 Padrão ix Manual de Instalação do Q-Ware Server Versão 3.0.0.2 Copyright 2000-2014 Padrão ix Informática Sistemas Abertos S/A. Todos os direitos reservados. As informações contidas neste manual estão sujeitas

Leia mais

BACHARELADO EM SISTEMAS DE INFORMAÇÃO EaD UAB/UFSCar Sistemas de Informação - prof. Dr. Hélio Crestana Guardia

BACHARELADO EM SISTEMAS DE INFORMAÇÃO EaD UAB/UFSCar Sistemas de Informação - prof. Dr. Hélio Crestana Guardia O Sistema Operacional que você usa é multitasking? Por multitasking, entende-se a capacidade do SO de ter mais de um processos em execução ao mesmo tempo. É claro que, num dado instante, o número de processos

Leia mais

ARQUITETURA DE COMPUTADORES

ARQUITETURA DE COMPUTADORES 01001111 01110010 01100111 01100001 01101110 01101001 01111010 01100001 11100111 11100011 01101111 00100000 01100100 01100101 00100000 01000011 01101111 01101101 01110000 01110101 01110100 01100001 01100100

Leia mais

ULA Sinais de Controle enviados pela UC

ULA Sinais de Controle enviados pela UC Solução - Exercícios Processadores 1- Qual as funções da Unidade Aritmética e Lógica (ULA)? A ULA é o dispositivo da CPU que executa operações tais como: Adição Subtração Multiplicação Divisão Incremento

Leia mais

Entrada e Saída. Interface entre periféricos, processador e memória. Fonte: Minho - Portugal 1

Entrada e Saída. Interface entre periféricos, processador e memória. Fonte: Minho - Portugal 1 Entrada e Saída Interface entre periféricos, processador e memória Fonte: Minho - Portugal 1 Ligação Processador/Memória - Periférico Processador Memória Controlo Dados Controlador Fonte: Minho - Portugal

Leia mais

3. Arquitetura Básica do Computador

3. Arquitetura Básica do Computador 3. Arquitetura Básica do Computador 3.1. Modelo de Von Neumann Dar-me-eis um grão de trigo pela primeira casa do tabuleiro; dois pela segunda, quatro pela terceira, oito pela quarta, e assim dobrando sucessivamente,

Leia mais

BARRAMENTO DO SISTEMA

BARRAMENTO DO SISTEMA BARRAMENTO DO SISTEMA Memória Principal Processador Barramento local Memória cachê/ ponte Barramento de sistema SCSI FireWire Dispositivo gráfico Controlador de vídeo Rede Local Barramento de alta velocidade

Leia mais

Entrada e Saída. Prof. Leonardo Barreto Campos 1

Entrada e Saída. Prof. Leonardo Barreto Campos 1 Entrada e Saída Prof. Leonardo Barreto Campos 1 Sumário Introdução; Dispositivos Externos; E/S Programada; E/S Dirigida por Interrupção; Acesso Direto à Memória; Bibliografia. Prof. Leonardo Barreto Campos

Leia mais

1. NÍVEL CONVENCIONAL DE MÁQUINA

1. NÍVEL CONVENCIONAL DE MÁQUINA 1. NÍVEL CONVENCIONAL DE MÁQUINA Relembrando a nossa matéria de Arquitetura de Computadores, a arquitetura de Computadores se divide em vários níveis como já estudamos anteriormente. Ou seja: o Nível 0

Leia mais

ARQUITETURA DE COMPUTADORES

ARQUITETURA DE COMPUTADORES ARQUITETURA DE COMPUTADORES Aula 08: UCP Características dos elementos internos da UCP: registradores, unidade de controle, decodificador de instruções, relógio do sistema. Funções do processador: controle

Leia mais

Sistema de Computação

Sistema de Computação Sistema de Computação Máquinas multinível Nível 0 verdadeiro hardware da máquina, executando os programas em linguagem de máquina de nível 1 (portas lógicas); Nível 1 Composto por registrados e pela ALU

Leia mais

Orientação a Objetos

Orientação a Objetos 1. Domínio e Aplicação Orientação a Objetos Um domínio é composto pelas entidades, informações e processos relacionados a um determinado contexto. Uma aplicação pode ser desenvolvida para automatizar ou

Leia mais

Sistemas Operacionais Processos e Threads

Sistemas Operacionais Processos e Threads Sistemas Operacionais Processos e Threads Prof. Marcos Monteiro, MBA http://www.marcosmonteiro.com.br contato@marcosmonteiro.com.br 1 Estrutura de um Sistema Operacional 2 GERÊNCIA DE PROCESSOS Um processo

Leia mais

Capítulo 3. Avaliação de Desempenho. 3.1 Definição de Desempenho

Capítulo 3. Avaliação de Desempenho. 3.1 Definição de Desempenho 20 Capítulo 3 Avaliação de Desempenho Este capítulo aborda como medir, informar e documentar aspectos relativos ao desempenho de um computador. Além disso, descreve os principais fatores que influenciam

Leia mais

ORGANIZAÇÃO DE COMPUTADORES MÓDULO 8

ORGANIZAÇÃO DE COMPUTADORES MÓDULO 8 ORGANIZAÇÃO DE COMPUTADORES MÓDULO 8 Índice 1. A Organização do Computador - Continuação...3 1.1. Processadores - II... 3 1.1.1. Princípios de projeto para computadores modernos... 3 1.1.2. Paralelismo...

Leia mais

Arquitetura de Computadores. Tipos de Instruções

Arquitetura de Computadores. Tipos de Instruções Arquitetura de Computadores Tipos de Instruções Tipos de instruções Instruções de movimento de dados Operações diádicas Operações monádicas Instruções de comparação e desvio condicional Instruções de chamada

Leia mais

IFPE. Disciplina: Sistemas Operacionais. Prof. Anderson Luiz Moreira

IFPE. Disciplina: Sistemas Operacionais. Prof. Anderson Luiz Moreira IFPE Disciplina: Sistemas Operacionais Prof. Anderson Luiz Moreira SERVIÇOS OFERECIDOS PELOS SOS 1 Introdução O SO é formado por um conjunto de rotinas (procedimentos) que oferecem serviços aos usuários

Leia mais

Organização e Arquitetura de Computadores I. de Computadores

Organização e Arquitetura de Computadores I. de Computadores Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de I Organização Básica B de (Parte V, Complementar)

Leia mais

Memória cache. Prof. Francisco Adelton

Memória cache. Prof. Francisco Adelton Memória cache Prof. Francisco Adelton Memória Cache Seu uso visa obter uma velocidade de acesso à memória próxima da velocidade das memórias mais rápidas e, ao mesmo tempo, disponibilizar no sistema uma

Leia mais

Memória Cache. Prof. Leonardo Barreto Campos 1

Memória Cache. Prof. Leonardo Barreto Campos 1 Memória Cache Prof. Leonardo Barreto Campos 1 Sumário Introdução; Projeto de Memórias Cache; Tamanho; Função de Mapeamento; Política de Escrita; Tamanho da Linha; Número de Memórias Cache; Bibliografia.

Leia mais

ArpPrintServer. Sistema de Gerenciamento de Impressão By Netsource www.netsource.com.br Rev: 02

ArpPrintServer. Sistema de Gerenciamento de Impressão By Netsource www.netsource.com.br Rev: 02 ArpPrintServer Sistema de Gerenciamento de Impressão By Netsource www.netsource.com.br Rev: 02 1 Sumário INTRODUÇÃO... 3 CARACTERÍSTICAS PRINCIPAIS DO SISTEMA... 3 REQUISITOS DE SISTEMA... 4 INSTALAÇÃO

Leia mais

Segurança de Redes de Computadores. Ricardo José Cabeça de Souza www.ricardojcsouza.com.br ricardo.souza@ifpa.edu.br

Segurança de Redes de Computadores. Ricardo José Cabeça de Souza www.ricardojcsouza.com.br ricardo.souza@ifpa.edu.br Segurança de Redes de Computadores Ricardo José Cabeça de Souza Proposta de substituir o DES, o NIST (National Institute of Standards and Technology dos E. U.) promoveu uma competição para que fosse feito

Leia mais

www.vwsolucoes.com Copyright 2013 VW Soluções

www.vwsolucoes.com Copyright 2013 VW Soluções 1 1. Especificação técnicas: Dimensões do módulo 4EA2SA v1.0: 100 mm x 56 mm Peso aproximado: xxx gramas (montada). Alimentação do circuito : 12 ou 24Vcc Tipo de comunicação: RS232 ou RS485 Tensão de referencia:

Leia mais

LP II Estrutura de Dados. Introdução e Linguagem C. Prof. José Honorato F. Nunes honorato.nunes@ifbaiano.bonfim.edu.br

LP II Estrutura de Dados. Introdução e Linguagem C. Prof. José Honorato F. Nunes honorato.nunes@ifbaiano.bonfim.edu.br LP II Estrutura de Dados Introdução e Linguagem C Prof. José Honorato F. Nunes honorato.nunes@ifbaiano.bonfim.edu.br Resumo da aula Considerações Gerais Introdução a Linguagem C Variáveis e C Tipos de

Leia mais

DECODIFICADOR DE DISPLAY DE 7 SEGMENTOS COM LATCH

DECODIFICADOR DE DISPLAY DE 7 SEGMENTOS COM LATCH UNIVERSIDADE FEDERAL DO PARANÁ DEPARTAMENTO DE ENGENHARIA ELÉTRICA DECODIFICADOR DE DISPLAY DE 7 SEGMENTOS COM LATCH Projeto para a matéria TE130 Projeto de Circuitos Integrados Digitais, ministrada pelo

Leia mais

Tais operações podem utilizar um (operações unárias) ou dois (operações binárias) valores.

Tais operações podem utilizar um (operações unárias) ou dois (operações binárias) valores. Tais operações podem utilizar um (operações unárias) ou dois (operações binárias) valores. 7.3.1.2 Registradores: São pequenas unidades de memória, implementadas na CPU, com as seguintes características:

Leia mais

PARANÁ GOVERNO DO ESTADO

PARANÁ GOVERNO DO ESTADO A COMUNICAÇÃO NA INTERNET PROTOCOLO TCP/IP Para tentar facilitar o entendimento de como se dá a comunicação na Internet, vamos começar contando uma história para fazer uma analogia. Era uma vez, um estrangeiro

Leia mais

3. O NIVEL DA LINGUAGEM DE MONTAGEM

3. O NIVEL DA LINGUAGEM DE MONTAGEM 3. O NIVEL DA LINGUAGEM DE MONTAGEM Nas aulas anteriores tivemos a oportunidade de discutir dois diferentes níveis presentes na maioria dos computadores atuais. Nesta aula dedica-se a outro nível que também

Leia mais

Dadas a base e a altura de um triangulo, determinar sua área.

Dadas a base e a altura de um triangulo, determinar sua área. Disciplina Lógica de Programação Visual Ana Rita Dutra dos Santos Especialista em Novas Tecnologias aplicadas a Educação Mestranda em Informática aplicada a Educação ana.santos@qi.edu.br Conceitos Preliminares

Leia mais

Manual SAGe Versão 1.2 (a partir da versão 12.08.01)

Manual SAGe Versão 1.2 (a partir da versão 12.08.01) Manual SAGe Versão 1.2 (a partir da versão 12.08.01) Submissão de Relatórios Científicos Sumário Introdução... 2 Elaboração do Relatório Científico... 3 Submissão do Relatório Científico... 14 Operação

Leia mais

INTRODUÇÃO ÀS LINGUAGENS DE PROGRAMAÇÃO

INTRODUÇÃO ÀS LINGUAGENS DE PROGRAMAÇÃO Capítulo 1 INTRODUÇÃO ÀS LINGUAGENS DE PROGRAMAÇÃO 1.1 Histórico de Linguagens de Programação Para um computador executar uma dada tarefa é necessário que se informe a ele, de uma maneira clara, como ele

Leia mais

Tema: Transbordamento da Tabela CAM ou em inglês CAM table overflow por meio da técnica de Arp Poisoning, Arp spoofing, MAC flooding.

Tema: Transbordamento da Tabela CAM ou em inglês CAM table overflow por meio da técnica de Arp Poisoning, Arp spoofing, MAC flooding. Tema: Transbordamento da Tabela CAM ou em inglês CAM table overflow por meio da técnica de Arp Poisoning, Arp spoofing, MAC flooding. 1. Introdução Devemos ressaltar que a propriedade de encaminhamento

Leia mais

Notas da Aula 15 - Fundamentos de Sistemas Operacionais

Notas da Aula 15 - Fundamentos de Sistemas Operacionais Notas da Aula 15 - Fundamentos de Sistemas Operacionais 1. Software de Entrada e Saída: Visão Geral Uma das tarefas do Sistema Operacional é simplificar o acesso aos dispositivos de hardware pelos processos

Leia mais

Sistemas Computacionais II Professor Frederico Sauer

Sistemas Computacionais II Professor Frederico Sauer Sistemas Computacionais II Professor Frederico Sauer Livro-texto: Introdução à Organização de Computadores 4ª edição Mário A. Monteiro Livros Técnicos e Científicos Editora. Atenção: Este material não

Leia mais

Computador E/S, Memória, Barramento do sistema e CPU Onde a CPU Registradores, ULA, Interconexão interna da CPU e Unidade de controle.

Computador E/S, Memória, Barramento do sistema e CPU Onde a CPU Registradores, ULA, Interconexão interna da CPU e Unidade de controle. Introdução Os principais elementos de um sistema de computação são a unidade central de processamento (central processing unit CPU), a memória principal, o subsistema de E/S (entrada e saída) e os mecanismos

Leia mais

Sistemas Distribuídos

Sistemas Distribuídos Sistemas Distribuídos Modelo Cliente-Servidor: Introdução aos tipos de servidores e clientes Prof. MSc. Hugo Souza Iniciando o módulo 03 da primeira unidade, iremos abordar sobre o Modelo Cliente-Servidor

Leia mais

Unidade Central de Processamento (CPU) Processador. Renan Manola Introdução ao Computador 2010/01

Unidade Central de Processamento (CPU) Processador. Renan Manola Introdução ao Computador 2010/01 Unidade Central de Processamento (CPU) Processador Renan Manola Introdução ao Computador 2010/01 Componentes de um Computador (1) Computador Eletrônico Digital É um sistema composto por: Memória Principal

Leia mais

1.3. Componentes dum sistema informático HARDWARE SOFTWARE

1.3. Componentes dum sistema informático HARDWARE SOFTWARE 1.3. Componentes dum sistema informático Computador Sistema Informático HARDWARE SOFTWARE + Periféricos Sistema Operativo Aplicações HARDWARE - representa todos os componentes físicos de um sistema informático,

Leia mais

Descrição do Produto. Altus S. A. 1

Descrição do Produto. Altus S. A. 1 Descrição do Produto O software MasterTool IEC é um ambiente completo de desenvolvimento de aplicações para os controladores programáveis da Série Duo. Esta ferramenta permite a programação e a configuração

Leia mais

R S Q 0 0 1 0 1 0 1 0 0 1 1 0 Tabela 17 - Tabela verdade NOR

R S Q 0 0 1 0 1 0 1 0 0 1 1 0 Tabela 17 - Tabela verdade NOR 19 Aula 4 Flip-Flop Flip-flops são circuitos que possuem a característica de manter os bits de saída independente de energia, podem ser considerados os princípios das memórias. Um dos circuitos sequenciais

Leia mais

4 Arquitetura básica de um analisador de elementos de redes

4 Arquitetura básica de um analisador de elementos de redes 4 Arquitetura básica de um analisador de elementos de redes Neste capítulo é apresentado o desenvolvimento de um dispositivo analisador de redes e de elementos de redes, utilizando tecnologia FPGA. Conforme

Leia mais

CISC RISC Introdução A CISC (em inglês: Complex Instruction Set Computing, Computador com um Conjunto Complexo de Instruções), usada em processadores Intel e AMD; suporta mais instruções no entanto, com

Leia mais

Procedimentos para Reinstalação do Sisloc

Procedimentos para Reinstalação do Sisloc Procedimentos para Reinstalação do Sisloc Sumário: 1. Informações Gerais... 3 2. Criação de backups importantes... 3 3. Reinstalação do Sisloc... 4 Passo a passo... 4 4. Instalação da base de dados Sisloc...

Leia mais

O que veremos nesta aula? Principais Aspectos de Sistemas Operacionais. Visão geral de um sistema computacional

O que veremos nesta aula? Principais Aspectos de Sistemas Operacionais. Visão geral de um sistema computacional O que veremos nesta aula? Principais Aspectos de Sistemas Operacionais Laboratório de Sistemas Operacionais Aula 1 Flávia Maristela (flavia@flaviamaristela.com) Tudo o que já vimos antes... Introdução

Leia mais

Comunicação Fim-a-Fim a Alta Vede em Redes Gigabit

Comunicação Fim-a-Fim a Alta Vede em Redes Gigabit Outros trabalhos em: www.projetoderedes.com.br Comunicação Fim-a-Fim a Alta Vede em Redes Gigabit DaniloM.Taveira, Igor M. Moraes, Daniel de O.Cunha RafaelP.Laufer, Marco D. D. Bicudo, Miguel E. M. Campista,

Leia mais

Hardware (Nível 0) Organização. Interface de Máquina (IM) Interface Interna de Microprogramação (IIMP)

Hardware (Nível 0) Organização. Interface de Máquina (IM) Interface Interna de Microprogramação (IIMP) Hardware (Nível 0) Organização O AS/400 isola os usuários das características do hardware através de uma arquitetura de camadas. Vários modelos da família AS/400 de computadores de médio porte estão disponíveis,

Leia mais

INTRODUÇÃO À PROGRAMAÇÃO BCC 201 TURMAS 31, 32 E 33 2015-2 AULA TEÓRICA 2 PROF. MARCELO LUIZ SILVA (R E D)

INTRODUÇÃO À PROGRAMAÇÃO BCC 201 TURMAS 31, 32 E 33 2015-2 AULA TEÓRICA 2 PROF. MARCELO LUIZ SILVA (R E D) Universidade Federal de Ouro Preto - UFOP Instituto de Ciências Exatas e Biológicas - ICEB Departamento de Computação - DECOM INTRODUÇÃO À PROGRAMAÇÃO BCC 201 TURMAS 31, 32 E 33 2015-2 1 AULA TEÓRICA 2

Leia mais

O modelo ISO/OSI (Tanenbaum,, 1.4.1)

O modelo ISO/OSI (Tanenbaum,, 1.4.1) Cenário das redes no final da década de 70 e início da década de 80: Grande aumento na quantidade e no tamanho das redes Redes criadas através de implementações diferentes de hardware e de software Incompatibilidade

Leia mais

PROCESSO DE DESENVOLVIMENTO DE SOFTWARE. Modelos de Processo de Desenvolvimento de Software

PROCESSO DE DESENVOLVIMENTO DE SOFTWARE. Modelos de Processo de Desenvolvimento de Software PROCESSO DE DESENVOLVIMENTO DE SOFTWARE Introdução Modelos de Processo de Desenvolvimento de Software Os modelos de processos de desenvolvimento de software surgiram pela necessidade de dar resposta às

Leia mais

Capacidade = 512 x 300 x 20000 x 2 x 5 = 30.720.000.000 30,72 GB

Capacidade = 512 x 300 x 20000 x 2 x 5 = 30.720.000.000 30,72 GB Calculando a capacidade de disco: Capacidade = (# bytes/setor) x (méd. # setores/trilha) x (# trilhas/superfície) x (# superfícies/prato) x (# pratos/disco) Exemplo 01: 512 bytes/setor 300 setores/trilha

Leia mais

Programa de Instalação do Lince GPS

Programa de Instalação do Lince GPS Esse programa instala o software Lince GSP em aparelhos portáteis que tenham GPS, como navegadores e celulares. O software Lince GPS é um programa destinado a alertar sobre a aproximação a pontos previamente

Leia mais

ISO/IEC 12207: Gerência de Configuração

ISO/IEC 12207: Gerência de Configuração ISO/IEC 12207: Gerência de Configuração Durante o processo de desenvolvimento de um software, é produzida uma grande quantidade de itens de informação que podem ser alterados durante o processo Para que

Leia mais

XDOC. Solução otimizada para armazenamento e recuperação de documentos

XDOC. Solução otimizada para armazenamento e recuperação de documentos XDOC Solução otimizada para armazenamento e recuperação de documentos ObJetivo Principal O Que você ACHA De ter Disponível Online todos OS Documentos emitidos por SUA empresa em UMA intranet OU Mesmo NA

Leia mais

Unidade 13: Paralelismo:

Unidade 13: Paralelismo: Arquitetura e Organização de Computadores 1 Unidade 13: Paralelismo: SMP e Processamento Vetorial Prof. Daniel Caetano Objetivo: Apresentar os conceitos fundamentais da arquitetura SMP e alguns detalhes

Leia mais

Sistemas Operacionais Gerência de Dispositivos

Sistemas Operacionais Gerência de Dispositivos Universidade Estadual de Mato Grosso do Sul UEMS Curso de Licenciatura em Computação Sistemas Operacionais Gerência de Dispositivos Prof. José Gonçalves Dias Neto profneto_ti@hotmail.com Introdução A gerência

Leia mais

Gerência de Memória RAM em Computadores com Mais de 4GB O sistema Windows x86 (32bits) não tem capacidade de reconhecer, fisicamente, mais que 3,X GB de RAM, a não ser que seja ativado, manualmente, o

Leia mais

Estruturas do Sistema de Computação

Estruturas do Sistema de Computação Estruturas do Sistema de Computação Prof. Dr. José Luís Zem Prof. Dr. Renato Kraide Soffner Prof. Ms. Rossano Pablo Pinto Faculdade de Tecnologia de Americana Centro Paula Souza Estruturas do Sistema de

Leia mais

O hardware é a parte física do computador, como o processador, memória, placamãe, entre outras. Figura 2.1 Sistema Computacional Hardware

O hardware é a parte física do computador, como o processador, memória, placamãe, entre outras. Figura 2.1 Sistema Computacional Hardware 1 2 Revisão de Hardware 2.1 Hardware O hardware é a parte física do computador, como o processador, memória, placamãe, entre outras. Figura 2.1 Sistema Computacional Hardware 2.1.1 Processador O Processador

Leia mais

Controle do Arquivo Técnico

Controle do Arquivo Técnico Controle do Arquivo Técnico Os documentos existentes de forma física (papel) no escritório devem ser guardados em pastas (normalmente pastas suspensas) localizadas no Arquivo Técnico. Este Arquivo pode

Leia mais

Prof. Marcelo Machado Cunha Parte 3 www.marcelomachado.com

Prof. Marcelo Machado Cunha Parte 3 www.marcelomachado.com Prof. Marcelo Machado Cunha Parte 3 www.marcelomachado.com Protocolo é a linguagem usada pelos dispositivos de uma rede de modo que eles consigam se comunicar Objetivo Transmitir dados em uma rede A transmissão

Leia mais

ECD1200 Equipamento de Consulta de Dados KIT DE DESENVOLVIMENTO

ECD1200 Equipamento de Consulta de Dados KIT DE DESENVOLVIMENTO Equipamento de Consulta de Dados KIT DE DESENVOLVIMENTO Versão do documento: 1.1 1. Introdução...3 2. Documentação...3 2.1. DOCUMENTAÇÃO DE REFERÊNCIA... 3 2.2. DESCRIÇÃO FUNCIONAL... 4 2.2.1. INTERFACE...

Leia mais

Engenharia de Software III

Engenharia de Software III Engenharia de Software III Casos de uso http://dl.dropbox.com/u/3025380/es3/aula6.pdf (flavio.ceci@unisul.br) 09/09/2010 O que são casos de uso? Um caso de uso procura documentar as ações necessárias,

Leia mais

IP significa Internet Protocol. A Internet é uma rede, e assim como ocorre em qualquer tipo de rede, os seus nós (computadores, impressoras, etc.

IP significa Internet Protocol. A Internet é uma rede, e assim como ocorre em qualquer tipo de rede, os seus nós (computadores, impressoras, etc. Endereços IP Endereços IP IP significa Internet Protocol. A Internet é uma rede, e assim como ocorre em qualquer tipo de rede, os seus nós (computadores, impressoras, etc.) precisam ter endereços. Graças

Leia mais

BRAlarmExpert. Software para Gerenciamento de Alarmes. BENEFÍCIOS obtidos com a utilização do BRAlarmExpert:

BRAlarmExpert. Software para Gerenciamento de Alarmes. BENEFÍCIOS obtidos com a utilização do BRAlarmExpert: BRAlarmExpert Software para Gerenciamento de Alarmes A TriSolutions conta com um produto diferenciado para gerenciamento de alarmes que é totalmente flexível e amigável. O software BRAlarmExpert é uma

Leia mais

Manual do Visualizador NF e KEY BEST

Manual do Visualizador NF e KEY BEST Manual do Visualizador NF e KEY BEST Versão 1.0 Maio/2011 INDICE SOBRE O VISUALIZADOR...................................................... 02 RISCOS POSSÍVEIS PARA O EMITENTE DA NOTA FISCAL ELETRÔNICA.................

Leia mais

MÓDULO 7 Modelo OSI. 7.1 Serviços Versus Protocolos

MÓDULO 7 Modelo OSI. 7.1 Serviços Versus Protocolos MÓDULO 7 Modelo OSI A maioria das redes são organizadas como pilhas ou níveis de camadas, umas sobre as outras, sendo feito com o intuito de reduzir a complexidade do projeto da rede. O objetivo de cada

Leia mais

Tutorial de Eletrônica Aplicações com 555 v2010.05

Tutorial de Eletrônica Aplicações com 555 v2010.05 Tutorial de Eletrônica Aplicações com 555 v2010.05 Linha de Equipamentos MEC Desenvolvidos por: Maxwell Bohr Instrumentação Eletrônica Ltda. Rua Porto Alegre, 212 Londrina PR Brasil http://www.maxwellbohr.com.br

Leia mais

Atualizaça o do Maker

Atualizaça o do Maker Atualizaça o do Maker Prezados Clientes, Nós da Playlist Software Solutions empresa líder de mercado no desenvolvimento de software para automação de rádios - primamos pela qualidade de nossos produtos,

Leia mais

INTRODUÇÃO BARRAMENTO PCI EXPRESS.

INTRODUÇÃO BARRAMENTO PCI EXPRESS. INTRODUÇÃO BARRAMENTO EXPRESS. O processador se comunica com os outros periféricos do micro através de um caminho de dados chamado barramento. Desde o lançamento do primeiro PC em 1981 até os dias de hoje,

Leia mais

Software de segurança em redes para monitoração de pacotes em uma conexão TCP/IP

Software de segurança em redes para monitoração de pacotes em uma conexão TCP/IP Software de segurança em redes para monitoração de pacotes em uma conexão TCP/IP Paulo Fernando da Silva psilva@senior.com.br Sérgio Stringari stringari@furbbr Resumo. Este artigo apresenta a especificação

Leia mais

Considerações sobre o Disaster Recovery

Considerações sobre o Disaster Recovery Considerações sobre o Disaster Recovery I M P O R T A N T E O backup completo para Disaster Recovery não dispensa o uso de outros tipos de trabalhos de backup para garantir a integridadedo sistema. No

Leia mais

NOTAS DE AULA Prof. Antonio Carlos Schneider Beck Filho (UFSM) Prof. Júlio Carlos Balzano de Mattos (UFPel) Arquitetura de Von Neumann

NOTAS DE AULA Prof. Antonio Carlos Schneider Beck Filho (UFSM) Prof. Júlio Carlos Balzano de Mattos (UFPel) Arquitetura de Von Neumann Universidade Federal de Santa Maria NOTAS DE AULA Prof. Antonio Carlos Schneider Beck Filho (UFSM) Prof. Júlio Carlos Balzano de Mattos (UFPel) Arquitetura de Von Neumann O modelo (ou arquitetura) de von

Leia mais

Sistemas Distribuídos. Professora: Ana Paula Couto DCC 064

Sistemas Distribuídos. Professora: Ana Paula Couto DCC 064 Sistemas Distribuídos Professora: Ana Paula Couto DCC 064 Processos- Clientes, Servidores, Migração Capítulo 3 Agenda Clientes Interfaces de usuário em rede Sistema X Window Software do lado cliente para

Leia mais

ATENÇÃO: * Arquivos com tamanho superior a 500 KB NÃO SERÃO ACEITOS * SOMENTE serão aceitos documentos do formato: PDF

ATENÇÃO: * Arquivos com tamanho superior a 500 KB NÃO SERÃO ACEITOS * SOMENTE serão aceitos documentos do formato: PDF TUTORIAL DE DIGITALIZAÇÃO DIRIGIDO AO USO DO PROCESSO ELETRÔNICO Adaptado do tutorial elaborado pelo colega MAICON FALCÃO, operador de computador da subseção judiciária de Rio Grande. Introdução Este tutorial

Leia mais

Sumário. Parte I Conceitos Básicos de Criptografia, Software e Hardware...19. Agradecimentos...7 Sobre os Autores...9 Prefácio...

Sumário. Parte I Conceitos Básicos de Criptografia, Software e Hardware...19. Agradecimentos...7 Sobre os Autores...9 Prefácio... 11 Sumário Agradecimentos...7 Sobre os Autores...9 Prefácio... 17 Parte I Conceitos Básicos de Criptografia, Software e Hardware...19 Capítulo 1 Conceitos de Segurança de Dados e Criptografia... 21 1.1

Leia mais

Considerações no Projeto de Sistemas Cliente/Servidor

Considerações no Projeto de Sistemas Cliente/Servidor Cliente/Servidor Desenvolvimento de Sistemas Graça Bressan Graça Bressan/LARC 2000 1 Desenvolvimento de Sistemas Cliente/Servidor As metodologias clássicas, tradicional ou orientada a objeto, são aplicáveis

Leia mais

O diagrama ASM contém dois elementos básicos: o bloco de estado e o bloco de decisão.

O diagrama ASM contém dois elementos básicos: o bloco de estado e o bloco de decisão. 14 3.2 Projeto da Unidade de Controle (VHDL) 3.2.1 Diagrama ASM (Algorithmic State Machine) ASM é um fluxograma através do qual se representa a seqüência de ações que a unidade de controle de um sistema

Leia mais

Gerenciamento de software como ativo de automação industrial

Gerenciamento de software como ativo de automação industrial Gerenciamento de software como ativo de automação industrial INTRODUÇÃO Quando falamos em gerenciamento de ativos na área de automação industrial, fica evidente a intenção de cuidar e manter bens materiais

Leia mais

Gerência do Processador

Gerência do Processador Andrique Amorim www.andrix.com.br professor@andrix.com.br Gerência do Processador Desenvolvimento web II IMPORTANTE SABER Desenvolvimento web II DEADLOCK (interbloqueio, blocagem, impasse) Situação em

Leia mais

Disciplina: Introdução à Informática Profª Érica Barcelos

Disciplina: Introdução à Informática Profª Érica Barcelos Disciplina: Introdução à Informática Profª Érica Barcelos CAPÍTULO 4 1. ARQUITETURA DO COMPUTADOR- HARDWARE Todos os componentes físicos constituídos de circuitos eletrônicos interligados são chamados

Leia mais

EA773 - Experimento 5

EA773 - Experimento 5 EA773 - Experimento 5 Wu Shin - Ting DCA - FEEC - Unicamp 19 de Novembro de 2009 O projeto consiste em implementar uma calculadora com memória com uso de barramento de 8 bits. Neste documento são discutidos

Leia mais

AVALIAÇÃO À DISTÂNCIA 1 GABARITO

AVALIAÇÃO À DISTÂNCIA 1 GABARITO Fundação CECIERJ - Vice Presidência de Educação Superior a Distância Curso de Tecnologia em Sistemas de Computação UFF Disciplina INTRODUÇÃO À INFORMÁTICA... AD1 2 semestre de 2008. Data... AVALIAÇÃO À

Leia mais

Desenvolvimento de um Simulador de Gerenciamento de Memória

Desenvolvimento de um Simulador de Gerenciamento de Memória Desenvolvimento de um Simulador de Gerenciamento de Memória Ricardo Mendes do Nascimento. Ciência da Computação Universidade Regional Integrada do Alto Uruguai e das Missões (URI) Santo Ângelo RS Brasil

Leia mais

1) MANUAL DO INTEGRADOR Este documento, destinado aos instaladores do sistema, com informações de configuração.

1) MANUAL DO INTEGRADOR Este documento, destinado aos instaladores do sistema, com informações de configuração. O software de tarifação é uma solução destinada a rateio de custos de insumos em sistemas prediais, tais como shopping centers. O manual do sistema é dividido em dois volumes: 1) MANUAL DO INTEGRADOR Este

Leia mais

Aplicação Prática de Lua para Web

Aplicação Prática de Lua para Web Aplicação Prática de Lua para Web Aluno: Diego Malone Orientador: Sérgio Lifschitz Introdução A linguagem Lua vem sendo desenvolvida desde 1993 por pesquisadores do Departamento de Informática da PUC-Rio

Leia mais

Notas da Aula 17 - Fundamentos de Sistemas Operacionais

Notas da Aula 17 - Fundamentos de Sistemas Operacionais Notas da Aula 17 - Fundamentos de Sistemas Operacionais 1. Gerenciamento de Memória: Introdução O gerenciamento de memória é provavelmente a tarefa mais complexa de um sistema operacional multiprogramado.

Leia mais

Protocolo TCP/IP. Neste caso cada computador da rede precisa de, pelo menos, dois parâmetros configurados:

Protocolo TCP/IP. Neste caso cada computador da rede precisa de, pelo menos, dois parâmetros configurados: Protocolo TCP/IP Neste caso cada computador da rede precisa de, pelo menos, dois parâmetros configurados: Número IP Máscara de sub-rede O Número IP é um número no seguinte formato: x.y.z.w Não podem existir

Leia mais

Manual RbCripto. Sobre o RbCripto. Requisitos. Estatísticas de exemplo. Criptografia assimétrica versus criptografia simétrica. Como usar o programa

Manual RbCripto. Sobre o RbCripto. Requisitos. Estatísticas de exemplo. Criptografia assimétrica versus criptografia simétrica. Como usar o programa Manual RbCripto Sobre o RbCripto O RbCripto é um programa simples que foi concebido com fins acadêmicos. É capaz de realizar a encriptação e decriptação de arquivos usando o moderno conceito de curvas

Leia mais