Um Ambiente Computacional de Apoio à Aprendizagem de Instruções Assembly

Transcrição

1 Um Ambiente Computacional de Apoio à Aprendizagem de Instruções Assembly Gabriel Costa Silva 1, Rafael Cassolato de Meneses 2 1 UNIPAR - Universidade Paranaense Campus Paranavaí Curso de Sistemas de Informação Avenida Humberto Bruning, 360. Jardim Santos Dumont. CEP Paranavaí, PR gabriel_costasilva@yahoo.com.br 2 UEM - Universidade Estadual de Maringá Mestrado em Ciência da Computação Avenida Colombo, CEP Maringá, PR rcassolato@gmail.com Resumo. Uma instrução assembly é uma instrução escrita em uma linguagem de programação de baixo nível muito próxima ao hardware. Apesar de seu poder computacional, ela oferece um nível de complexidade igualmente alto. Além disso, um erro na escrita de uma instrução pode comprometer os demais aplicativos em execução na máquina. Este artigo apresenta um ambiente computacional de apoio à aprendizagem de instruções assembly. Esse ambiente interpreta instruções assembly simulando o comportamento do processador sem comprometer os recursos da máquina. O ambiente foi desenvolvido visando a modularidade e facilidade de uso além de manter compatibilidade com outros ambientes usados atualmente. 1. Introdução O ensino de disciplinas relacionadas ao hardware do computador envolve algumas dificuldades como a disponibilidade de recursos para que o estudante realize testes e a dificuldade em tratar com dispositivos minúsculos. Assim, é comum o uso de ambientes computacionais nos quais as operações de hardware possam ser simuladas e assim, facilitar o entendimento e aprendizado do estudante [12]. Outro fator que favorece o uso de tais ambientes é a própria evolução crescente do hardware. As primeiras máquinas desenvolvidas possuíam arquiteturas extremamente complexas e processamento pífio. Atualmente novas tecnologias, como os processadores com múltiplos núcleos, por exemplo, têm ganho atenção. Essa evolução passa pelo projeto de diferentes arquiteturas que definem como o hardware deve funcionar. Assim, é extremamente caro manter equipamentos reais e atualizados para uso no ensino. 305

2 A arquitetura MIPS tem sido a mais utilizada como base para o desenvolvimento de diversos ambientes computacionais [12], [10] e [5]. Sua estrutura simples, com poucas instruções e registradores que seguem um padrão tornam o MIPS alvo de estudo em disciplinas como Arquitetura de Computadores e Sistemas Operacionais [10]. Este artigo apresenta o CG MIPS, um ambiente computacional de apoio ao aprendizado de instruções assembly. Com interface gráfica intuitiva, o ambiente permite a fácil compreensão do comportamento dos registradores e posições de memória na execução de cada instrução. Na implementação do ambiente foram usadas técnicas avançadas que tornaram o código modular, reutilizável e fracamente acoplado. O restante deste artigo está organizado da seguinte forma: a Seção 2 apresenta uma breve revisão sobre a arquitetura MIPS; na Seção 3 são apresentados os trabalhos relacionados; a Seção 4 apresenta as principais características do CG MIPS; por fim, a Seção 5 apresenta as conclusões deste trabalho e trabalhos futuros. 2. Visão Geral da Arquitetura MIPS Um processador é um componente essencial para o funcionamento do computador. Segundo [9], a arquitetura de um computador refere-se aos aspectos funcionais do sistema computacional que são visíveis ao programador, como o conjunto de instruções e os registradores, por exemplo. Existem diversas arquiteturas no mercado, porém, a arquitetura MIPS é muito utilizada para a aprendizagem do comportamento de processadores [10]. MIPS acrônimo em inglês para Microprocessor without Interlocking Pipeline Stages, é um processador desenvolvido em meados de 1980 pela MIPS Computer System. Por volta dos anos 1990, o projeto do MIPS começou a ser licenciado para terceiros. A simplicidade de simplicidade de seu núcleo o tornou um processador de grande sucesso [6]. Com arquitetura baseada em RISC, ele possui atualmente versões de 32 e 64 bits e mais de 12 diferentes modelos, que variam desde a frequência até o tamanho da cache. Seu projeto simples permite que ele seja utilizado para fins educacionais Estrutura de Registradores O MIPS possui 32 registradores de uso geral onde são realizadas todas as operações aritméticas, além de assumir um papel fundamental durante a troca de contexto do processador. Apesar do número de operandos estar limitado à quantidade de registradores (durante operações aritméticas deve-se considerar também o formato da instrução, pois ela define a quantidade de operandos por instrução), essa limitação pode ser facilmente contornada utilizando instruções de busca e armazenamento na memória principal [7]. Além dos registradores comumente usados, existem ainda três registradores especiais. O primeiro deles é o PC, responsável por armazenar o endereço da próxima instrução que será executada. Os outros dois são o HI e LO, que são utilizados para armazenar o resultado de operações de multiplicação e divisão [7]. 306

3 2.2. Conjunto de Instruções Segundo [7], o conjunto de instruções do MIPS foi definido seguindo 4 princípios básicos para o projeto de hardware: (I) regularidade que favorece a simplicidade; (II) menor é mais rápido; (III) faça o caso comum mais rápido; e (IV) bom projeto demanda bom compromisso. A aplicação desses princípios resultou em ganhos no projeto de hardware (como a instrução add), baixa complexidade de hardware e eficácia do processador (uso de 32 registradores) e maior velocidade de execução (uso de imediatos, como na instrução addi, por exemplo). No MIPS as instruções são classificadas em três tipos [7]: (I) tipo R, envolve instruções lógicas e aritméticas; (II) tipo I, inclui basicamente instruções que fazem uso de constante e aquelas que realizam transferência de dados, como lw e sw; e (III) tipo J, são aquelas por meio das quais são realizados desvios. A Figura 1 ilustra o modelo de instruções do MIPS. Observe que cada tipo de instrução possui uma estrutura diferente, porém todas possuem o mesmo tamanho. Figura 1. Modelo de instruções no MIPS 3. Trabalhos Relacionados O aprendizado de conceitos relacionados ao hardware do computador é comumente apoiado por mapas e esquemas gráficos. No entanto, esses recursos não permitem a visualização do comportamento dinâmico das estruturas internas do hardware. Para dar apoio a essa visualização, diversos ambientes têm sido propostos. O objetivo geral desses ambientes é reproduzir o comportamento real de um sistema. Os propósitos para sua implementação podem ser variados como: uso para testes, validação ou ensino [4]. Além disso, por meio desses ambientes é possível que novas técnicas sejam avaliadas sem a necessidade da implementação em hardware, o que influencia diretamente no custo. Esses ambientes de apoio ao aprendizado são frequentemente chamados de simuladores. No âmbito educacional, vários simuladores têm sido propostos. Entre eles podemos citar: WebMIPS [2], GSPIM [1] e SPIM [7]. Esta seção discorre sobre três simuladores com diferentes funcionalidades, a saber: MARS, PROCSim e R10K MARS Desenvolvido para fins educacionais em meados de 2003 por [11], ele tem se mostrado uma boa alternativa em relação ao SPIM. Sua interface amigável e diversas funcionalidades têm garantido sucesso entre os estudantes [5]. Sua última versão além de implementar diversas instruções nativas do MIPS 32 bits conta ainda com uma série de ferramentas adicionais (plugins) que permitem, entre outras coisas, simular o 307

4 funcionamento da memória cache durante a execução de um código, e contar as instruções presentes classificando-as por tipo. Um editor integrado permite que as instruções sejam inseridas (e alteradas) diretamente ou pela importação de um arquivo. Com o código já inserido no editor, é realizado o processo de montagem, no qual as instruções são validadas e endereçadas. Após a montagem o código endereçado linha-a-linha pode ser visualizado na aba Execute. O MARS permite que a execução das instruções seja realizada passo-a-passo, ou de maneira direta na qual pode ser definida a velocidade de execução. Os valores armazenados nos registradores e na memória podem ser visualizados diretamente na interface do MARS. Esses valores podem ser apresentados em formato decimal ou hexadecimal PROCSIM Diferente do MARS, o ProcSim permite visualizar a execução de instruções por meio de animações. Esse processo envolve a visualização dos componentes internos do processador, seus barramentos e a transferência de mensagem entre eles. Baseado na arquitetura do MIPS R2000, o ProcSim possui uma quantidade limitada de instruções. Uma das características interessantes desse simulador é a possibilidade de escolher um datapath específico para visualizar a execução de uma instrução [3]. Um datapath é o caminho percorrido pelos dados no interior do processador [9]. A inserção do código assembly acontece por meio da importação de um arquivo. A tela principal permite que sejam realizadas algumas configurações, como o nome dos barramentos e a arquitetura MIPS a ser usada, por exemplo. Durante a execução de uma instrução é possível acompanhar em janelas de apoio os valores dos registradores e quais instruções estão sendo executadas. A simulação pode ser realizada passo-a-passo, a exemplo do que acontece com o MARS. As instruções que estão sendo executadas podem ser visualizadas tanto em código de máquina como código assembly. A janela principal apresenta todo o caminho percorrido pela instrução [8] R10K Baseado no modelo R10000 do MIPS, o R10K é voltado para o aprendizado em arquitetura superescalar. Segundo [4], uma arquitetura superescalar é capaz de buscar, executar e finalizar diversas instruções ao mesmo tempo. Em uma arquitetura superescalar o processador possui diversas unidades de execução que os capacita a executar diferentes instruções em paralelo. O R10K apresenta todas as estruturas utilizadas pela arquitetura MIPS É possível acompanhar, ao mesmo tempo, o comportamento de cada componente a cada ciclo de instrução. As várias unidades funcionais permitem a execução paralela de até quatro instruções distintas. O simulador implementa um conjunto de 29 instruções, permitindo que sejam buscadas várias instruções por ciclo, e permitindo ainda a execução fora de ordem. Para isso, o simulador verifica a dependência de dados durante a decodificação das instruções. Instruções com dependências não são executadas até que essas dependências sejam resolvidas. Durante a simulação, as instruções podem ser executadas passo-a- 308

5 passo, para ajudar a assimilação do funcionamento do processador. É possível realizar o rastreamento das instruções verificando todo o caminho percorrido. Além disso, é possível visualizar também as instruções já finalizadas [4]. Além de implementar uma arquitetura superescalar, o simulador ainda possui[4]: interface bem organizada, amplo conjunto de instruções, possibilidade de modificação do programa fonte direto no simulador e um analisador léxico que emite mensagens específicas no caso de erros. 4. CG MIPS Um Ambiente de Apoio ao Aprendizado de Instruções Assembly Desenvolvido com o intuito de ser uma ferramenta computacional de apoio para estudantes da disciplina de Arquitetura e Organização de Computadores tanto em nível de graduação quanto de pós-graduação, o CG MIPS simula o comportamento real do processador MIPS na execução de instruções assembly. Durante a execução das instruções é possível observar o comportamento dos registradores e memória. A interface do simulador foi criada visando um mapeamento direto com a arquitetura do MIPS. Simples e direta, ela mantém o observador informado sobre o estado atual dos registradores, posições de memória e pilha. Essa observação pode ser realizada durante a execução de cada uma das instruções. Para facilitar o entendimento do estudante é possível controlar a velocidade com a qual as instruções são executadas ou até mesmo realizar a execução passo-a-passo, permitindo ao estudante o total controle do processador. Além disso, os objetivos didáticos foram ampliados para além do ensino da arquitetura do processador MIPS. Sua estrutura interna foi desenvolvida utilizando padrões de projeto, organização e estruturação de código e técnicas avançadas de código em Java que promovem, entre outras coisas, a modularidade e reuso. Essas características permitem que seu projeto seja utilizado também como estudo de caso no ensino de técnicas de programação orientada a objetos com Java. Por ser multiplataforma o simulador pode ser utilizado em qualquer tipo de sistema, bastando para isso que o sistema operacional utilizado possua a máquina virtual Java (JVM). A integração com Java Web Start permite ainda que o CG MIPS seja distribuído através da Web, mantendo a versão do usuário sempre atualizada. A seguir são apresentadas algumas características do CG MIPS Estrutura Externa A interface do CG MIPS apresenta os componentes internos de armazenamento do MIPS encapsulados em janelas independentes. A utilização de janelas independentes permite que os componentes sejam rearranjados, facilitando assim a visualização. Esse é um fator importante quando se trata do uso de diferentes resoluções de monitores. Além desses componentes está presente também um editor onde as instruções são visualizadas, editadas e sua execução, controlada. A tela principal do CG MIPS pode ser vista na Figura 2. Do lado direito da tela, está posicionado o banco de registradores. Esse banco armazena os 32 registradores padrão do MIPS além dos registradores especiais PC, HI e LO. Na parte central inferior da tela está a memória. A memória é 309

6 dividida em memória principal e pilha. Na parte central superior está o editor. O editor permite que o código seja importado de um arquivo ou inserido diretamente. Figura 2. Tela principal do CG MIPS Memória, registradores e editor de instruções No projeto da interface houve uma preocupação em adotar boas práticas de interação com usuário por meio de guidelines. Desse modo, as funcionalidades presentes no CG MIPS são acessíveis de três formas diferentes: (I) por meio de uma barra de ferramentas com gráficos intuitivos; (II) por meio de um menu de acesso; ou (III) por meio de atalhos de teclado Editor É por meio do editor que o código assembly é inserido no ambiente. O código pode ser inserido diretamente no editor ou importado de um arquivo no formato texto. Para manter compatibilidade, o analisador léxico das instruções segue o mesmo padrão utilizado no MARS. Os seis primeiros caracteres são reservados para o rótulo, considerando inclusive o caractere :. Para que as instruções sejam executadas corretamente as regras léxicas devem ser seguidas. No caso de não haver rótulos, os seis primeiros caracteres devem ser representados por espaços em branco. O simulador implementa 53 instruções, entre elas estão instruções nativas do MIPS, pseudo-instruções e a instrução syscall, que realiza chamadas ao sistema. As modificações realizadas no editor podem ser salvas em um arquivo para utilização posterior. A janela que apresenta o editor de instruções do CG MIPS realiza ainda a 310

7 função de controlar a execução das instruções. Esse procedimento é realizado na aba Execução. Para isso é necessário que, após escrito, o código seja montado. A Figura 4 ilustra um código na aba de Execução, após sua montagem. No processo de montagem, cada linha de código é analisada pelo analisador léxico. Caso existam erros de sintaxe, eles serão informados ao usuário e a montagem não será realizada. Após a análise do código cada linha de instrução é endereçada. Esse processo segue o padrão do MIPS, endereçando cada instrução a cada 4 bytes. O código é armazenado em dois compartimentos, representados pelas abas: Básico e Código. Em Básico está armazenado apenas as instruções da forma como serão executadas. Já em Código, é mantido o formato padrão apresentado na aba Editor. Com o código montado, é possível executar uma simulação. A interface do CG MIPS oferece controles que permitem uma simulação passo-a-passo, na qual o usuário tem controle sobre o momento da execução podendo decidir quando avançar, ou direta, na qual as instruções são executadas sequencialmente sem intervenção do usuário. Um componente gráfico (slicer) permite que seja definida a velocidade de execução entre as instruções. Essa velocidade pode variar entre 1 a 10 segundos. Durante esse processo a execução pode ser pausada ou até mesmo cancelada Memória e Registradores Em situações reais o tamanho da memória principal pode ser muito variado. No CG MIPS valores do tipo inteiro podem ser armazenados em até 32 posições de memória. As instruções sw e lw são responsáveis por realizar o acesso à memória. A janela de memória possui uma segunda divisão na qual são armazenados os valores da pilha. As posições da pilha são controladas pelo registrador $sp. Para facilitar o entendimento, tanto valores armazenados quanto de endereçamento são apresentados no formato decimal. O banco de registradores do CG MIPS possui os 32 registradores de uso de geral do MIPS além de três registradores especiais: PC, HI e LO. Assim como na representação da memória, nos registradores os valores armazenados são apresentados no formato decimal. Os registradores do CG MIPS podem armazenar apenas valores inteiros Estrutura Interna O código interno do CG MIPS foi estruturado em camadas. Assim, os componentes possuem a modularidade necessária para facilitar a manutenção e promover o reuso de código. Os componentes que compõem a interface com o usuário fazem uso do padrão de projeto Observer. Na implementação das instruções o padrão de projeto Factory também é utilizado. A preocupação com a modularização e o reuso mantiveram a arquitetura simples e o baixo acomplamento entre os componentes, assim a implementação das instruções segue uma estrutura hierárquica baseada na quantidade de operandos, conforme apresentado na Figura 3. Por exemplo, para se adicionar uma nova instrução com dois operandos (sem imediato) a classe que implementa a instrução deve estender a classe Instrucao2Op. Para que a nova instrução possa ser usada, ela também precisa ser relacionada no enum TipoInstrucao. 311

8 O CG MIPS está integrado com o Java Web Start. Java Web Start é uma tecnologia que permite que aplicações sejam automaticamente atualizadas via Web, sem a intervenção do usuário. Desse modo, novas alterações são replicadas diretamente para o ambiente do usuário mantendo a versão sempre atualizada. Figura 3. Visão parcial das classes do CG MIPS 4.5. Estudo de Caso Para validar a aplicação do CG MIPS, diversos experimentos foram realizados. Nesses experimentos foram usados algoritmos clássicos da literatura como cálculo de fatorial e Fibonacci, algoritmos desenvolvidos para outros simuladores compatíveis com o MARS e algoritmos desenvolvidos pelos próprios autores. A Figura 4 ilustra o CG MIPS após a execução do algoritmo de Fibonacci. As janelas internas foram organizadas de modo que os registradores ($a0, $t0, $v0, $sp e $ra), endereços de memória usados, bem como o próprio algoritmo pudesse ser visualizado. Esse algoritmo calcula a sequência Fibonacci para o número 4, e armazena o último valor da sequência (3) em um registrador. 312

9 Figura 4. Execução do algoritmo de Fibonacci A execução do algoritmo inicia no endereço A primeira instrução, além de definir um bloco (start), carrega o valor 4 (sequência que queremos calcular) no registrador $a0. A próxima instrução realiza um salto para outro bloco de instruções (fib). Para que as várias iterações recursivas possam ser calculadas, os endereços de memória e os valores calculados são armazenados em posições na pilha. No final do algoritmo, o endereço de memória, a partir do qual o primeiro salto foi realizado, é recuperado, o valor do último elemento da sequência é armazenado no registrador $a0, e o algoritmo é encerrado (syscall). Note que, segundo a especificação, para que o código seja encerrado é necessário que o valor 10 seja atribuído ao registrador $v0. 5. Conclusões e Trabalhos Futuros Este artigo apresentou o CG MIPS, um ambiente computacional de apoio a aprendizagem de instruções assembly. Adicionalmente o ambiente permite o aprendizado do comportamento dos registradores e memória de uma arquitetura MIPS genérica. O CG MIPS possui interface gráfica simples e modular que permite ao estudante posicionar as janelas da forma mais conveniente. Seguindo o modelo de instruções proposto pelo simulador MARS, o editor do CG MIPS permite o intercâmbio de arquivos com outro simulador. As janelas que representam os elementos do processador (registradores, memória e pilha), estão integradas com a janela de execução, desse modo é possível visualizar o comportamento de cada elemento durante a execução. Podem ser definidas diferentes velocidades de execução para as instruções, dessa forma mantendo o foco no comportamento dos elementos. O CG MIPS permite ainda que cada instrução seja executada passo-a-passo sob o controle do usuário. Além destas características o CG MIPS foi desenvolvido visando a modularidade. O projeto do simulador contou com o uso de técnicas avançadas de 313

10 programação em Java e padrões de projeto. Essas características complementares permitem que novas funções sejam facilmente inseridas no CG MIPS. No entanto o CG MIPS não está completo e algumas melhorias ainda devem ser implementadas em trabalhos futuros. Entre elas podemos citar: (I) a integração com ferramentas do simulador MARS muito utilizado atualmente; (II) a exemplo do que acontece com o simulador PROCSIM, desenvolver uma janela adicional que permita visualizar o caminho dos dados durante a execução de instruções (datapath); e (III) permitir que o sistema funcione diretamente pela Web. Referências [1] Borunda, P.; Brewer, C.; Erten, C., GSPIM: Graphical Visualization Tool For MIPS Assembly Programming And Simulation, Proceedings Of The 37th. SIGCSE Technical Symposium On Computer Science Education, 2006, p [2] Branovic, I.; Giorgi, R.; Martinelli, E., WebMIPS: A New Web-Based MIPS Simulation Environment For Computer Architecture Education, 31st International Symposium on Computer Architecture, [3] Gart, J., PROCSIM Processor Sim, Outubro 2008, 19. [4] Junior, N. A. G.; Silva, R. C. L.; Gonçalves, R. A. L.; Martini, J. A., R10k: Um Simulador de Arquitetura Superescalar, Workshop sobre Educação em Arquitetura de Computadores (WEAC 2007), 2007, p [5] Kenneth, V.; Sanderson, P., MARS: An Education-Oriented MIPS Assembly Language Simulator, Proceedings Of The 37th. SIGCSE Technical Symposium On Computer Science Education, 2006, p [6] MIPS MIPS Technologies, Outubro 2008, 23. [7] Patterson, D. A.; Hennessy, J.L. Computer organization and design. Elsevier, San Francisco, [8] Sarjoughian, H.S.; Chen, Y.; Burger, K., A component-based Visual Simulator for MIPS 32 Processors, Frontiers in Education, [9] Tanenbaum, A. S., Organização Estruturada de Computadores, Ltc Livros Técnicos e Científicos Editora S.A., 3 ed., [10] Vegdahl, S. R., MIPSPILOT: A Compiler-Oriented MIPS Simulator, Journal of Computing Sciences in Colleges, Vol. 24, No. 2, 2008, pp [11] Vollmar, K.; Sanderson, P., A MIPS Assembly Language Simulator Designed for Education, Journal of Computing Sciences in Colleges, Vol. 21, No. 1, 2005, pp [12] Yehezkel, C.; Yurcik, W.; Pearson, M.; Armstrong, D., Three Simulator Tools For Teaching Computer Architecture: Easycpu, Little Man Computer, And Rtlsim, Journal on Educational Resources in Computing, Vol. 1, No. 4, 2001, pp