Aula 22 - Revisão para a prova 2

Tamanho: px
Começar a partir da página:

Download "Aula 22 - Revisão para a prova 2"

Transcrição

1 Aula 22 - Revisão para a prova 2 Prof. Renan Sebem Disciplina de eletrônica digital Departemanto de engenharia elétrica Centro de Ciências Tecnológicas (CCT) Universidade Do Estado de Santa Catarina (UDESC) Joinville-SC Brasil 12 de maio de 2016 ELD0001 Prof. Renan Sebem Aula 22 1 / 9

2 Itens da aula Avisos Exercícios Referências ELD0001 Prof. Renan Sebem Aula 22 2 / 9

3 Avisos Avisos Data da prova foi mudada para o dia 19/05/2016, quinta-feira, 12:40; Exercícios e gabarito estão na página! Curso de férias (disciplina de cálculo 1) com Prof. Eliane (janeiro e fevereiro de 2017); 2 a semana de arte e cultura: 11, 12 e 13 de maio. ELD0001 Prof. Renan Sebem Aula 22 3 / 9

4 Exercícios should have four inputs, called clk, rst, sensors, and remote, and one output, called siren. For the FSM, there should be at least three states, called disarmed, armed, and intrusion, as illustrated in Figure Projete E15.17(b). um alarme If remote = de '1' occurs, carro the utilizando system must uma change máquina from disarmed de estados to armed finitos. or vice versa depending on its current state. If armed, it must change to intrusion when sensors = '1' happens, thus Na Figura abaixo são indicadas as entradas e saídas para a máquina. activating the siren (siren = '1'). To disarm it, another remote = '1' command is needed. Devem existir pelo menos 3 estados: desarmado, armado e intrusão; Note: Observe that this machine, as depicted in Figure E15.17(b), exhibits a major flaw because it does not require remote to go to '0' before being valid again. For example, when the system changes Se remote = 1 ocorre, o sistema deve mudar de "desarmado" para from disarmed to armed, it starts flipping back and forth between these two states if the command remote = "armado" '1' lasts several e clock vice-versa; cycles. Se o alarme está "armado" e sensors = 1 ocorre, o estado deve mudar para "intrusão"; Suggestion: The machine of Figure E15.17(b) can be fixed by introducing intermediate (temporary) states in which the system waits until remote = '0' occurs. Another solution is to use some kind of flag that monitors the signal remote to make sure that only after it goes through zero a new state transition is allowed to occur. Para desarmar o comando remote = 1 deve acontecer; Hint: After solving this exercise, see Section A saída "sirens"deve estar ativa quando houver uma intrusão. FIGURE E Garage door controller Design a controller for an electric garage door, which, as indicated in Figure E15.18, should have, ELD0001 Prof. Renan Sebem Aula 22 4 / 9

5 Exercícios Projete um controlador para um portão de garagem, que, como indicado na Figura abaixo, deve ter, além do clock e reset, quatro outras entradas: remote (= 1 quando o controle remoto é ativado), aberto (= 1 quando a porta está completamente aberta, fornecido por um sensor), fechado (= 1 quando a porta está completamente fechada, também fornecido por um sensor), e temporizador (= 1 ; 30 s após aberta = 1 ). Na saída, os seguintes sinais devem ser produzidos: potência (quando 1 liga o motor elétrico) e direção (quando 0 o motor roda no sentido de abrir a porta, quando 1 no sentido de fechar). O sistema deve apresentar as seguintes características: I. Se o controle remoto for pressionado enquanto o portão está fechado, ligue imediatamente o motor para abrí-lo. II. Se o controle remoto for pressionado enquanto o portão está aberto, ligue imediatamente o motor para fechá-lo. III. Se o controle remoto for pressionado enquanto a porta está se abrindo ou fechando, o motor é parado imediatamente. Se pressionado novamente, o controle remoto deve causar a porta para ir na direção oposta. IV. A porta não deve permanecer aberta por mais de um determinado período de tempo (por exemplo, 30 s); esta informação é fornecida por um temporizador externo. ELD0001 Prof. Renan Sebem Aula 22 5 / 9

6 the Exercícios specifications above, would any glitches (during state transitions) be a problem for stem? a. Dadas as especificações acima, quaisquer falhas (durante as transições de estado) seriam um problema para este sistema? b. Estimar o número de flip-flops necessários para implementar este circuito. Será que a frequência de relógio afetaria esse número? Por quê? c. Projetar este circuito usando a técnica de design FSM formal, descrito na Seção 15.2 (assuma uma frequência razoável para CLK). te the number of flip-flops necessary to implement this circuit. Does the clock frequency his number? Why? this circuit using the formal FSM design technique described in Section 15.2 (assume a able frequency for clk). the observation in Exercise about how to avoid the effect of long remote = '1' s. bouncer press or change the position of a mechanical switch, bounces are expected to occur before finally settles in the desired position. For that reason, any mechanical switch must be in an actual design. This can be done by simply counting a minimum number of clock uarantee that the switch has been in the same state for at least a certain amount of time (for milliseconds). In this exercise, the following debouncing criteria should be adopted: closed (y = '0'): x must stay low for at least 5 ms without interruption. open (y = '1'): x must stay high for at least 5 ms without interruption. ELD0001 Prof. Renan Sebem Aula 22 6 / 9

7 Exercícios Sobre a prova - 19/05/2016 as 12:40 - sala E03 Conteúdo: Flip-flops e equações características; Arranjos de flip-flops (Master-slave, geração de pulso na borda do clock, comerciais - datasheets); Registradores de deslocamento universais; Códigos de detecção e correção de erros; Projeto de máquinas de estados finitos (Mealy e Moore); Análise de circuitos através de máquinas de estados finitos. Exercícios e gabarito estão na página! Estudem! ELD0001 Prof. Renan Sebem Aula 22 7 / 9

8 Referências [1] Volnei Pedroni. Digital electronics and design with VHDL. Morgan Kaufmann, ELD0001 Prof. Renan Sebem Aula 22 8 / 9

9 Aula 22 - Revisão para a prova 2 Prof. Renan Sebem Disciplina de eletrônica digital Departemanto de engenharia elétrica Centro de Ciências Tecnológicas (CCT) Universidade Do Estado de Santa Catarina (UDESC) Joinville-SC Brasil 12 de maio de 2016 Obrigado. ELD0001 Prof. Renan Sebem Aula 22 9 / 9

Aula 20 - Máquinas de estado nito (continuação)

Aula 20 - Máquinas de estado nito (continuação) Aula 20 - Máquinas de estado nito (continuação) Prof. Renan Sebem Disciplina de eletrônica digital Departemanto de engenharia elétrica Centro de Ciências Tecnológicas (CCT) Universidade Do Estado de Santa

Leia mais

Aula 26 - Contadores

Aula 26 - Contadores Aula 26 - Contadores Prof. Renan Sebem Disciplina de eletrônica digital Departemanto de engenharia elétrica Centro de Ciências Tecnológicas (CCT) Universidade Do Estado de Santa Catarina (UDESC) Joinville-SC

Leia mais

Aula 12 - Correção de erros

Aula 12 - Correção de erros Aula 12 - Correção de erros Prof. Renan Sebem Disciplina de Eletrônica Digital Graduação em Engenharia Elétrica Universidade do Estado de Santa Catarina Joinville-SC Brasil 5 de abril de 2016 ELD0001 Prof.

Leia mais

Aula 28 - Contadores (continuação)

Aula 28 - Contadores (continuação) Aula 28 - Contadores (continuação) Prof. Renan Sebem Disciplina de eletrônica digital Departemanto de engenharia elétrica Centro de Ciências Tecnológicas (CCT) Universidade Do Estado de Santa Catarina

Leia mais

Aula 27 - Contadores (continuação)

Aula 27 - Contadores (continuação) Aula 27 - Contadores (continuação) Prof. Renan Sebem Disciplina de eletrônica digital Departemanto de engenharia elétrica Centro de Ciências Tecnológicas (CCT) Universidade Do Estado de Santa Catarina

Leia mais

Aula 25 - Chaves, sensores e schimitt trigger

Aula 25 - Chaves, sensores e schimitt trigger Aula 25 - Chaves, sensores e schimitt trigger Prof. Renan Sebem Disciplina de eletrônica digital Departemanto de engenharia elétrica Centro de Ciências Tecnológicas (CCT) Universidade Do Estado de Santa

Leia mais

Aula 8 - Unidade lógica aritmética e Multiplicadores

Aula 8 - Unidade lógica aritmética e Multiplicadores Aula 8 - Unidade lógica aritmética e Multiplicadores Prof. Renan Sebem Disciplina de Eletrônica Digital Graduação em Engenharia Elétrica Universidade do Estado de Santa Catarina Joinville-SC Brasil 15

Leia mais

Aula 10 - Introdução aos circuitos sequenciais

Aula 10 - Introdução aos circuitos sequenciais Aula 10 - Introdução aos circuitos sequenciais Prof. Renan Sebem Disciplina de Eletrônica Digital Graduação em Engenharia Elétrica Universidade do Estado de Santa Catarina Joinville-SC Brasil 29 de março

Leia mais

Lógica Reconfigurável

Lógica Reconfigurável UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA Lógica Reconfigurável - amauriassef@utfpr.edu.br

Leia mais

Aula 30 - Conversores A/D

Aula 30 - Conversores A/D Aula 30 Conversores A/D Prof. enan Sebem Disciplina de eletrônica digital Departemanto de engenharia elétrica Centro de Ciências Tecnológicas (CCT) Universidade Do Estado de Santa Catarina (UDESC) JoinvilleSC

Leia mais

2006, António Esteves, Sistemas Digitais 1, UM-DI. Módulo 6. Sistemas sequenciais

2006, António Esteves, Sistemas Digitais 1, UM-DI. Módulo 6. Sistemas sequenciais Módulo 6 Sistemas sequenciais 2 PA. Controlador de portão automático: enunciado O portão é deslocado por um motor, controlado pelos sinais Ma e Mf. Estes sinais nunca poderão estar activos simultaneamente

Leia mais

Projetos de Circuitos Digitais em VHDL e FPGA

Projetos de Circuitos Digitais em VHDL e FPGA Projetos de Circuitos Digitais em VHDL e FPGA Cap. 5 - Projetos de Circuitos Sequenciais com VHDL Prof. Erivelton Geraldo Nepomuceno Engenharia Elétrica UFSJ - Universidade Federal de São João del-rei

Leia mais

Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação

Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 5-T 2. Máquinas Sequencias Síncronas: Codificação de

Leia mais

Disciplina de SSC Elementos de Lógica Digital II (Prática)

Disciplina de SSC Elementos de Lógica Digital II (Prática) USP - ICMC - SSC SSC 0113 (Lab ELD II) - 2o. Semestre 2012 Disciplina de SSC0113 - Elementos de Lógica Digital II (Prática) 1 Prof. Fernando Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Estagiário

Leia mais

Aula 29 - Conversores A/D e D/A

Aula 29 - Conversores A/D e D/A Aula 29 - Conversores A/D e D/A Prof. Renan Sebem Disciplina de eletrônica digital Departemanto de engenharia elétrica Centro de Ciências Tecnológicas (CCT) Universidade Do Estado de Santa Catarina (UDESC)

Leia mais

Aula 3 - Famílias lógicas

Aula 3 - Famílias lógicas Aula 3 - Famílias lógicas Prof. Renan Sebem Disciplina de Eletrônica Digital Graduação em Engenharia Elétrica Universidade do Estado de Santa Catarina Joinville-SC Brasil 1 de março de 2016 ELD0001 Prof.

Leia mais

Fundamentos de Sistemas Digitais. Lógica Sequencial. Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno

Fundamentos de Sistemas Digitais. Lógica Sequencial. Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno Fundamentos de Sistemas Digitais Lógica Sequencial Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno 2 Referências Sugiro estudarem nesta ordem de preferência: Floyd, Cap 7 até 7.4, 9, 10. Não tem

Leia mais

Finite State Machine (FSM) usando Stateflow-MATLAB. Prof. Juan Mauricio Villanueva

Finite State Machine (FSM) usando Stateflow-MATLAB. Prof. Juan Mauricio Villanueva Finite State Machine (FSM) usando Stateflow-MATLAB Prof. Juan Mauricio Villanueva jmauricio@cear.ufpb.br www.cear.ufpb.br/juan 1 FSM Uma FSM é um modelo que descreve o comportamento de um número finito

Leia mais

Trabalho de AMSR. Especificação e Verificação de uma Câmara Fotográfica Digital. Problema a Resolver FEUP/MRSC/AMSR MPR. » Problema a concurso

Trabalho de AMSR. Especificação e Verificação de uma Câmara Fotográfica Digital. Problema a Resolver FEUP/MRSC/AMSR MPR. » Problema a concurso VF 1 Especificação e Verificação de uma Câmara Fotográfica Digital Trabalho de AMSR FEUP/MRSC/AMSR MPR VF 2 Problema a Resolver» Problema a concurso 12 th SDL Forum, 20-24 Junho 2005, Grimstad, Noruega

Leia mais

VGM. VGM information. ALIANÇA VGM WEB PORTAL USER GUIDE June 2016

VGM. VGM information. ALIANÇA VGM WEB PORTAL USER GUIDE June 2016 Overview The Aliança VGM Web portal is an application that enables you to submit VGM information directly to Aliança via our e-portal Web page. You can choose to enter VGM information directly, or to download

Leia mais

2 a Lista de Exercícios

2 a Lista de Exercícios Universidade Federal de Santa Catarina Departamento de Informática e Estatística Bacharelado em Ciências da Computação INE 5406 - Sistemas Digitais - semestre 2011/2 Prof. José Luís Güntzel guntzel@inf.ufsc.br

Leia mais

Como Mudar a Senha do Roteador Pelo IP o.1.1. Configure e Altere a Senha do seu Roteador acessando o IP Acesse o Site e Confira!

Como Mudar a Senha do Roteador Pelo IP o.1.1. Configure e Altere a Senha do seu Roteador acessando o IP Acesse o Site e Confira! Como Mudar a Senha do Roteador Pelo IP 192.168.o.1.1. Configure e Altere a Senha do seu Roteador acessando o IP 192.168.1.1. Acesse o Site e Confira! If you are using the IP address 192.168.0.1.1, take

Leia mais

CIRCUITOS SEQUENCIAIS (Unidade 5)

CIRCUITOS SEQUENCIAIS (Unidade 5) MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA

Leia mais

Latches e Flip-Flops. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva

Latches e Flip-Flops. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva Latches e Flip-Flops Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva Diagrama Geral de um Sistema Digital Latch com Portas NOR Diagrama de Tempos Latch com Portas NOR Gated Latch c/ portas NOR R R

Leia mais

Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação

Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 4-T 2. Máquinas Sequenciais Síncronas. Modelos de Moore

Leia mais

12/11/13. Obje%vos do laboratório. SST20707 Síntese de Sistemas de Telecomunicações. Síntese de máquinas de estado (FSM) Finite State Machine (FSM)

12/11/13. Obje%vos do laboratório. SST20707 Síntese de Sistemas de Telecomunicações. Síntese de máquinas de estado (FSM) Finite State Machine (FSM) Instituto Federal de Santa Catarina Área de Telecomunicações SST20707 Síntese de Sistemas de Telecomunicações Prof. Roberto de Matos Aviso de direitos Autorais: Transparências baseadas no trabalho do Prof.

Leia mais

Grupo de Estudos Maratona de Programação Discussão do problema XYZZY (Uva )

Grupo de Estudos Maratona de Programação Discussão do problema XYZZY (Uva ) Grupo de Estudos Maratona de Programação Discussão do problema XYZZY (Uva 10.557) 03 de junho de 2009 material por Rafael Giusti (rfgiusti@gmail.com) Enunciado It has recently been discovered how to run

Leia mais

A Tool to Evaluate Stuck-Open Faults in CMOS Logic Gates

A Tool to Evaluate Stuck-Open Faults in CMOS Logic Gates FURG A Tool to Evaluate Stuck-Open Faults in CMOS Logic Gates Alexandra L. Zimpeck, Cristina Meinhardt e Paulo F. Butzen Summary Introduction Motivation Stuck-Open Faults Stuck-Open Faults in Nanometer

Leia mais

Uma introdução à indecilibidade a forma máxima de complexidade!

Uma introdução à indecilibidade a forma máxima de complexidade! Uma introdução à indecilibidade a forma máxima de complexidade! Como qualquer outra ferramenta, computadores tem capacidades e limitações que devem ser entendidas para seu bom uso. 1 Um problema indecidível:

Leia mais

Power Estimation FPGA ASIC

Power Estimation FPGA ASIC Power Estimation FPGA ASIC Power in CMOS Total Current is composed of two types of current Static Dynamic Static Current Leakage current in the turned off transistor channel Ideally zero (varies with technology)

Leia mais

PMR 5237 Modelagem e Design de Sistemas Discretos em Redes de Petri

PMR 5237 Modelagem e Design de Sistemas Discretos em Redes de Petri PMR 5237 Modelagem e Design de Sistemas Discretos em Redes de Petri Aula 9: Redes Coloridas e Extensões reinaldo@usp.br 1 Modelagem e análise em Redes Colorida/Alto Nível I modelagem em CPN/HLPN análise

Leia mais

Introdução a Sistemas Digitais

Introdução a Sistemas Digitais Introdução a Sistemas Digitais Meta-estabilidade MTBF Clock skew Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 1/ 28 O que é Meta-estabilidade estabilidade? Sempre quando

Leia mais

Lógica Reconfigurável

Lógica Reconfigurável UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA Lógica Reconfigurável - amauriassef@utfpr.edu.br

Leia mais

ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops. Prof. Antonio Heronaldo de Sousa

ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops. Prof. Antonio Heronaldo de Sousa ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops Prof. Antonio Heronaldo de Sousa Agenda - Circuitos Sequenciais - Conceitos - Conceito e circuitos de Latch RS - Aplicações do

Leia mais

Automatismos. Lino Marques. Versão de 15/02/2007. Automação Industrial. Lino Marques 2008

Automatismos. Lino Marques. Versão de 15/02/2007. Automação Industrial. Lino Marques 2008 Lino Marques Versão de 15/02/2007 1 Conteúdo 2.1 O que são automatismos? 2.2 Arquitectura de um automatismo 2.3 Elementos de automatismos industriais 2.4 Especificação funcional: o método GRAFCET 2 O que

Leia mais

LATCHES e FLIP-FLOPs. Aula 15 GRECO-CIN-UFPE

LATCHES e FLIP-FLOPs. Aula 15 GRECO-CIN-UFPE LATCHE e FLIP-FLOPs Aula 5 GECO-CIN-UFPE Latches e Flip-FlopsFlops Como implementar uma célula de memória? r n- r n-2 r n-3 r n-4 r egistrador de n bits célula {,} = bit de informação Flip-Flop/LatchesFlop/Latches

Leia mais

Comportamento Organizacional: O Comportamento Humano no Trabalho (Portuguese Edition)

Comportamento Organizacional: O Comportamento Humano no Trabalho (Portuguese Edition) Comportamento Organizacional: O Comportamento Humano no Trabalho (Portuguese Edition) John W. Newstrom Click here if your download doesn"t start automatically Comportamento Organizacional: O Comportamento

Leia mais

Análise de Circuitos Sequënciais Máquinas de Mealy e Moore

Análise de Circuitos Sequënciais Máquinas de Mealy e Moore INF 8 Técnicas Digitais para Computação Análise de Circuitos Sequënciais Máquinas de Mealy e Moore Aula 23 Técnicas Digitais. Introdução circuito seqüencial síncrono reconhecido se contém flip-flops (ou

Leia mais

ISE com VHDL estrutural

ISE com VHDL estrutural UFRJ - DEL EEL480-2014 Laboratório - Turmas EL1, EL2 ISE com VHDL estrutural Texto para as aulas de laboratório, a ser complementado pelo Tutorial dos Alunos e manuais da Xilinx UG331, UG334 e UG695. Mário

Leia mais

Aula 16 - Flip-ops comerciais e registradores de deslocamento

Aula 16 - Flip-ops comerciais e registradores de deslocamento Aula 16 - Flip-ops comerciais e registradores de deslocamento Prof. enan ebem isciplina de eletrônica digital epartemanto de engenharia elétrica Centro de Ciências Tecnológicas (CCT) Universidade o Estado

Leia mais

Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória interna.

Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória interna. AULA 1 Introdução aos Sistemas Seqüenciais pg. 111 a 117 1. SISTEMAS COMBINACIONAIS Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória

Leia mais

Rule Set Each player needs to build a deck of 40 cards, and there can t be unit of different faction on the same deck.

Rule Set Each player needs to build a deck of 40 cards, and there can t be unit of different faction on the same deck. Rule Set Each player needs to build a deck of 40 cards, and there can t be unit of different faction on the same deck. In a battle between two cards the wining card is the one that has more attack against

Leia mais

Instructions AK-PC 551

Instructions AK-PC 551 Instructions AK-PC 551 Identification 1,5 m: 080G0075 3,0 m: 080G0076 080G0281 = 230 V a.c. 20 VA 080G0283 = 24 V a.c. / d.c. 17 VA 080G0321 = 230 V a.c. 20 VA 080G0326 = 24 V a.c. / d.c. 17 VA MMIGRS2:

Leia mais

Aula 18. Máquina de Estados Parte 2. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

Aula 18. Máquina de Estados Parte 2. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira Aula 8 Máquina de Estados Parte 2 SEL 44 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira Eemplo de Projetos Síntese de Circuitos Sequenciais Eemplo de Projeto: l Contador binário síncrono

Leia mais

Circuitos sequenciais Adaptado dos transparentes das autoras do livro The Essentials of Computer Organization and Architecture

Circuitos sequenciais Adaptado dos transparentes das autoras do livro The Essentials of Computer Organization and Architecture Capítulo 3 Circuitos sequenciais Adaptado dos transparentes das autoras do livro The Essentials of Computer Organization and Architecture Objectivos Conhecer alguns dos principais circuitos digitais sequenciais

Leia mais

NOTAS DE AULA NE7720 SISTEMAS DIGITAIS - II AULA

NOTAS DE AULA NE7720 SISTEMAS DIGITAIS - II AULA AULA 17 - Nível de Transferência entre Registradores RTL. Livro texto, pág.242 a 276 e apostila de fluxo de dados. 1. Introdução:.Continuação projeto RTL. Exemplo 5.2: Medidor de distância baseado em raio

Leia mais

Circuitos Seqüenciais Sistemas Digitais

Circuitos Seqüenciais Sistemas Digitais 2 ircuitos Seqüenciais Sistemas igitais Muitos sistemas digitais são pulsados ou clocked. Isto é, eles operam em sincronismo com um trem de pulsos de período chamado relógio (clock). n n+ ula GEO-I-UFPE

Leia mais

Como deixar seus cabelos lindos e saudáveis (Coleção Beleza) (Portuguese Edition)

Como deixar seus cabelos lindos e saudáveis (Coleção Beleza) (Portuguese Edition) Como deixar seus cabelos lindos e saudáveis (Coleção Beleza) (Portuguese Edition) Edições Lebooks Click here if your download doesn"t start automatically Como deixar seus cabelos lindos e saudáveis (Coleção

Leia mais

Registradores. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva

Registradores. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva Registradores Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva 2 Registradores Conjunto de elementos de memória (flip-flops ou latches) utilizados para armazenar n bits. Utilizam um único sinal de

Leia mais

Instituto Tecnológico de Aeronáutica

Instituto Tecnológico de Aeronáutica Instituto Tecnológico de Aeronáutica Programa de Pós-Graduação em Engenharia de Infraestrutura Aeronáutica Programa de Pós-Graduação em Engenharia Aeronáutica e Mecânica Prova de Seleção 2 o semestre de

Leia mais

IMPLEMENTAÇÕES POR EQUAÇÃO DE ESTADOS E DE SAÍDA DOS MODELOS DE MEALY E DE MOORE 1 BIT POR ESTADO.

IMPLEMENTAÇÕES POR EQUAÇÃO DE ESTADOS E DE SAÍDA DOS MODELOS DE MEALY E DE MOORE 1 BIT POR ESTADO. SISTEMAS DIGITAIS Módulo 06 - Prof. Luís Caldas www.luiscaldas.com.br IMPLEMENTAÇÕES POR EQUAÇÃO DE ESTADOS E DE SAÍDA DOS MODELOS DE MEALY E DE MOORE 1 BIT POR ESTADO. 1.) Introdução: Quando o número

Leia mais

Computação e Programação 2009 / 2010

Computação e Programação 2009 / 2010 Computação e Programação 2ª Aula de Problemas Instituto Superior Técnico, Dep. de Engenharia Mecânica - ACCAII Exercícios Resolvidos [Livro 1] (Ver referências no slide 20) 3.3 Write a program to convert

Leia mais

EELi02. Prof. Vinícius Valamiel https://sites.google.com/site/vvalamiel/

EELi02. Prof. Vinícius Valamiel https://sites.google.com/site/vvalamiel/ EELi02 Prof. Vinícius Valamiel vvalamiel@gmail.com https://sites.google.com/site/vvalamiel/ TABELAS DE TRANSIÇÃO DE ESTADOS Q a Q f J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 Q a Q f D 0 0 0 0 1 1 1 0 0 1 1 1

Leia mais

Modelação de circuitos síncronos

Modelação de circuitos síncronos Modelação de circuitos síncronos Como se constrói um flip-flop tipo D? module ffd(, D, Q); input ; // sinal de relogio, activo na transição 0->1 input D; // entrada D output Q; // saída Q reg Q; // Q tem

Leia mais

Aprendi A Fazer Sexo Na Bíblia (Portuguese Edition)

Aprendi A Fazer Sexo Na Bíblia (Portuguese Edition) Aprendi A Fazer Sexo Na Bíblia (Portuguese Edition) Salomão Silva Click here if your download doesn"t start automatically Aprendi A Fazer Sexo Na Bíblia (Portuguese Edition) Salomão Silva Aprendi A Fazer

Leia mais

LABORG. VHDL Máquina de estados finitos

LABORG. VHDL Máquina de estados finitos LABORG VHDL Máquina de estados finitos Sumário Introdução TRABALHO A FAZER A ENTREGAR 2 Na aula anterior vimos: Introdução VHDL pode ser vista não como uma, mas como várias linguagens modelagem/simulação/síntese

Leia mais

Introdução às máquinas de estado finitas

Introdução às máquinas de estado finitas Introdução às máquinas de estado finitas João Canas Ferreira Arquitectura de Computadores FEUP/LEIC Contém figuras de Computer Organization and Design, D. Patterson & J. Hennessey, 3 a. ed., MKP Tópicos

Leia mais

VGM. VGM information. ALIANÇA VGM WEB PORTAL USER GUIDE September 2016

VGM. VGM information. ALIANÇA VGM WEB PORTAL USER GUIDE September 2016 Overview The Aliança VGM Web portal is an application that enables you to submit VGM information directly to Aliança via our e-portal Web page. You can choose to enter VGM information directly, or to download

Leia mais

Sistemas Microcontrolados

Sistemas Microcontrolados Sistemas Microcontrolados Aula 5: Interrupções e Temporizadores Marco Jose da Silva mdasilva@utfpr.edu.br Interrupções Interrupção é um evento externo ao programa que provoca: A parada da sua execução;

Leia mais

NORMAS DE FUNCIONAMENTO DOS CURSOS DE LÍNGUAS (TURMAS REGULARES E INTENSIVAS) 2015/2016

NORMAS DE FUNCIONAMENTO DOS CURSOS DE LÍNGUAS (TURMAS REGULARES E INTENSIVAS) 2015/2016 NORMAS DE FUNCIONAMENTO DOS CURSOS DE LÍNGUAS (TURMAS REGULARES E INTENSIVAS) 2015/2016 1. Tipos de turma e duração: O CLECS oferece dois tipos de turma: regular e intensivo. Além destas turmas, o CLECS

Leia mais

Centro de Educação Profissional da Universidade Estadual de Campinas

Centro de Educação Profissional da Universidade Estadual de Campinas Centro de Educação Profissional da Universidade Estadual de Campinas Atividades: Eletrônica Digital II - Exercícios sobre FSM Utilizando Microcontrolador [MCS51] Prof. Romeu Corradi Júnior 1) Um elevador

Leia mais

Vaporpunk - A fazenda-relógio (Portuguese Edition)

Vaporpunk - A fazenda-relógio (Portuguese Edition) Vaporpunk - A fazenda-relógio (Portuguese Edition) Octavio Aragão Click here if your download doesn"t start automatically Vaporpunk - A fazenda-relógio (Portuguese Edition) Octavio Aragão Vaporpunk - A

Leia mais

CONTADORES DIGITAIS (Unidade 6)

CONTADORES DIGITAIS (Unidade 6) MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA

Leia mais

Computação e Programação 2009 / 2010

Computação e Programação 2009 / 2010 Computação e Programação 4ª Aula de Problemas Estruturas de selecção (if-, if-if, switch) Instituto Superior Técnico, Dep. de Engenharia Mecânica - ACCAII Problema 1 Escrevaum script quepedeaoutilizadorum

Leia mais

Biscuit - potes (Coleção Artesanato) (Portuguese Edition)

Biscuit - potes (Coleção Artesanato) (Portuguese Edition) Biscuit - potes (Coleção Artesanato) (Portuguese Edition) Regina Panzoldo Click here if your download doesn"t start automatically Biscuit - potes (Coleção Artesanato) (Portuguese Edition) Regina Panzoldo

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Circuitos Lógicos Sequenciais (Parte

Leia mais

Instructions AK-PC 651

Instructions AK-PC 651 Instructions AK-PC 651 Identification IP 20-20 - 60 C (0-140 F) RH max. 90% non condensing 080G0312 External display 1,5 m: 080G0075 3,0 m: 080G0076 Termination! H-R MMIGRS2: 080G0294 Termination! H-R

Leia mais

ELT601 Eletrônica Digital II

ELT601 Eletrônica Digital II Graduação em Engenharia Eletrônica Universidadee Federal de Itajubá IESTI Máquinas de Estados Finitos de Paula Rodrigues Contexto Aplicações dos Flip-flops síncronos Armazenamento de dados Q Transferência

Leia mais

Já Chegou Aos Confins Da Terra. E Agora? (Portuguese Edition)

Já Chegou Aos Confins Da Terra. E Agora? (Portuguese Edition) Já Chegou Aos Confins Da Terra. E Agora? (Portuguese Edition) Click here if your download doesn"t start automatically Já Chegou Aos Confins Da Terra. E Agora? (Portuguese Edition) Já Chegou Aos Confins

Leia mais

CARGA HORÁRIA TOTAL : 108 h/aulas TEORIA: 72 h/aulas PRÁTICA: 36 h/aulas. CURSO(S): Engenharia Elétrica SEMESTRE/ANO : 02/2010

CARGA HORÁRIA TOTAL : 108 h/aulas TEORIA: 72 h/aulas PRÁTICA: 36 h/aulas. CURSO(S): Engenharia Elétrica SEMESTRE/ANO : 02/2010 P L A N O D E E N S I N O DEPARTAMENTO: Engenharia Elétrica DISCIPLINA: Eletrônica Digital SIGLA: ELD PRÉ-REQUISITOS: CARGA HORÁRIA TOTAL : 108 h/aulas TEORIA: 72 h/aulas PRÁTICA: 36 h/aulas CURSO(S):

Leia mais

Teste 2 Sistemas Digitais - MEEC 2011/12 1. Aluno Nº

Teste 2 Sistemas Digitais - MEEC 2011/12 1. Aluno Nº Teste 2 Sistemas Digitais - MEEC 2/2. [3 val] Considere o circuito da figura e os tempos de propagação indicados na tabela. a) Esboce as formas de onda indicadas para o circuito da figura. b) O circuito

Leia mais

BR localization: Hotfix 003. Technical documentation Documentação Técnica Version Dec 12, de Dezembro de 2018

BR localization: Hotfix 003. Technical documentation Documentação Técnica Version Dec 12, de Dezembro de 2018 ENTERPRISE MANAGEMENT BR localization: Hotfix 003 Technical documentation Documentação Técnica Version 11.10.0 Dec 12, 2018 12 de Dezembro de 2018 Contents Prerequisites 3 Patch Installation 4 Instructions

Leia mais

Um olhar que cura: Terapia das doenças espirituais (Portuguese Edition)

Um olhar que cura: Terapia das doenças espirituais (Portuguese Edition) Um olhar que cura: Terapia das doenças espirituais (Portuguese Edition) Padre Paulo Ricardo Click here if your download doesn"t start automatically Um olhar que cura: Terapia das doenças espirituais (Portuguese

Leia mais

Eletrônica Digital II

Eletrônica Digital II FACULDADE SANTO AGOSTINHO - FSA ENGENHARIA ELÉTRICA Eletrônica Digital II Prof. Fábio Leite, Esp Tópicos Procedimento de projeto de circuitos sequenciais Projeto com FFs tipo D Projeto com FFs tipo JK

Leia mais

Organização e Arquitetura de Computadores

Organização e Arquitetura de Computadores Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de

Leia mais

Máquina de Estados. Transições Estados Em Verilog. Monitoria SD Daniel Alexandro/Reniê Delgado/Vanessa Ogg.

Máquina de Estados. Transições Estados Em Verilog. Monitoria SD Daniel Alexandro/Reniê Delgado/Vanessa Ogg. Máquina de Estados Transições Estados Em Verilog Monitoria SD 2011.2 Daniel Alexandro/Reniê Delgado/Vanessa Ogg Editado por (rad) O que é? É uma modelagem de um comportamento, composto por estados, transições

Leia mais

Receitas na Pressão - Vol. 01: 50 Receitas para Panela de Pressão Elétrica (Portuguese Edition)

Receitas na Pressão - Vol. 01: 50 Receitas para Panela de Pressão Elétrica (Portuguese Edition) Receitas na Pressão - Vol. 01: 50 Receitas para Panela de Pressão Elétrica (Portuguese Edition) Click here if your download doesn"t start automatically Receitas na Pressão - Vol. 01: 50 Receitas para Panela

Leia mais

Circuitos Digitais. Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais

Circuitos Digitais. Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais 1 Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais Circuitos Digitais Circuito combinacional: Circuito não é capaz de armazenar um valor Possui portas lógicas conectadas para

Leia mais

3 Utilizando o CircuitMaker, simule circuito abaixo e preencha sua tabela. Analise que circuito é esse.

3 Utilizando o CircuitMaker, simule circuito abaixo e preencha sua tabela. Analise que circuito é esse. UDESC/CCT/DEE Eletrônica Digital 2ª Lista de Exercícios 1 Utilizando o CircuitMaker, simule circuito abaixo e preencha sua tabela. Analise que circuito é esse. SET RESET Q Q/ OBS 0 0 0 1 1 0 1 1 2 Para

Leia mais

Uma introdução à indecilibidade a forma máxima de complexidade!

Uma introdução à indecilibidade a forma máxima de complexidade! Uma introdução à indecilibidade a forma máxima de complexidade! Como qualquer outra ferramenta, computadores tem capacidades e limitações que devem ser entendidas para seu bom uso. 1 Introdução Objetivos:

Leia mais

Eletrônica Digital I TE050. Circuitos Seqüenciais

Eletrônica Digital I TE050. Circuitos Seqüenciais Universidade Federal do Paraná Setor de Tecnologia Departamento de Engenharia Elétrica Eletrônica Digital I TE050 Circuitos Seqüenciais Prof. Lúcio Mauro M. Tonon 1 Circuitos Seqüenciais A grande maioria

Leia mais

Torre Purificadora de Ar MCP-

Torre Purificadora de Ar MCP- Filtro de cartuchos compacto com pulsos de limpeza A torre de purificação de ar MCP-16 RC é um filtro de cartuchos compacto para limpeza e reciclagem do ar interior. A unidade filtrante compacta é fornecida

Leia mais

Instructions AK-PC 351

Instructions AK-PC 351 Instructions AK-PC 351 Identification IP 20-20 - 60 C (0-140 F) RH max. 90% non condensing 080G0289 = 24 V a.c. / d.c. 9 VA Principle Dimensions DIN rail only (IP 20) RI8RB2ML 09-2014 ENGLISH Connection,

Leia mais

Introdução A Delphi Com Banco De Dados Firebird (Portuguese Edition)

Introdução A Delphi Com Banco De Dados Firebird (Portuguese Edition) Introdução A Delphi Com Banco De Dados Firebird (Portuguese Edition) Ricardo De Moraes / André Luís De Souza Silva Click here if your download doesn"t start automatically Introdução A Delphi Com Banco

Leia mais

How to use the system. Meike Borstelmann

How to use the system. Meike Borstelmann Technical ca Document Generatore Training: How to use the system Meike Borstelmann Trainings overview Why should we localize l the TDS with the Technical Document Generator? Keyword database Search for

Leia mais

Lab2. Germano Maioli Penello IF-UFRJ aula 17.

Lab2. Germano Maioli Penello IF-UFRJ aula 17. Lab2 aula 17 www.if.ufrj.br/~gpenello/lab2_2018-1.html Germano Maioli Penello IF-UFRJ 2018-2 1 Entradas/Saídas Importante!! Corrente de saída recomendada: 20 ma (max. 40 ma NUNCA usar o maximo!) Corrente

Leia mais

Vendors Enquiries for RFP 003/2015

Vendors Enquiries for RFP 003/2015 Date: 22/10/2015 Vendors Enquiries for RFP 003/2015 1) Question I am afraid the terms of the RFP cannot be complied by none of the companies we work with, the terms have limited the underwriters ability

Leia mais

Máquinas de Estados Finitos. Aula 19 Prof. Abel Guilhermino

Máquinas de Estados Finitos. Aula 19 Prof. Abel Guilhermino Máquinas de Estados Finitos Aula 19 Prof. Abel Guilhermino Definição Um sistema seqüencial deve ter a capacidade de capturar a influência de todas as entradas passadas sobre as saídas atuais e futuras.

Leia mais

UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim

UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim unesp UNIVERSIDADE ESTADUAL PAULISTA Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim 1 Atividades de Recuperação Final Sistemas Digitais II

Leia mais

Correção das Instruções de Operação

Correção das Instruções de Operação Drive Technology \ Drive Automation \ System Integration \ Services Correção das Instruções de Operação MOVITRAC LTP-B/LTX, LTP-A, LTE-B Edição 03/2013 20133510 / BP SEW-EURODRIVE Driving the world Índice

Leia mais

As 10 bobagens mais comuns que as pessoas inteligentes cometem (Portuguese Edition)

As 10 bobagens mais comuns que as pessoas inteligentes cometem (Portuguese Edition) As 10 bobagens mais comuns que as pessoas inteligentes cometem (Portuguese Edition) Arthur Freeman, Rose Dewolf Click here if your download doesn"t start automatically As 10 bobagens mais comuns que as

Leia mais

Análise e Projeto de Circuitos Combinacionais e Sequenciais

Análise e Projeto de Circuitos Combinacionais e Sequenciais Análise e Projeto de Circuitos Combinacionais e Sequenciais Referência bibliográfica: - Digital Design: Principles and Practices - Wakerly - Elementos de Eletrônica Digital Idoeta e Capuano - Introduction

Leia mais

Instruções de Montagem Assembly instructions

Instruções de Montagem Assembly instructions Instruções de Montagem Assembly instructions Material que você precisará Material you'll need 1. Cola branca White glue 2. Canetas ou lápis coloridos Color markers or pencils Dicas úteis Useful tips Leia

Leia mais

PCS3225. Sistemas Digitais II. Biestáveis em VHDL. Biestáveis em VHDL. Marcos A. Simplicio Jr.

PCS3225. Sistemas Digitais II. Biestáveis em VHDL. Biestáveis em VHDL. Marcos A. Simplicio Jr. PCS3225 Sistemas Digitais II Biestáveis em VHDL Marcos A. Simplicio Jr. Slides baseados em material de Edson Midorikawa e Bruno Albertini PCS3225-2015 1 Tópicos VHDL: recapitulação Circuitos sequenciais

Leia mais

LATCHES e FLIP-FLOPs. Aula 9 GRECO-CIN-UFPE. Chaveamento de sinais eletrônicos usando Latchs RS. Chaveamento de sinais eletrônicos usando Latch RS

LATCHES e FLIP-FLOPs. Aula 9 GRECO-CIN-UFPE. Chaveamento de sinais eletrônicos usando Latchs RS. Chaveamento de sinais eletrônicos usando Latch RS es e Flip-FlopsFlops LAHE e FLI-FLOs omo implementar uma célula de memória? r n- r n-2 r n-3 r n-4 r egistrador de n bits Aula 9 GEO-IN-UFE célula {,} = bit de informação Flip-Flop/esFlop/es entradas omponente

Leia mais

Units 3 and 4. 3rd Bimester Content. Future Predictions. Life events. Personality adjectives. English - Leonardo Bérenger and Aline Martins

Units 3 and 4. 3rd Bimester Content. Future Predictions. Life events. Personality adjectives. English - Leonardo Bérenger and Aline Martins 3rd Bimester Content Life events Be going to Future Predictions Be going to x Will Units 3 and 4 First Conditional Personality adjectives EVALUATION CRITERIA CONTENT TOPICS EVALUATION CRITERIA 3rd Bimester

Leia mais

Descreva em VHDL, simule no simulador logico e sintetize usando uma ferramenta de CAD para FPGA :

Descreva em VHDL, simule no simulador logico e sintetize usando uma ferramenta de CAD para FPGA : UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMATICA LISTA DE EXERCÍCIOS DE SISTEMAS DIGITAIS Prof. Fernanda Gusmão de Lima Kastensmidt E Marcelo Porto (aluno mestrado PPGC) Descreva em VHDL,

Leia mais