Técnicas de projeto para EMC e integridade do sinal Parte 5 projeto de PCB e layout

Tamanho: px

Começar a partir da página:

Download "Técnicas de projeto para EMC e integridade do sinal Parte 5 projeto de PCB e layout"

Yago Benevides Estrela
7 Há anos
Visualizações:

1 PSE Projeto de Sistemas Embarcados Técnicas de projeto para EMC e integridade do sinal Parte 5 projeto de PCB e layout Curso: Doutorado Alunos: Menaouar Berrehil El Kattel e Robson Mayer Professor: Dr. Joselito Anastacio Heerdt 09/10/2014 1

2 Introdução Com o emprego de técnicas adequadas para projeto de circuitos em PCBs, é possível reduzir os custos de fabricação, as intervenções e o tempo de desenvolvimento do produto. Quando o produto esta em conformidade com o EMC, é lançado mais rapidamente no mercado e os riscos de falha são menores. 2

3 1- Fronteira entre planos internos e externos - Circuitos, cabos, e demais componentes externos ao PCB estão sujeitos a uma maior interferência eletromagnética (EM). - Componentes internos ao PCB também podem sofrer interferências (RF) como; cabos, conectores, jumpers. - Utilizar um PCB único com todos os circuitos necessários é o ideal para atender aos requisitos de EMC. 3

4 2 - Fronteira no plano interno Os circuitos devem ser subdivididos em: Circuitos de alta frequência; Circuitos ruidosos; Circuitos potencialmente ruidosos; Circuitos sensíveis; Circuitos mais susceptíveis (vulneráveis). Um circuito mais ou menos ruidoso vai depender da taxa de variação da tensão e corrente que são submetidos (dv/dt e di/dt). 4

5 3 - Afastamento - Os circuitos devem ser afastados entre si, posicionados em zonas específicas no PCB e afastados das bordas (15mm). - Os componentes de supressão devem ser montados na borda da placa e na face onde as conexões externas não feitas. 5

6 6

7 4 - Colocação de componentes e trilhas - Os componentes mais ruidosos ou sensíveis em cada área devem ser posicionados primeiro, e o mais próximo do centro de suas áreas e tão longe de cabos ou fios possível. Por exemplo: Circuitos osciladores, circuitos digitais, micro controladores (ruidosos), bobinas, transformadores, dissipadores de calor, circuitos analógicos, e amplificadores. - Circuitos osciladores e digitais (sinais muito ruidosos) devem ser os próximos a serem roteados, e devem ser posicionados em um único plano no PCB ao lado de um plano 0V. 7

8 4 - Colocação de componentes e trilhas - Os barramentos de alta velocidade, I/O, devem ser roteados da mesma forma que os circuitos digital apresentados. - Trilhas de circuitos mais sensíveis, circuitos de medição e sensores devem ser roteados de forma a evitar cruzamentos com circuitos ruidosos, e afastados dos mesmos. - Circuitos diversos como os circuitos de potência, digitais e analógicos devem ser roteados e posicionados de forma cuidadosa, respeitando os critérios mencionados. 8

9 5 - Planos de referência - Os planos de referência são muito utilizados em circuitos de alta frequência e muito densos para evitar problemas com interferência, para garantir a integridade dos sinais e reduzir as indutâncias parasitas do circuito. - Os planos de terra ou 0V garantem que as correntes de retorno circulem ou se espalhem pelo plano, e não passem por trilhas de outros circuitos. - Os planos de referência ou 0V devem estar em todos os circuitos e componentes conectados a ele. 9

10 5 - Planos de referência - O plano deve envolver os terminais do componente, criando uma rede entre os mesmos, conforme figura abaixo. 10

11 5 - Planos de referência - As conexões com o plano e o componente devem ser feitas de forma a reduzir ao máximo a distância da trilha e as impedâncias do circuito. 11

12 6 - Desacoplamento da fonte de alimentação - Manter a impedância da fonte menor ou igual a 1Ω para frequências entre 150kHz até 1GHz. (alguns componentes requerem <=0,1Ω); - Minimizar indutâncias das trilhas no projeto do PCB; - Reduzir os laços de corrente do PCB; - Usar capacitores grandes de desacoplamento nas saídas e entradas de conectores de alimentação (100uF); 12

13 6 - Desacoplamento da fonte de alimentação - Usar capacitor eletrolítico de baixa impedância em 3MHz. (ou Tântalo, polipropileno); - Colocar capacitores de desacoplamento próximo dos pinos de alimentação dos Cis; 13

14 6 - Desacoplamento da fonte de alimentação - self-resonant frequency (SRF) - frequência de auto ressonância (depende da sua capacitância e indutância, dos terminais e vias); 14

15 6 - Desacoplamento da fonte de alimentação - Combinar capacitores SMD de estruturas tipo NP0/C0G (para altas frequências, tem baixa impedância, baixo drift, maior precisão); - Os planos também geram capacitâncias parasitas em altas frequências. Evitar planos retangulares grandes e uniformes. Colocar capacitores de desacoplamento entre os planos (1 à 10nF). 15

16 7 - Linhas de transmissão - Para circuitos que operam em altas frequências, com tempos rápidos de subida e descida (2ns), as trilhas devem ser curtas, tipicamente 30mm (Comunicações, memórias, osciladores); - Sinais de alta frequência (ou mais críticos) devem seguir paralelamente a um plano terra e preferencialmente a um plano de alimentação também; - Utilizar buffer reduz bastante a carga da linha de transmissão e deve ser utilizado próximo de conectores e vias (Sinais de alta frequência, reduz circulação de altas corrente de pico) 16

17 8 - Mudança de layers - Sinais de alta frequência (ou mais críticos) devem ser roteados primeiro e evitar a mudança de planos. Se necessita mudar, fazer o mais próximo possível do componente destino; - Utilizar componentes SMD e micro chips conectados a estas trilhas (tipo BGA ); - Adicionar impedâncias nas trilhas, reduz as variações abruptas dos sinais e a EMC. - Utilizar 4 layers ou mais (custo/benefício, pois 4 layers não deve custar mais de 20% de um PCB com 2 layers). 17

18 Para 4 Layers: Técnicas abordadas no PCB 9 - Disposição dos Layers no PCB 1-Linhas de transmissão de CIs e demais sinais críticos. 2-Plano de terra (0V). 3-Positivo da fonte (+Vcc). 4-Sinais não críticos. 18

19 9 - Disposição dos Layers no PCB Para 8 Layers: 1-Plano de terra (0V). 2-Sinais mais críticos, e rotear em 90º com layer 3 para reduzir crosstalk. 3-Sinais mais críticos, e rotear em 90º com layer 2 para reduzir crosstalk. 4-Plano de terra (0V). 5-Positivo da fonte (+Vcc). 6-Sinais não críticos e outros sinais, rotear em ângulos retos com layer 7 para reduzir crosstalk. 7-Menos críticos e outros sinais, rotear em 90º com layer 6 para reduzir crosstalk. 8-Plano de terra (0V). 19

20 Para 8 Layers: Técnicas abordadas no PCB 9 - Disposição dos Layers no PCB Definição: Crosstalk ou Diafonia, é o acoplamento eletromagnético entre trilhas do PCB que estejam muito próximas umas das outras causando interferências internas ao próprio sistema. 20

21 Referências: [1] Design Techniques for EMC & Signal Integrity Part 5 PCB Design and Layout, Feb

Documentos relacionados

Instrumentação Eletrônica. Marcell Brenner

Instrumentação Eletrônica. Marcell Brenner Instrumentação Eletrônica Marcell Brenner AGENDA 1. Apresentação 2. Introdução 3. Conceitos 4. Soluções 2 APRESENTAÇÃO Compatibilidade Eletromagnética Consiste em uma metodologia de desenvolvimento visando