Universidade Federal de Mato Grosso do Sul. Implementação de um Sistema Simplificado de Memória Cache

Transcrição

1 Universidade ederal de Mato Grosso do Sul acom - aculdade de Computação Linguagem de Programação Orientada a Objetos Prof. Me. Liana Duenha Implementação de um Sistema Simplificado de Memória Cache O objetivo geral deste trabalho é fixar conceitos de programação orientada a objetos para descrever um sistema parametrizável de memória cache baseado. 1 Componentes do sistema de memória Todos os componentes do sistema que será implementado são versões simplificadas de componentes reais utilizados nos computadores atuais. Segue a descrição dos principais componentes do sistema: WORD: tamanho da palavra em bits MAX RAM: quantidade de células da memória principal (ou quantidade de endereços). Pode-se assumir que sempre será uma potência de 2 menor ou igual a MAX BLOCK: quantidade de blocos de cache. Pode-se assumir que sempre será uma potência de 2 menor ou igual a N WORKERS: quantidade de unidades de processamento e, consequentemente, quantidade de caches do sistema. A Memória Principal (MP) consiste em um vetor de MAX RAM posições (ou células) de WORD bits cada. Do ponto de vista do comportamento da memória, duas operações são permitidas: leitura de um dado de WORD bits e escrita de um dado de WORD bits. Um dado é um valor de WORD bits armazenado na memória. Um endereço da memória principal é um valor de log 2 (MAX RAM) bits que pode assumir valores de 0 a MAX RAM-1. A Memória Cache (MC) é uma memória auxiliar, localizada mais perto do processador, conceitualmente mais rápida e com capacidade menor que a MP. Neste sistema, a MC é mapeada diretamente e tem capacidade de armazenamento de MAX BLOCK blocos. 1

2 Um Bloco de Cache (BC) é uma linha da memória cache. Cada bloco contém os campos tag, valid e data. O campo valid é um valor booleano que representa um bit de validade do bloco. Se valid=false, o bloco é inválido, e nesse caso os demais campos armazenam lixo. Se valid=true, então o bloco é válido e a semântica dos demais campos é a seguinte: o campo data armazena uma cópia de um dado WORD bits que foi copiado da memória principal; o campo tag armazena um valor de N bits retirado da parte mais significativa do endereço de memória principal do dado armazenado em data. Inicialmente, todos os blocos de cache são inválidos. O valor de N é dependente da quantidade de bits do endereço de MP (log 2 (MAX RAM)) e da quantidade de bits do endereço do bloco de cache (log 2 (MAX BLOCK)); mais especificamente, N = log 2 MAX RAM log 2 (MAX BLOCK). Um endereço de bloco de cache é um valor de log 2 (MAX BLOCK) bits que armazena um valor entre 0 e 255 (ou 00h a 0xh) que representa unicamente um bloco da memória cache. O diretório é uma estrutura que contém informações sobre cada bloco de cache do sistema. Para cada bloco, o diretório deve conter, pelo menos: o estado do bloco e uma lista das caches que contém o bloco com valor consistente com a memória; O comportamento do sistema de diretório será descrito posteriormente. O gerenciador é um componente responsável por gerar solicitações de leitura e escrita em endereços válidos de memória. Esse componente substitui uma unidade de processamento no sistema (o processador, por exemplo). As solicitações de escrita e leitura devem ser fornecidas como entrada em um arquivo texto cujo formato exato será explicado posteriormente. Além disso, esse componente é responsável por coletar informações estatísticas sobre o sistema de cache. O sistema será avaliado de acordo com as saídas geradas por esse componente e a descrição exata do arquivo de saída será explicado posteriormente. 2 Comportamento do sistema de memória Para descrever o comportamento da cache, utilizaremos um exemplo onde exemplo onde WORD=32, MAX RAM=64K e MAX BLOCK=256. As primeiras informações que conseguimos extrair são: a memória principal possuim endereços de 0 a 64K-1 ou, analogamente, de 0 a 0xh; cada endereço de memória possui 16 bits; cada célula endereçavel de memória armazena um dado de 32 bits; os endereços de blocos de cache possuem 8 bits; 2

3 o campo tag possui 8 bits; Na cache mapeada diretamente, uma determinada palavra da memória principal só pode ocupar uma única posição na cache. Assim, diferentes dados de memória podem ser carregados na mesma posição da cache, porém não é possível que dois dados ocupem a mesma posição da cache ao mesmo tempo. Apenas 8 bits são necessários para endereçar um bloco de cache em uma cache de 256 blocos. Desta forma, os 8 bits menos significativos do endereço de MP serão utilizados para endereçar o bloco de cache e os demais bits serão utilizados como tag do endereço. endereços de MP MP endereços de bloco de MC MC C 3A00 C A0000 0A25787C 05A2012D bits 00 C T T A2012D valid tag data Obs: todos os valores numéricos na figura estão representados na base hexadecimal. igura 1: Considere o exemplo na igura 1. O valor 0x h está armazenado no endereço 0x0000h e o valor 0x0A25787Ch no endereço 0x3A00h da MP. Se for realizado um acesso para leitura do endereço 0x0000h da MP, os 8 bits menos significativos do endereço (00h) serão utilizados para endereçar o bloco de cache que correponde a esse endereço. Como o bloco é válido, a tag do endereço (8 bits mais significativos) devem ser comparados com o campo tag do bloco; considerando que esses valores são iguais, o dado armazenado no campo data corresponde ao dado que está sendo buscado. Esse é um caso de HIT na leitura. Nesse caso, a requisição de leitura será atendida pela cache e não haverá modificações no bloco. Em seguida, suponha que seja realizado um acesso também para leitura do endereço 0x3A00h da MP. Os 8 bits menos significativos (00h) serão utilizados para endereçar o bloco de cache correspondente; como o bloco está válido, será realizada a comparação das tags. Nesse caso, a tag do endereço é 3Ah e a tag do bloco da cache armazena 00h; isto significa que o dado que está sendo buscado não está na cache: 3

4 esse é um caso de MISS na leitura. Ao ocorrer um miss de leitura, o valor deve ser buscado na memória principal e os campos tag e data do bloco devem ser atualizados corretamente (o campo tag deve armazenar 3Ah e o campo data deve armazenar 0A25787Ch). Duas diferentes políticas de escrita devem ser avaliadas. Na política writethrough, nos casos de HIT e MISS de escrita, tanto o bloco de cache deve atualizado com o novo dado (campo data) quanto a célula correspondente da memória principal. Na política write-back, nos casos de HIT e MISS de escrita, apenas o bloco de cache deve ser atualizado com o novo dado (campo data). A memória principal só será atualizada quando o bloco correspondente precisar ser substituído na cache. 3 Coerência de cache Agora que já descrevemos o comportamento de cada cache do sistema, vamos estender o sistema considerando a possibilidade de múltiplas unidades de processamento e, consequentemente, múltiplas caches. Consideremos um sistema onde há N WORKERS unidades de processamento, cada unidade com sua cache particular e que as unidades de processamento compartilham dados armazenados em uma memória compartilhada (MP). Um sistema multiprocessado como este precisa manter algum protocolo de coerência de cache, para garantir a corretude dos dados presentes nas memórias caches locais. Por conveniência, assumiremos que todas as caches do sistema possuem a mesma configuração (quantidade de blocos, estrutura do bloco e política de escrita) e adotaremos uma versão simplificada de protocolo de coerência baseado em diretórios. Um diretório é uma estrutura compartilhada por todas as unidades de processamento, responsável por armazenar informações de estado sobre cada bloco de cache. Um diretório armazena, pra cada bloco de cache, os seguintes campos: dirty: valor booleano que representa se o bloco em questão está sujo, ou seja, se foi sobrescrito por alguma cache e está inconsistente com MP. estado: valor inteiro que indica o estado do bloco de cache. Um bloco pode estar em um dos três distintos estados: 0: o bloco não está em nenhuma cache do sistema; 1: o bloco está apenas em uma cache do sistema e o seu valor pode não ser consistente com a memória (essa informação depende do bit dirty); 2: o bloco está em uma ou mais caches do sistema e o valor em todas elas é consistente com a memória; cachelist: lista de caches de contém o bloco; 4

5 3.1 Máquina de estados considerando cache write-through: se X está no estado 0: Leitura: Caso de READ-MISS. Ação: uma leitura na memória será realizada e o bloco X será armazenado na cache do processador P 1. O estado do bloco X no diretório deve passar para 1 e a cache C 1 deve ser inserida na lista de caches que contém o bloco X. Escrita em cache write-through: Caso de WRITE-MISS. Ação:uma escrita na memória será realizada e o bloco X (já com o novo valor) será armazenado na cache do processador P 1. O estado do bloco X no diretório deve passar para 1 e a cache C 1 deve ser inserida na lista de caches que contém o bloco X. Escrita em cache write-back: Caso de WRITE-MISS. Ação: uma leitura na memória será realizada e o bloco X será armazenado na cache do processador P 1. O dado no bloco X da cache deve ser atualizado com o novo valor e o diretório deve ser atualizado (bit dirty deve ser atualizado para true, o estado do bloco X no diretório deve passar para 1, e a cache C 1 deve ser inserida na lista de caches que contém o bloco X. se X está no estado 1: Leitura: O diretório deve ser acessado; se a cache que contém o dado é do processador que está fazendo a solicitação de leitura, então temos um READ-HIT. Nenhuma ação nesse caso. Senão, temos um READ-MISS. Suponha que a cache C 1 contém o bloco atualizado e que o processador P 2 está fazendo a requisição. Nesse caso, o dado deve ser buscado na cache C 1 e copiado para o bloco correspondente à cache C 2 (cache do processador P 2 ). A entrada deste bloco no diretório deve ser atualizado (dirty permanece em false, inserção de mais uma entrada em cachelist e mudança de estado para 2). Escrita: O diretório deve ser acessado; se a cache que contém o dado é do processador que está fazendo a solicitação de leitura, então temos um WRITE-HIT; senão, temos um WRITE-MISS. Ação em caso de WRITE- HIT: escreve o novo valor no bloco correspondente e atualiza diretório (bit dirty = true). Se a cache é write-through, é necessário escrever o dado na memória (e nesse caso bit dirty = false). Ação em caso de WRITE-MISS: Suponha que a cache C 1 contém o bloco atualizado e que o processador P 2 está fazendo a requisição. Nesse caso, o dado deve ser buscado na cache C 1 e copiado para o bloco correspondente à cache C 2 (cache do processador P 2 ). O bloco na cache C 1 deve ser invalidado e a entrada deste bloco no diretório deve ser atualizado (dirty = true, retirada de C 1 da cachelist do bloco e estado permanece em 1). Novamente, se a cache é write-through, é necessário escrever o dado na memória (e nesse caso bit direty = false). 5

6 se X está no estado 2: Leitura: O diretório deve ser acessado; se a cache do processador que está fazendo a solicitação está na cachelist do bloco, então temos um READ- HIT. Nenhuma ação nesse caso. Senão, temos um READ-MISS. Suponha que a cache C 1 contém o bloco atualizado e que o processador P 2 está fazendo a requisição. Nesse caso, o dado deve ser buscado na cache C 1 e copiado para o bloco correspondente à cache C 2 (cache do processador P 2 ). A entrada deste bloco no diretório deve ser atualizado (dirty permanece em false, inserção de mais uma entrada em cachelist e estado permanece em 2). Escrita: O diretório deve ser acessado; se a cache do processador que está fazendo a solicitação está na cachelist do bloco, então temos um WRITE- HIT; senão, temos um WRITE-MISS. Ação em caso de WRITE-HIT: escreve o novo valor no bloco correspondente, invalida o bloco em todas as caches que armazenam o bloco, atualiza diretório (bit dirty = true, remove todas as entradas de cachelist e insere a entrada correspondente à cache que passará a conter o bloco). Sea cache é write-through, é necessário escrever o dado também na memória (e bit dirty = false). Ação em caso de WRITE-MISS: Suponha que a cache C 1 contém o bloco atualizado e que o processador P 2 está fazendo a requisição. Nesse caso, o dado deve ser buscado na cache C 1 e copiado para o bloco correspondente à cache C 2 (cache do processador P 2 ). O bloco deve ser invalidado em todas as caches da cachelist do bloco, entrada deste bloco no diretório deve ser atualizado (dirty = true, remove todas as entradas de cachelist e insere a entrada correspondentes à cache que passará a conter o bloco). Se a cache é writethrough, é necessário escrever o dado também na memória (e bit dirty = false). Sempre que um bloco for substituído em uma cache, o diretório deve ser consultado e atualizado corretamente. Se a cache obedece política write-back é necessário escrever o dado na memória antes de substituí-lo na cache. 4 Entrada e saída O componente gerenciador é o responsável por disparar as solicitações de leitura e escrita para o sistema de memória de acordo com o arquivo fornecido como entrada. O arquivo de entrada deve ter o nome in.txt e deve conter os parâmetros para a instanciação dos componentes do sistema (memória, cache, etc) e a lista de requisições. Uma requisição é definida pelo índice da unidade de processamento que realiza a solicitação (pode ser um valor entre 0 e N WORKERS-1), seguida pelo código R ou W (representando uma requisição de leitura ou escrita, respectivamente). Uma solicitação 6

7 de leitura é seguida pelo endereço de MP, apenas. Uma solicitação de escrita possui, além do endereço de MP, o dado que deve ser escrito. WORD MAX_RAM MAX_BLOCKS N_WORKERS I R END I W END DATA I W END DATA I R END Exemplo: 32 // cada célula de memória possui de 32 bits // a memória possui 64K células 256 // as caches possuem 256 blocos cada uma 4 // existem 4 unidades de processamento e 4 caches no sistema 0 R 0 // P0 solicita leitura do endereço 0 de MP 1 W // P1 solicita escrita do valor 10 no endereco 100 de MP 2 R 0 // P2 solicita leitura do endereco 0 de MP 2 W // P2 solicita escrita do valor 200 no endereco 0 de MP 3 W // P3 solicita escrita do valor 500 no endreco 100 de MP Devem ser realizadas duas execuções sobre os mesmos dados, uma utilizando política de escrita write-through e outra utilizando política write-back. O arquivo de saída out.txt não possui um formato fixo, mas deve conter, pelo menos, os seguintes dados: quantidade de acessos à memória principal para leitura quantidade de acessos à memória principal para escrita quantidade de HITS de leitura/escrita na cache quantidade de MISSES de leitura/escrita na cache quantidade de substituições de blocos de cache Os mesmos dados devem ser fornecidos considerando as execuções com políticas write-through e write-back. 7

8 5 Requisitos e Avaliação 1. A função main deve ser extremamente simples. Algo como: int main () { Gerenciador g; g.buildmemorysystem(); g.startsimulation(); g.generateoutput(); } return 0; 2. A classe que representa a cache deve ser abstrata e duas outras classes concretas devem ser derivadas desta classe para implementar as caches com políticas de escrita write through e write back. 3. Todo o sistema deve ser parametrizável utilizando os dados WORD, MAX RAM, MAX BLOCKS e N WORKERS. 4. O trabalho de implementação pode ser feito em duplas e deve ser entregue via moodle até dia 19 de novembro, às 23:55h (horário do moodle!!!). 8