Como o número está em hexadecimal, cada algarismo pode conter 16 possibilidades de símbolos.

Transcrição

1 1- Quantos números hexadecimais com três algarismos distintos existem cujo valor é maior do que o número hexadecimal 100? a) 4096 b) 3996 c) 3840 d) 3360 e) 3150 Resposta: e Como o número está em hexadecimal, cada algarismo pode conter 16 possibilidades de símbolos. Como o problema informa que os algarismos são distintos, então a possibilidade dos algarismos vão diminuindo. O algarismo da esquerda não pode ser zero porque neste caso o valor seria menor que (100)h, sendo assim ele só poderá valer as outras 15 possibilidades. O algarismo do meio, a princípio, poderia ter as 16 possibilidades, como o da esquerda já ocupou uma, então ele só poderá ter 15 possibilidades. O algarismo da direita, a princípio, poderia ter as 16 possibilidades, como já foram usadas 2 nos algarismos anteriores, então ele só poderá possuir 14 possibilidades. Agora que sabemos as possibilidades de cada um dos algarismos, é só realizar o produto deles e teremos a combinação. Combinação = 15 x 15 x 14 Combinação = 3.150

2 2- Ao converter o número da base binária para as bases decimal, hexadecimal e octal, obtêm-se, respectivamente, os valores a) b) c) d) e) Resposta: d

3 3- Em um computador hipotético, onde os números são armazenados utilizando-se exatamente 8 bits no formato de complemento a dois, o resultado da operação de adição de 77 com 90 será (todos os números estão representados na base 10): a) -167; b) - 89; c) 27; d) 89; e) 167. Resposta: b Como o bit mais significativo vale 1, o valor é negativo. Convertendo para o seu equivalente positivo, isto é, multiplicar por -1 temos: X = X = X + 1 = Convertendo para decimal temos ( )b = (89)d Como vimos que o número é negativa, o resultado é (-89)d

4 4- Questão Em um computador que possui a configuração de memória dada pela figura acima e o valor do registrador-índice dado por 2, é executado o comando Qual valor será copiado para o registrador se o comando usar, respectivamente, os modos de endereçamento imediato, direto, indireto e indexado? a) B0A4, 00A0, CCF0, FFFF b) B0A4, 00A0, B0A4, 00A2 c) 00A0, B0A4, B0A4, 00A2 d) 00A0, B0A4, CCF0, 00A2 e) 00A0, B0A4, CCF0, FFFF Resposta: e

5 5- O hardware de um sistema microprocessado foi projetadopara funcionar com uma memória de 20 bits de endereçamento e palavra de 16 bits. Se neste sistema já estão instalados KB de memória, qual a quantidade máxima de memória possível para expansão, em KB? a) b) 924 c) 768 d) 512 e) 256 Resposta: a

6 6- Um computador tem um registrador R e um conjunto de instruções de um operando, todas com modo de endereçamento indireto. Três destas instruções são especificadas a seguir. LD : Copia da memória principal para o registrador R. AC: Adiciona da memória principal ao registrador R. ST: Move do registrador R para a memória principal. Considere o programa apresentado abaixo, executado no computador, acessando o bloco de memória principal, cuja situação inicial é mostrada a seguir. a) 00H b) 04H c) 0AH d) 10H e) 1CH Resposta: e Considere que tanto o endereçamento quanto os valores envolvidos nas operações utilizam apenas um byte de memória cada. Após a execução do programa, qual será, em hexadecimais, a soma dos valores armazenados no bloco de memória?

7 a) 10. b) 15. c) 20. d) 35. e) Um disco rígido X gasta 30 segundos para realizar a leitura de Z, que é um arquivo. Se um disco rígido Y tem um desempenho de leitura 50% superior em relação a X, em quantos segundos Y realiza a leitura de Z? Resposta: c Dado Taxa de X = Dado Taxa de Y = Tempo_Y Taxa de Y Desempenho = Taxa de X Desempenho = 1,5 (50% mais rápido) Dado Tempo_Y Tempo_Y 1,5 = = Dado ,5 = Tempo_Y 30 Tempo_Y = ,5 Tempo_Y = 20 segundos

8 8- Supondo operação em dois modos: paralelo - com todos os processadores totalmente utilizados, serial - com apenas um processador em uso, que fração da computação original pode ser seqüencial para obter uma aceleração igual a 90 com 120 processadores? a) 0,25% b) 0,28% c) 0,33% d) 0,54% e) 0,75% Resposta: b 90 = 1/((FP/120)+(1-FP)) 9/12 FP FP = 1 3/4 FP - 90 FP = FP GP = FP = 356 FP = 356/357 FP = 0, FS = 1-FP FS = 0,002802

9 9- Um computador projetado com 512 endereços tem possibilidade de armazenar, na memória principal, 512 células (endereçadas desde a posição 0 até a posição 511). Sabendo-se, que para esse computador, cada célula é projetada para armazenar 10 bits (palavras de 10 bits), considere as afirmações a seguir. I - Esse computador tem a capacidade de armazenar kbits. II - O registrador de dados da memória armazena 10 bits e a barra de dados também permite a passagem de 10 bits simultaneamente. III - O registrador de endereço de memória e a barra de endereços armazenam, no mínimo, 9 bits para que seja possível o acesso a todas as posições de memória. Está(ão) correta(s) a(s) afirmação(ões) a) I, apenas. b) II, apenas. c) I e II, apenas. d) II e III, apenas. e) I, II e III. Resposta: d

10 10- A CPU é responsável pelo funcionamento sincronizado de todos os dispositivos de um sistema de computação, a fim de que eles contribuam adequadamente para a execução de uma instrução de máquina. Para cumprir seu papel, uma CPU possui diversos componentes como a unidade de controle (UC), o contador de instrução (CI) e o registrador de instrução (RI). Nessa perspectiva, analise as funções a seguir. I - Buscar e transferir para a CPU a instrução de máquina a ser executada. II - Interpretar a instrução de modo a identificar qual a operação a ser realizada pela unidade aritmética e lógica (UAL). III - Emitir os sinais de controle e de sincronismo necessários à execução da operação que acabou de ser interpretada. É(São) função(ões) da UC a) I, apenas. b) II, apenas. c) I e II, apenas. d) II e III, apenas. e) I, II e III. Resposta: e

11 11- A taxonomia de Flynn é utilizada para classificar sistemas de processamento paralelo. A figura abaixo apresenta uma das categorias definidas por Flynn. Qual das arquiteturas a seguir pertence à categoria mostrada acima? a) Uniprocessador. b) Processadores vetoriais. c) SMP. d) UMA. e) Cluster. Resposta: b (Também conhecida como SIMD - Single Instruction Stream, Multiple Data Stream)

12 12- A denominação SMP refere-se tanto à arquitetura de hardware do computador quanto ao comportamento do sistema operacional que reflete esta arquitetura. Um SMP é um sistema de computador independente sobre o qual é INCORRETO afirmar que a) existem dois ou mais processadores similares, com capacidade de computação compatível e que compartilham a mesma memória principal e facilidades de E/S. b) o sistema é controlado por um sistema operacional integrado, que provê interação entre os processadores e seus programas, em nível de tarefas, de arquivos e de dados. c) os processadores são conectados entre si por meio de um barramento ou de outro esquema de conexão interno, de forma que o tempo de acesso à memória é aproximadamente o mesmo para cada processador. d) para resolver o problema de coerência de cache, utiliza um único cache para todos os processadores e adota a política de escrita direta onde as operações de escrita são usualmente efetuadas apenas sobre a cache, sendo a memória principal atualizada somente quando a linha correspondente é removida da cache. e) como todos os processadores são capazes de desempenhar as mesmas funções, em um multiprocessador simétrico, uma falha em um único processador não causa a parada do sistema, podendo continuar a funcionar, com desempenho reduzido. Resposta: d

13 13- Durante uma apresentação das arquiteturas RISC e CISC, um analista fez as afirmativas a seguir. I - O pipelining é uma técnica utilizada em arquiteturas RISC pela qual várias instruções são sobrepostas na execução, tirando proveito do paralelismo que existe entre as ações necessárias para executar uma instrução. II - Em uma arquitetura RISC, todas as operações sobre dados se aplicam a dados em registradores, sendo que as únicas operações que afetam a memória são as operações de carga e armazenamento que movem dados da memória para um registrador ou de um registrador para a memória, respectivamente. III - A arquitetura MIPS é uma arquitetura CISC que apresenta uma série de registradores de uso geral, além de ser caracterizada por apresentar uma operação elementar por ciclo de máquina. Está(ão) correta(s) a(s) afirmativa(s) a) I, apenas. b) II, apenas. c) III, apenas. d) I e II, apenas. e) I, II e III. Resposta: d OBSERVAÇÃO MIPS, acrônimo para Microprocessor without interlocked pipeline stages (Microprocessador sem estágios interligados de pipeline - não confundir com o outro significado de "MIPS"), é uma arquitetura de microprocessadores RISC desenvolvido pela MIPS Computer Systems. O MIPS é uma arquitetura de processadores RISC desenvolvida pela MIPS Computer Systems. Em meados de 1990s estimou-se que um em cada três microprocessadores RISC era MIPS. Os processadores MIPS são usados em aplicações tais como: Computadores da Silicon Graphics; muitos sistemas embarcados; Dispositivos com Windows CE; Roteadores da Cisco Videogames como Nintendo 64 e PlayStation.

14 14- Questão Em arquiteturas RISC, a figura acima é utilizada para representar um(a) a) ALU. b) Registrador. c) Memória. d) LRU. e) TLB. Resposta: a

15 15- Sobre o processamento paralelo e distribuído, assinale a afirmação correta. a) A computação paralela é caracterizada pelo uso de vários processadores para executar uma computação de forma mais rápida, baseando-se no fato de que o processo de resolução de um problema pode ser dividido em tarefas menores, que podem ser realizadas simultaneamente através de algum tipo de coordenação. b) A execução de tarefas em um ambiente de processadores distribuídos com acoplamento fraco prevê que a memória seja compartilhada entre os processos trabalhadores. c) Em programação paralela não é necessário se conhecer a arquitetura de comunicação entre processadores para elaborar os programas. d) Um grid computacional pode ser formado por diversos computadores, heterogêneos, que não podem estar distribuídos via Web por problemas de segurança. e) Um sistema distribuído fortemente acoplado é formado por um ambiente de computadores dotados de memória e sistema operacional próprios, que se comunicam via switch. Resposta: a

16 16- Seja um computador que apresenta as seguintes características: sua palavra é de 8 bits e suas células da MP têm 8 bits. Sabe-se que a MP tem a capacidade de armazenar 64 K bytes e que as instruções, bem como qualquer dado, devem ter um número de bits que seja múltiplo inteiro das células da MP, para que nela possam ser armazenados. Quais os tamanhos de ACC, CI e o tamanho total da MP, em bits, para este computador? a) ACC 8 CI 8 Tamando da MP 2 16 b) ACC 8 CI 16 Tamando da MP 2 16 c) ACC 8 CI 16 Tamando da MP 2 19 d) ACC 16 CI 8 Tamando da MP 2 16 e) ACC 16 CI 16 Tamando da MP 2 19 Resposta: c

17 17- Se um computador tem uma MP com disponibilidade de armazenar 2 16 bits e possui barra de dados com tamanho de 16 bits, qual o tamanho mínimo do REM e do RDM? (Considere que a barra de dado tem o tamanho de uma palavra) a) 8 e 12 b) 8 e 16 c) 12 e 8 d) 12 e 12 e) 12 e 16 Resposta: e

18 18- Questão Considere que duas alternativas para melhorar o desempenho do computador sejam: diminuir o CPI de FPSQR para 2 ou diminuir o CPI médio de todas as operações de FP para 2,5. Compare essas duas alternativas de projeto, usando a equação de desempenho de CPU e calcule a aceleração obtida com a alternativa que apresentar melhor desempenho. Qual o valor da aceleração obtida? a) 1,09 b) 1,17 c) 1,28 d) 1,35 e) 1,40 Resposta: c

19 19- Seja S o resultado da soma dos números binários X e Y, onde: X= Y= Qual o valor de S em hexadecimal? a) BA b) A5 c) 59 d) 89 e) 137 Resposta: d X = Y = S = = (89)h

20 20- Em hexadecimal, qual o resultado da soma dos valores 1E + 3C? a) 63 b) 55 c) 5A d) 4F e) 4B Resposta: c 1E A B C D E F + 3C A = 10 5A B = 11 C = 12 D = 13 E = 14 F = 15

21 21- Uma UCP tem como funções básicas o processamento das instruções e o controle do sistema computacional. Dentre os procedimentos executados pela função de controle, está a execução de cada instrução. A execução de uma instrução se divide em ciclo de busca (fetch) e ciclo de execução. Dessa forma, é possível afirmar que: a) os registradores CI (contador de instruções), RI (registrador de instruções) e RDM (registrador de dados) sempre são atualizados no ciclo de busca da instrução. b) os registradores CI (contador de instruções), RI (registrador de instruções) e ACC (Acumulador) são atualizados somente no ciclo de execução da instrução. c) o RI (registrador de instruções) sempre é atualizado no ciclo de execução da instrução. d) no ciclo de execução das instruções o registrador CI (contador de instruções) nunca é alterado. e) toda instrução, ao ser executada, altera o registrador CI (contador de instruções). Resposta: a

22 22- Seja um computador cujas células da MP, Acumulador, Registradores de emprego geral, Registrador de Índice RDM e RI têm 8 bits. Seu barramento de endereços tem 16 bits. Suas instruções podem ter 1, 2 ou 3 bytes e obedecem ao formato que é definido a seguir. - Todas as instruções usam o Acumulador com 1o operando (implícito) e têm o seguinte significado: "Carregar o Acumulador com o 2o operando, explicitado pelo modo de endereçamento indicado pela instrução". - Os endereços são armazenados na Memória Principal com sua parte mais significativa na célula de endereço mais alto. - As memórias locais foram previamentre carregadas com os conteúdos abaixo: Registrador de índice: 02H; Registrador B: 23H; Registrador C: 14H. Considere o trecho da Memória Principal deste computador, mostrado na tabela abaixo. Quando o CI=2304, qual será o conteúdo do Acumulador após o processamento da instrução?

23 a) Acumulador = 1BH b) Acumulador = 0EH c) Acumulador = FFH d) Acumulador = EFH e) Acumulador = 23H Resposta: a

24 23- O resultado de , representado em 8 bits, em complemento a 2, é a) b) c) d) e) Resposta: a Como só temos 8 bits o valor é:

25 24- Seja A uma máquina hipotética com tempo de ciclo de 5 ns e sem paralelismo no nível de instrução. Assumindo-se que cada estágio demora um ciclo de relógio, qual opção indica uma latência e um número de estágios no pipeline de uma máquina hipotética B suficientes para que B tenha uma largura de banda de processador superior ao da máquina A? a) 12 ns de latência e 2 estágios. b) 14 ns de latência e 2 estágios. c) 20 ns de latência e 5 estágios. d) 24 ns de latência e 3 estágios. e) 28 ns de latência e 4 estágios. Resposta: c TP = Estágios x Freqüência Freqüência = 1/Tempo de Ciclo estágios TP = tempo de ciclo Latência = Tempo do Estágio (que neste caso é igual ao tempo de ciclo) Latência = Tempo de Ciclo Logo, para as cpus B temos: a) 2/12ns = 166,67 milhões de instruções por segundo b) 2/14ns = 142,86 milhões de instruções por segundo c) 5/20ns = 250,00 milhões de instruções por segundo d) 3/24ns = 125,00 milhões de instruções por segundo e) 4/28ns = 142,86 milhões de instruções por segundo onde nano (n) = 10-9 Para a CPU A temos: 1/5ns = 200,00 milhões de instruções por segundo

26 25- Em relação a métodos de chamada de sub-rotinas, pode-se afirmar que chamadas por a) valor com transferência real de dados não necessitam de armazenamento adicional. b) valor com transferência real de dados necessitam de mais um nível de endereçamento indireto. c) valor com transferência real de dados são eficientes para parâmetros de grande tamanho. d) referência não necessitam de espaço duplicado nem atividade de cópia. e) referência não necessitam de mais um nível de endereçamento indireto. Resposta: d

27 26- Para os micros padrão PC são feitas as afirmativas abaixo. I - O IrDA é um barramento sem fios onde a comunicação é feitas através de luz infravermelha. II - Um pulso de clock extra, adicionado ao ciclo de leitura ou escrita da memória é chamado wait state. III - Além de componentes básicos como portas IDE, as placas-mãe podem trazer outros componentes integrados (on-board) como placas de rede. Está(ão) correta(s) a(s) afirmativa(s): a) I, apenas. b) I e II, apenas. c) I e III, apenas. d) II e III, apenas. e) I, II e III. Resposta: e IrDA Infrared Data Association

28 27- Um disco rígido X grava um determinado arquivo A em 10 segundos, enquanto que um disco rígido Y grava o mesmo arquivo A em 8 segundos. O desempenho de gravação de Y em relação a X é: a) 25% superior. b) 20% superior. c) 8% superior. d) 20% inferior. e) 25% inferior. Resposta: a A taxa de gravação e dada por bytes/segundo. Se considerarmos que o arquivo A tem b bytes, temos as seguintes taxas: b bytes Taxa de X = segundos b bytes Taxa de Y = segundos Taxa de Y O desempenho de Y em relação a X é dado por: Taxa de X Ou seja: b bytes segundos Desempenho = b bytes segundos 10 segundos Desempenho = segundos Desempenho = 1,25 que quer dizer 25% superior.

29 28- Tendo por significado Reduced Instruction Set Computer, a tecnologia RISC representa uma alternativa à CISC. Assinale a alternativa que apresente a vantagem da tecnologia RISC em relação à CISC. a) Devido a tecnologia pipelined, os processadores alcançam duas a quatro vezes a performance dos processadores CISC usando tecnologia de semicondutor equivalente e os mesmos valores de clock. b) Devido ao processador trabalhar com instruções simples, o processador utiliza mais espaço no chip, funções extras como circuito de gerenciamento de memória e unidade aritmética armazenada num mesmo chip. c) Devido à complexidade do projeto, o sistema requer memória bem mais rápida para alimentar as instruções. d) Devido à alta tecnologia, a velocidade de processamento independe da qualidade do código submetido à execução. e) Devido às instruções para o processador serem simples e pequenas, ocorre diminuição da performance. Resposta: c

30 29- O registrador de uso específico, responsável pelo armazenamento do endereço da próxima instrução que a CPU deverá executar, é conhecido como: a) apontador de pilha ou stack pointer. b) supervisor principal ou main supervisor. c) registrador de estado ou program status. d) contador de instruções ou program counter. e) controlador de programas ou program controller. Resposta: d

31 30- Os computadores mais avançados implementam o conceito de paralelismo, ou seja, processamento simultâneo, que pode ocorrer de formas distintas. A forma de paralelismo em que cada instrução é subdividida em diversas partes e cada uma é executada em diferentes estágios da UCP é conhecida como: a) Pipeline. b) Overlay. c) Array Processor. d) Multifunctional CPU. e) Connection Machine. Resposta: a

32 31- O sistema binário representa a base para o funcionamento dos computadores. Assim, um odômetro binário mostra no display o número A representação desse número em decimal e em hexadecimal e o próximo número binário mostrado no display, serão, respectivamente: a) 175, AE e b) 175, EF e c) 175, AF e d) 191, EA e e) 191, FA e Resposta: c