Implementação de um Algoritmo Customizado para o Cálculo de FFT usando o NIOS (ALTERA)

Transcrição

1 Implementação de um Algoritmo Customizado para o Cálculo de FFT usando o NIOS (ALTERA) Sandro Binsfeld Ferreira - sbferreira@inf.ufrgs.br CMP Arquitetura e Organização de Processadores Programa de Pós graduação em Ciência da Computação PPGC Universidade Federal do Rio Grande do Sul - UFRGS Resumo O presente trabalho mostra um estudo da utilização da Plataforma NIOS da ALTERA no desenvolvimento de uma aplicação para o cálculo da Transformada Rápida de Fourier (FFT), utilizando o processador NIOS em cinjunto com uma função customizada em hardware (VHDL). É feita a comparação entre duas implementações usando o modelo. A primeira, com o uso das instruções do processador implementadas apenas em linguagem C, e a segunda com a multiplicação complexa implementada em VHDL e chamada em linguagem C sobre a forma de uma instrução customizada do processador. No trabalho, é descrito inicialmente o funcionamento da FFT, bem como sua aplicação em modernas técnicas de comunicação de dados. A seguir, é apresentada a plataforma de desenvolvimento NIOS da ALTERA, suas características de simulação conjunta do processador NIOS e de funções implementadas em FPGA. Os resultados são obtidos utilizando o modelo do processador NIOS implementado em uma placa STRATIX I, simulado utilizando o software Modelsim da Menthor Graphics. 1. Introdução Modernas técnicas de modulação têm propiciado o aumento das taxas de comunicações de dados, desde a faixa dos mil bits por segundo (kb/s) até a faixa dos milhões de bits por segundo (Mb/s). Uma destas técnicas, a modulação OFDM (Orthogonal Frequency Division Multiplexing ) possui ampla aplicação em comunicações de dados, sendo empregada tanto em comunicações com fio, como o ADSL (Asymmetric Digital Subscriber Line), como em comunicações sem fio, como o 1

2 WI-FI e o WIMAX. A componente chave da implementação desta técnica é a Transformada Rápida de Fourier (FFT). A implementação do cálculo da FFT em tempo real é um requisito essencial da modulação OFDM e requer a utilização de processadores dedicados e otimizados com esta finalidade. Este trabalho de otimização é facilitado com a utilização de ferramentas de integração entre software e hardware. Nesse trabalho é realizada uma implementação da FFT utilizando o processador NIOS 2 da ALTERA. A plataforma de desenvolvimento do processador NIOS 2, denominada NIOS II IDE, permite a customização do processador para a aplicação necessária, bem como a utilização de instruções implementadas em hardware. É feita a comparação entre resultados obtidos com o algoritmo implementado em linguagem C e resultados obtidos com o mesmo algoritmo implementado com o auxílio de uma função customizada em VHDL que calcula a multiplicação complexa inerente ao algoritmo. A apresentação do trabalho se inicia na Seção 2, com algumas características da FFT, juntamente com o algoritmo DIF Radix 2, que foi escolhido para a implementação. A seguir, na Seção 3, é apresentada de forma sucinta, a plataforma e a seqüência de desenvolvimento de aplicações para o processador NIOS 2. Logo a seguir, a Seção 4 apresenta alguns detalhes da implementação em software e em hardware, bem como alguns resultados obtidos para os dois casos e a comparação destes. Finalmente, são apresentadas algumas conclusões na Seção 5, sendo ressaltados os aspectos positivos da implementação. 2. FFT A Transformada Rápida de Fourier é um algoritmo de implementação rápida da Transformada de Fourier Digital em sua forma complexa, creditado a COOLEY e TUKEY [1]. Este trabalho permaneceu adormecido durante muitos anos devido à carência de ferramentas computacionais que possibilitassem a sua implementação. A FFT é um algoritmo complexo que calcula o espectro de freqüência correspondente a N pontos no domínio do tempo. Há basicamente dois algoritmos para o cálculo da FFT: a Decimação no Tempo (DIT) e a Decimação em Freqüência (DIF). Neste trabalho foi escolhido o algoritmo de Decimação em Freqüência que está apresentado na Figura 1. 2

3 Figura 1: Algoritmo da FFT usando a Decimação em Freqüência com 8 pontos [2]. O algoritmo DIF opera sobre os dados apresentados na seqüência normal, entregando-os em uma seqüência diferente da original, que necessita ser corrigida ao final do algoritmo [2]. Na Figura 1, os encontros das setas correspondem a operações de soma ou subtração (indicado por um sinal de -1 abaixo do ponto) e o sinal kn WN corresponde ao número complexo descrito na equação (1). (1) onde N é o número total de pontos, k e n são constantes descritas pelo algoritmo que variam de 0 a N-1. A parte identificada na Figura 1 e que se repete por todo o diagrama é denominada butterfly devido a sua semelhança com uma borboleta. 3. Plataforma de Desenvolvimento da NIOS A Plataforma de Desenvolvimento da NIOS é utilizada para desenvolver projetos compostos por módulos de hardware e software, podendo o software rodar diretamente em uma implementação customizável do processador NIOS. 3

4 A plataforma é composta por ferramentas para o desenvolvimento de software e hardware, tais como o NIOS II IDE e o Quartus II, ambas da ALTERA. Ela pode ser utilizada em conjunto com o software Modelsim, da Menthor Graphics, para realizar a simulação do hardware. O Quartus II é composto de ferramentas de inserção de cores (megafunctions), síntese lógica, síntese física (geração de bitstream), configuração de hardware (download), validação temporal por simulação e validação em hardware prototipado (SignalTap). Quando utilizado em conjunto com o software Modelsim, permite ainda a simulação do hardware sem a necessidade da placa de prototipação. O desenvolvimento da aplicação utilizando a plataforma constitui-se das seguintes etapas: I. Criação do projeto e parametrização do processador e do sistema NIOS (Figura 2) - nesse momento são inseridas as funções customizadas em hardware; a função customizada pode ser utilizada como uma instrução extendida do processador NIOS, operando em conjunto com a unidade lógica aritmética, como pode ser visto na Figura 3; II. Desenvolvimento do software utilizando o NIOS II IDE; III. Simulação e correção do software usando o simulador de instruções do NIOS II IDE (ISS) ou simulação usando o Modelsim, no caso da existência de funções customizáveis; IV. Download do software na placa de prototipação. Figura 2: Janela de configuração do processador NIOS usando o componente do Quartus II denominado System Builder. 4

5 Figura 3: Representação da instrução customizada (custom logic) do Processador NIOS. 4. Resultados O algoritmo DIF-FFT foi implementado em C utilizando ponto fixo no formato (4,12b), ou seja, 4 bits correspondendo ao valor inteiro e 12 bits correspondendo ao valor decimal. A Figura 4 apresenta um trecho do algoritmo de cálculo da FFT que implementa a butterfly. As variáveis y1 e y1i assumem o resultado da multiplicação complexa apresentada na Figura 1. No período de validação do algoritmo em linguagem C, os dados calculados com uma FFT de 16 pontos, o que corresponde a 4 estágios, foram comparados com o resultado obtido usando a função fft do Software MATLAB, em ponto flutuante. A Figura 5 apresenta o erro entre a fft calculada em ponto flutuante e em ponto fixo com 16 bits. O erro cresce com o número de estágios de cálculo da FFT. O número de estágios, por sua vez, depende do número de pontos da FFT. 5

6 Em C++... x=xo[0][i+j]; xi=xo[1][i+j]; y=xo[0][i+j+t]; yi=xo[1][i+j+t]; w=w1[0][p*i]; wi=w1[1][p*i]; //calculo do butterfly x1=x+y; x1i=xi+yi; x2=x-y; x2i=xi-yi; y1=x2*w-x2i*wi; y1i=x2i*w+x2*wi; y1=y1 >> 12; y1i = y1i >> 12; printf("."); IOWR_ALTERA_AVALON_PIO_DATA(LED_PIO_BASE,I); //resposta da butterfly xo[0][i+j]=x1; xo[1][i+j]=x1i; xo[0][i+j+t]=y1; xo[1][i+j+t]=y1i;... Figura 4: Trecho do algoritmo em linguagem C que implementa a butterfly. Figura 5: Comparação entre os resultados obtido em ponto fixo na implementação do algoritmo e os resultados obtidos pela função fft do MATLAB. 6

7 O processador NIO II foi definido como Standard (Figura 2), rodando no modelo da placa STRATIX I EP1S10F780C6 (Figura 6) a uma freqüência de 50 MHz. Figura 6: Diagrama de blocos da placa STRATIX. A multiplicação complexa apresentada na Figura 4 foi implementada como instrução customizada e ocupou 322 elementos lógicos (LEs) do modelo da placa, em comparação com o total da placa de LEs (Tabela 1). Cabe ressaltar que o modelo do processador NIOS foi utilizado no formato Standard, ou seja, com todos os seus componentes. Uma aplicação específica de FFT ocuparia muito menos componentes e, conseqüentemente, uma menor área da placa. Tabela 1 Resultados de Fitting do processador e do algoritmo Quartus II Version 6.0 Build 6.0 Build Revision Name standard custom Top - level Entity Name standard custom Family Stratix Stratix Device EP1S10F780C6 EP 1 S 10 F 780 C 6 Timing M odels Final Final Total logic elements 4,013 / 10,570 ( 38 % ) 322 / 10,570 ( 3 % ) Total pins 179 / 427 ( 42 % ) 96 / 427 ( 22 % ) Total virtual pins 0 0 Total memory bits 571,136 / 920,448 ( 62 % ) 0 DSP block 9 - bit elements 8 / 48 ( 17 % ) 8 / 48 ( 17 % ) Total PLLs 1 / 6 ( 17 % ) 0 / 6 ( 0 % ) Total DLLs 0 / 2 ( 0 % ) 0 / 2 ( 0 % ) 7

8 Foi avaliado o tempo que as duas implementações levaram para calcular a FFT de um conjunto de 16 pontos. Os resultados, apresentados na Tabela 2, mostram que não houve uma redução substancial com a implementação da função customizada em VHDL. Isto ocorre pois a versão do processador NIOS Standard, escolhida para simulação, já possui um multiplicador implementado em hardware. Desta forma, o ganho de velocidade obtido foi a realização de 4 multiplicações simultâneas. Tal fator não é tão relevante em comparação com o acesso à memória utilizado no algoritmo que foi implementado. A fim de se obter um maior ganho de velocidade com a implementação em hardware seria necessário estudarmos uma melhor utilização da memória no algoritmo, de forma a reduzir o tempo de acesso a memória. Tabela 2 : Comparação do tempo de cálculo das duas implementações FFT FFT com função customizada Tempo de processamento (µs) 794,04 723,54 A tela de simulação do ambiente processador + função customizada utilizando o Modelsim 6.1 SE está apresentada na Figura 7. Figura 7: Simulação do ambiente processador + função customizada com o Modelsim. 8

9 5. Conclusões O trabalho apresentado mostrou a eficiência da Plataforma de Desenvolvimento NIOS na otimização de implementações hardware/software, sendo uma ferramenta útil para o estudo de algoritmos eficazes de processamento de sinais. A implementação da instrução customizada não teve grande influência na velocidade do processamento da FFT uma vez que ela tratou apenas da multiplicação complexa inerente ao algoritmo. Para um maior ganho de velocidade no cálculo da FFT torna-se necessário um estudo detalhado das topologias de implementação do algoritmo com ênfase na melhor utilização da memória de forma a reduzir o número de acessos. Referências [1] COOLEY, J. W., TUKEY, J. W., An Algorithm for the MAchine Calculation of COmplex Fourier Series Mathematics Computation, Vol. 19, 1965, pp [2] KRANIAUSKAS, P. A Plain Man s Guide to the FFT - Signal Processing Magazine, IEEE. Apr [3] WESTE, N. SKELLERN, D. J. VLSI for OFDM - Communications Magazine, IEEE. Oct [4] SUNKARA, D. L. Design of Custom Instruction Set for FFT Using Fpga-based Nios Processors M. S. Thesis - Florida State University College of Engineering [5] LITERATURE: STRATIX DEVICE HANDBOOK Disponível em: acessado em 10 de julho de