Projeto de um decodificador 4X16 bits utilizando tecnologia Complementary Metal-Oxide Semiconductor de 0,25 µm e metodologia Standard Cell
|
|
- Inês Canela Terra
- 7 Há anos
- Visualizações:
Transcrição
1 Projeto de um decodificador 4X16 bits utilizando tecnologia Complementary Metal-Oxide Semiconductor de 0,25 µm e metodologia Standard Cell Carlos Alexandre Silva dos Santos 1 ; Alian Moreira Engroff 2 1 Docente na Universidade Regional Integrada do Alto Uruguai e das Missões URI Santiago, Mestrando no PPG Engenharia Elétrica, UNIPAMPA, carlos.al.silva@live.com 2 Mestrando PPG Engenharia Elétrica, UNIPAMPA, alian.engroff@gmail.com Resumo Este artigo apresenta um projeto completo de um circuito integrado digital de um decodificador 4X16 bits, cujo objetivo é propor este CI com tecnologia de 0,25 µm CMOS e com o menor número possível de transistores. O trabalho visa também descrever os principais passos para a elaboração de um circuito eletrônico integrado, descrevendo as vantagens da tecnologia CMOS que é amplamente utilizada em dispositivos eletrônicos, servindo de embasamento para desenvolvimento de novos CIs com essa tecnologia. Nesse contexto, é utilizada a metodologia standard cell na qual são apresentadas todas as fases de projeto, passando pelos níveis conceitual, lógico, de transistores e de layout. Em cada fase são apresentadas as simulações elétricas com o intuito de validar o circuito integrado proposto. Como resultado foi apresentado um projeto completo de decodificador 4X16 totalmente funcional e com apenas 104 transistores. Palavras chave: Circuito Eletrônico Integrado. Decodificador 4X16. Complementary Metal-Oxide Semiconductor. 140
2 Project of decoder 4X16 bit using Complementary Metal-Oxide Semiconductor technology of 0.25 µm and Standard Cell methodology Abstract This paper presents a complete design of a digital integrated circuit of a 4X16 -bit decoder, which aims to propose this IC with ,25 µm CMOS technology and with the lowest possible number of transistors. The work also aims to describe the key steps in the development of an integrated electronic circuit, describing the advantages of CMOS technology that is widely used in electronic devices, serving as a basis for developing new ICs with this technology. In this context, the paper presents use the standard cell methodology in which contains all Project through the conceptual, logic, transistors and layout levels. In each phase was made electrical simulations in order to validate the proposed integrated circuit. As a result was presented a 4X16 decoder complete project fully functional with only 104 transistors. Keywords: Integrated Circuit Electronic. Decoder 4X16. Complementary Metal - Oxide Semiconductor 1. Introdução Um CI (Circuito Integrado) pode ser definido como sendo um conjunto de componentes de elementos de circuito, como resistores, diodos, capacitores e transistores, formados e interligados de forma simultânea dentro de um mesmo corpo, normalmente uma pastilha de silício, constituindo um dispositivo único que realiza a função do circuito (MELO 1976). 141
3 Os circuitos integrados são indicados principalmente em aplicações que têm funções repetitivas e possuem espaços limitados, apresentando inúmeras vantagens tais como: tamanho e peso reduzidos, baixo consumo de potência, alta velocidade, confiabilidade, baixo custo e facilidade de manutenção (é mais fácil realizar a manutenção em circuitos integrados complexos, que utilizam circuitos integrados, do que se estes fossem constituídos apenas de componentes individuais). Circuitos integrados construídos com Transistores de Efeito Campo (Field- Effect Transistors - FET) do tipo Metal-Óxido Semicondutor Complementares (Complementary Metal-Oxide Semiconductor - CMOS) são o apogeu de uma história de desenvolvimento tecnológico que teve início em Atualmente, cerca de 75% dos circuitos semicondutores são implementados com essa tecnologia. As principais vantagens apresentadas pela tecnologia CMOS são o baixo consumo de potência, alta imunidade a ruído, alto nível de integração, simplicidade de projeto e operação confiável em ampla faixa de valores de tensão. O "complementary" em seu nome vem do fato dessa tecnologia utilizar os dois tipos de transistores MOSFET, o MOSFET canal N e o MOSFET canal P, de tal modo que um deles "complementa" o outro na necessidade de se produzir funções lógicas. Decodificador é um circuito digital que faz a conversão de um código binário para outro código ou um número qualquer. Geralmente recebe um código binário na entrada e ativa apenas uma saída, correspondente ao número decodificado. Os decodificadores são ferramentas importantes nos projetos digitais, pois são amplamente utilizados para selecionar memórias e realizar conversões de códigos (por exemplo, binário para decimal) e roteamento de dados. Este trabalho tem como objetivo apresentar um projeto completo de um decodificador de linha 4X16 otimizado, de forma que apresente o menor número possível de transistores. Além disso, pretende se desenvolver o projeto utilizando tecnologia CMOS de tamanho 0,25 µm através da utilização da metodologia 142
4 standard cell e passando pelos níveis de projeto: funcional; lógico; de transistores; e de layout. 2. Materiais e Métodos 2.1 Materiais A confecção do projeto elétrico, as simulações e validações foram realizadas através do software Hspice, da empresa Synopsys. Para a elaboração do layout equivalente do circuito foi utilizado o programa Magic VLSI Layout Tool. 2.2 Métodos s considerações que afetam o projeto de decodificador são várias, tais como a velocidade e a área de layout disponível. Assim, minimizar a área do layout pode ser importante. Além disso, considerações sobre o layout são importantes quando se quer que o decodificador se encaixe no mesmo pitch de layout de algum projeto o qual este deverá endereçar como, por exemplo, células de memória ou matrizes de células de MOSFETs. Geralmente, o tamanho do decodificador e o consumo de energia são importantes (SUTHERLAND et al. 1999); um projeto que minimiza esforço lógico ( logicaleffort ) pode exigir demasiado consumo de energia ou muitos transistores na prática. Dessa forma, foram analisados alguns tipos de decodificadores, considerando-se os números de transistores. Os que utilizam o número menor de transistores consumirão menor área, o que leva a escolha do tipo de decodificador por este critério de maneira a se atingir a menor área requerida. Entretanto, existem outros critérios para escolha, já que também deve-se considerar qual dos tipos de decodificadores terão o projeto de layout mais conveniente (alguns tipos de decodificadores podem ter uma área de layout irregular ou um roteamento mais complexo, o que pode inviabilizar sua implementação, mesmo que tenha o menor 143
5 número de transistores). Sabe-se que cada tipo de decodificador possui topologia particular de layout e isto pode levar a um complexo roteamento de trilhas e/ou difícil posicionamento das células, assim como pode levar a uma área de layout muito maior, mesmo considerando o transistor de tamanho mínimo da tecnologia alvo. Para isto, utilizar-se-á do conceito de implementação do circuito final com blocos lógicos menores, utilizando decodificadores com número menor de entradas ou de diferentes tamanhos, seguidos por portas lógicas menores ou com número menor de entradas. Ou seja, inicia-se com dois decodificadores simples ou de um estágio (sendo esse primeiro estágio), como o da Figura III, e as saídas destes recombinadas em um segundo estágio com portas lógicas menores ou com pequeno número de entradas. Essa implementação alternativa, segue a idéia do tipo de decodificador de dois estágios, conforme descrito em (GOEL & AGARWAL 2004). Em (GOEL e AGARWAL), são usadas dois decodificadores 2X4 com portas NAND (pré-decodificador), como a o da Figura V, seguido por 16 portas lógicas NAND de duas entradas, resultando em um decodificador 4X16. Para o desenvolvimento do layout foi adotada a metodologia do tipo biblioteca de células-padrão (standard-cell), pois, dessa forma, o layout será mais facilmente modularizado, e possivelmente mais compacto. Os passos necessários para desenvolvimento do projeto utilizando a metodologia standard cell seguiram os níveis de projeto: funcional; lógico; de transistores; e de layout. Tais níveis serão abordados a seguir. 3. Resultados e Discussão 3.1 Nível funcional 144
6 Nesse nível houve uma divisão do circuito a ser projetado em caixas pretas, cada um com uma função específica. Exemplo: decodificador 2X4 e decodificador 4X Decodificador 4X16 completo A figura I apresenta o Decodificador 4X16, composto por quatro Inversores e dezesseis portas AND de quatro entradas, totalizando 136 transistores, entretanto a figura V apresenta um modelo otimizado, utilizando dois prédecodificadores de 2X4, com menor número de portas lógicas possíveis e sem comprometer o projeto devido à complexidade de roteamento quando da conexão entre os diversos módulos que farão parte do circuito completo do decodificador. 145
7 Figura I. Decodificador 4X transistores. TABELA I Tabela Verdade para o Decodificador completo 4X16 Entradas Saídas A B C D S S S S S S S S S S S S S S S S S15 Fonte: autoria própria Equações de saída: 146
8 3.1.2 Decodificador 4X2 O diagrama de blocos de um codificador de duas entradas e quatro saídas é apresentado a seguir. Figura II. Diagrama de blocos de um decodificador 2X4 O circuito esquemático de um codificador de duas entradas usando portas lógicas NAND de duas entradas (NAND2) e quatro saídas é apresentado a seguira través de portas lógicas. A construção e simulação do circuito foram realizadas no software livre Logisim versão 2.7.1, com a finalidade de ilustrar o layout e verificar seu funcionamento. 147
9 A figura III apresenta o Decodificador 2X4 que será utilizado como précodificador ( predecoder ), uma vez que conforme ilustrado na Figura I, várias portas AND compartilham exatamente as mesmas entradas e são por isso, redundantes. Esta técnica leva a possibilidade de melhorar a área, extraindo essas portas AND em comum por fatoração lógica, melhorando bastante o consumo de área. Figura III. Decodificador 2X4 (pré-decodificador). TABELA II Tabela Verdade para o Decodificador completo 2X4 Entradas Saídas A B S 0 0 S0 0 1 S1 1 0 S2 1 1 S3 Fonte: autoria própria Equações de saída: 148
10 S0 = A. B S1 = A. B S2 = A. B S3 = A. B Decodificador 4X16 proposto O circuito que representa o Decodificador 4X16 apresentado no presente trabalho está ilustrado na Figura IV. Utilizou-se desse circuito, pois há a utilização de dois Pré-decodificadores 2X4 que farão que haja uma redução de portas lógicas e, por conseguinte, uma redução do número de transistores. Esse circuito, por sua vez, é constituído de quatro Inversores, oito portas NAND2 e dezesseis portas NOR2, totalizando 104 transistores. 149
11 Figura IV. Decodificador 4X16 proposto transistores 3.2 Nível lógico Nesta seção haverá o detalhamento de cada uma das caixas pretas em blocos lógicos (portas lógicas), utilizadas para a construção do Decodificador 150
12 4X16. As tabelas verdade para cada porta lógica utilizada estão detalhadas a seguir. Porta Inversora: Figura V. Porta Inversora TABELA III Tabela Verdade Porta Inversora Entrada A Saída S Fonte: autoria própria Equação de saída: S = A Porta lógica NAND: Figura VI. Porta Lógica NAND de 2 entradas TABELA IV Tabela Verdade Porta lógica NAND 151
13 Entradas Saída A B S Fonte: autoria própria Equação de saída: S = A. B Porta lógica NOR: Figura VII. Porta Lógica NOR de 2 entradas TABELA V - Tabela Verdade Porta lógica NOR Entradas Saída A B S Fonte: autoria própria Equação de saída: 152
14 S = A + B 3.3 Nível de transistores Nesse nível foi realizado o dimensionamento dos transistores para implementação das portas lógicas, bem como a definição das dimensões geométricas destes transistores. As portas lógicas usadas no decodificador 4X16 foram dimensionadas com transistores e a tecnologia utilizada foi CMOS estática. Para cada transistor é definida uma largura W e um comprimento L. Quanto maior a largura W menor a resistência e menor o atraso, mas em contrapartida maior a capacitância, ou seja, maior a potência consumida. No presente trabalho empregou-se a tecnologia CMOS 0.25 µm e Vdd = 2,5V, logo LMIN = LN = LP = 0.25 µm. Para dimensionar a largura W dos transistores utilizou-se o gráfico da relação Wp/Wn versus VM (Rabaey2003) e efetuou-se a simulação do inversor a fim de obter-se uma tensão VM = Vdd/2, para comparar os valores da teoria com a prática. Os resultados das simulações são mostrados a seguir. De acordo com o gráfico da Figura XIII a relação W p W n deve ser aproximadamente igual a 3,33. A partir desta relação foram definidos os valores de largura para o NMOS e PMOS do inversor de W n = 0,375 µm ew p = 1,25 µm. Prosseguiu-se com a simulação e verificou-se que com estes valores VM = Vdd/2 = 1,25V, como observado na Figura IX que apresenta a curva VTC do inversor. 153
15 Figura XIII. Gráfico da relação VM x Wp/Wn da tecnologia CMOS 0,25 µm, 2,5V Fonte: Adaptado de Rabaey
16 Figura IX. Curva VTC do Inversor - análise DC 155
17 Figura X. Análise Transiente do Inversor. As figuras a seguir detalham as portas lógicas com o dimensionamento dos transistores. Figura XI. Circuito Elétrico dos Inversores O dimensionamento dos transistores das portas lógicas baseiam-se no inversor. Os detalhes são apresentados a seguir. 156
18 3.4 Caracterização elétrica por simulação A fim de verificar os tempos de atraso nas portas lógicas que do Decodificador 4X16 foram realizadas simulações no software Hspice. O dimensionamento dos transistores das portas lógicas é detalhado a seguir. A Figura XII ilustra a porta lógica NAND de duas entradas e a Figura XIII apresenta a simulação, com valores de W n = 0,375 µm ew p = 0,375 µm. Porta Lógica NAND Figura XII. Circuito Elétrico da Porta Lógica NAND de duas entradas 157
19 Figura XIII. Tabela-verdade da Porta Lógica NAND de duas entradas 158
20 Figura XIV. Simulação Transiente da porta lógica NAND2 Tempos de atraso da porta NAND2 1ª Simulação realizada através do programa Hspice: Tempo de Descida: 45,403n Tempo de Subida: 73,315n Frequência de operação: 1 73,315 = 13,64 MHz Tempos de atraso da porta NAND2 2ª Simulação realizada através do programa Hspice com a utilização do código spice (Simulation Program with Integrated Circuit Emphasis) gerado da extração do layout desenvolvido no programa Magic VLSI: Tempo de Descida: 46,678n Tempo de Subida: 73,93n 159
21 Frequência de operação: = 13,53 MHz A Figura XV ilustra a porta lógica NOR de duas entradas e a figura XVI apresenta a simulação, com valores de W n = 0,375 µm ew p = 1,8 µm. Porta Lógica NOR Figura XV. Circuito Elétrico da Porta Lógica NOR de duas entradas 160
22 Figura XVI. Tabela-verdade da Porta Lógica NOR de duas entradas 161
23 Figura XVII. Simulação transiente da porta lógica NOR2 Tempos de atraso da porta NOR2 1ª Simulação realizada através do programa Hspice: Tempo de Descida: 14,952n Tempo de Subida: 32,009n Frequência de operação: 1 32,009 = 31,24 MHz Tempos de atraso da porta NAND2 2ª Simulação realizada através do programa Hspice com a utilização do código spice gerado da extração do layout desenvolvido no programa Magic VLSI: Tempo de Descida: 14,95n Tempo de Subida: 31,167n 162
24 Frequência de operação: 1 31,167 = 32,08 MHz Nas simulações os transistores já se encontravam dimensionados, obedecendo as seguintes relações: 4. Nível de Layout Nessa fase foi realizado o layout final do circuito de acordo com as regras de projeto fornecidas e com as dimensões preestabelecidas pelo nível de transistores. A partir de cada porta lógica ilustrada através da tecnologia CMOS e uso de transistores obtém-se os desenhos dos layouts. Primeiramente ilustrados através de diagramas de palito ou diagramas Stick e, a seguir na forma de mask layout ou simplesmente layout. 4.1 Diagramas Stick A seguir são apresentados os diagramas Stick das portas lógicas inversora, NAND e NOR. 163
25 Figura XVIII. Diagrama Stick da Porta Lógica Inversora 4.2 Layout A seguir são apresentados os layouts para cada porta lógica. Os Layouts foram desenvolvidos no programa Magic VLSI. 164
26 Porta lógica Inversora FiguraXXI Layout do Inversor 165
27 A Figura XXIV apresenta o layout para o decodificador 2X4 elaborado a partir das portas lógicas construídas e simuladas neste trabalho e com transistores de acordo com a tecnologia CMOS. Figura XXIV. Layout do Decodificador 2X4. 166
28 Após validar todas as portas lógicas que compõem o Decodificador 2X4 em si, pode-se utilizar dois desses como pré-decodificadores, com o intuito de se construir o layout do circuito do Decodificador 4X16. A Figura XXV ilustra o Decodificador 4X16 completo, proposto nesse trabalho. A Figura XXVI apresenta a tabela-verdade para demonstrar o correto funcionamento do decodificador e a Figura XXVII a análise transiente que tem por objetivo analisar os tempos de atraso do circuito. Figura XXV. Layout do Decodificador 4X16 proposto. 167
29 Figura XXVI. Simulação do Decodificador 4X16 proposto. Tabela-verdade. 168
30 Figura XXVII. Simulação do Decodificador 4X16 proposto. Análise transiente. Foram realizadas simulações utilizando o programa Hspice antes da extração do código spice gerado pelo programa Magic VLSI (1ª simulação), e outra após, já utilizando os parâmetros fornecidos pelo Magic (2º simulação). As informações relacionadas à área total das portas lógicas e dos decodificadores, assim como os tempos de atraso obtidos nas simulações são apresentados na Tabela VI. 169
31 TABELA VI Área dos circuitos e tempos de atraso. TEMPOS DE ATRASO TEMPOS DE ATRASO PORTA LÓGICA ÁREA 1ª simulação 2ª simulação (antes da extração do Magic) (após extração do Magic) DESCIDA SUBIDA DESCIDA SUBIDA Inversor ² 29,186n 23,072n 29,78n 23,247n Nand ² 45,403n 73,315n 46,678n 73,93n Nor ² 14,952n 32,009n 14,95n 31,167n Decodificador 2X ² 44,689n 36,573n 45,354n 36,449n Decodificador 4X ² 14,928n 32,104n 15,199n 30,949n Fonte: autoria própria Através da observação da Tabela VI é possível verificar a área final utilizada pelo Decodificador 4X16 proposto, bem como seus tempos de atraso. É importante destacar a importância de um circuito integrado otimizado, que utilize o menor número possível de transistores, de forma que diminua o custo na fabricação, o consumo de energia e a dissipação de calor, além de possuir tempos de atraso baixo e bom desempenho, características fundamentais para um bom projeto de circuito eletrônico integrado. 5. Conclusão 170
32 O presente trabalho apresentou as diversas fases (níveis) de projeto para construção de um circuito integrado digital através do desenvolvimento de um decodificador 4X16 bits otimizado com 104 transistores, com a utilização de metodologia standard cell e tecnologia CMOS que é amplamente utilizada na fabricação de chips e presentes na maioria dos dispositivos eletrônicos utilizados atualmente. Além disso, com a apresentação do projeto e suas simulações elétricas foi possível realizar um estudo comparativo dos resultados obtidos, levando em conta a área e tempo de atraso (considerando o maior tempo de atraso do circuito), de forma que o projeto final do decodificador 4X16 bits fosse devidamente testado e validado. 6. Agradecimentos Agradecemos à URI Campus de Santiago e à UNIPAMPA Campus de Alegrete pelo apoio e incentivo à pesquisa. Referências bibliográficas CAMARATTA, Giovano da Rosa Estruturas de Teste para Avaliação de Variabilidade Estatística em MOSFETs Sub-100nm. Porto Alegre: UFRGS. GOEL, Ashish Kumar; AGARWAL, Manish Decoder Scheme for Making Large Size Decoder. ST Microeletronics Pvt. Ltd., Uttar Pradesh, India, Sep US Patent Disponível em:< 171
33 SYNOPSYS SILICON TO SOFTWARE.2016.Hspice Synopsys. Disponível em: < KANG, Sung-Mo; LEBLEBICI, Yusuf CMOS Digital Integrated Circuits Analysis and Design. 3nd ed. New York: McGraw-Hill Education. MAGIC VLSI Magic VLSI Layout Tool. Disponível em:< >. MELO, Hilton Andrade de Circuitos Integrados. São Paulo: Câmara Brasileira do Livro. RABAEY, J. M. et al Digital Integrated Circuits: A Design Perspective. 2nd ed. Upper Saddle River: Prentice Hall. SUTHERLAND, I.E.; SPROULL, R. F.; HARRIS, D. F Logical Effort: Designing Fast CMOS Circuits. San Francisco: USA: Morgan Kaufmann. pág
Trabalho 3: Projeto, Leiaute e Análise de um Buffer CMOS Multi-estágio
1. Introdução Trabalho 3: Projeto, Leiaute e Análise de um Buffer CMOS Multi-estágio Dieison Soares Silveira Universidade Federal do Rio Grande do Sul UFRGS Instituto de Informática Programa de Pós-Graduação
Leia maisTrabalho 2: Projeto Elétrico e de Leiaute de um Inversor CMOS
Trabalho 2: Projeto Elétrico e de Leiaute de um Inversor CMOS 1. Introdução Dieison Soares Silveira Universidade Federal do Rio Grande do Sul UFRGS Instituto de Informática Programa de Pós-Graduação em
Leia maisTrabalho 4: Projeto Elétrico e Leiaute de Porta XOR em Lógica Estática
Trabalho 4: Projeto Elétrico e Leiaute de Porta XOR em Lógica Estática 1. Introdução Dieison Soares Silveira Universidade Federal do Rio Grande do Sul UFRGS Instituto de Informática Programa de Pós-Graduação
Leia maisCIRCUITOS INTEGRADOS. Professor Adão de Melo Neto
CIRCUITOS INTEGRADOS Professor Adão de Melo Neto R = RESISTÊNCIA É A OPOSIÇÃO A CIRCULAÇÃO DA CORRENTE GERADA POR UMA TENSÃO OU DIFERENÇA DE POTENCIAL (medido em ohms) I = CORRENTE FLUXO DE ELÉTRONS DO
Leia maisMicroeletrônica. Prof. Fernando Massa Fernandes. Sala 5017 E. https://www.fermassa.com/microeletronica.php
Microeletrônica Prof. Fernando Massa Fernandes Sala 5017 E fermassa@lee.uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html (Prof. Germano
Leia maisMicroeletrônica. Aula 21. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 21 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Leia maisUNIVERSIDADE CATÓLICA DE PELOTAS MESTRADO EM ENGENHARIA ELETRÔNICA E COMPUTAÇÃO
UNIVERSIDADE CATÓLICA DE PELOTAS MESTRADO EM ENGENHARIA ELETRÔNICA E COMPUTAÇÃO DOUGLAS ADALBERTO SCHEUNEMANN DISCIPLINA DE INTRODUÇÃO AO PROJETO DE CIRCUITOS VLSI (PCVLSI) TRABALHO II Pelotas, maio de
Leia maisMicroeletrônica. Prof. Fernando Massa Fernandes. https://www.fermassa.com/microeletrônica.php. Sala 5017 E
Microeletrônica Prof. Fernando Massa Fernandes https://www.fermassa.com/microeletrônica.php Sala 5017 E fermassa@lee.uerj.br http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html (Prof. Germano
Leia maisPROJETO DE CIRCUITOS INTEGRADOS DIGITAIS
UNIVERSIDADE FEDERAL DO PARANÁ CURSO DE ENGENHARIA ELÉTRICA PROJETO DE CIRCUITOS INTEGRADOS DIGITAIS Somador de 8 bits com carry Orientandos: Allan Christian Krainski Ferrari Eduardo Delinski dos Santos
Leia mais1ª Questão (1,0 ponto)
1ª Questão (1,0 ponto) Um procedimento importante para a análise e utilização de circuitos usando amplificador operacional é a análise nodal usando transformada de Laplace. Esta questão tratará deste procedimento.
Leia maisMicroeletrônica. Prof. Fernando Massa Fernandes. Aula 21. Sala 5017 E.
Microeletrônica Aula 21 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php Revisão MOSFET pass gate NMOS é bom para passar sinal lógico 0
Leia maisComparação entre Tecnologias CMOS para implementação de portas lógicas
153 Comparação entre Tecnologias CMOS para implementação de portas lógicas Rafael Vieira Abrantes, Ernano Arrais Junior Universidade Federal do Semi-Árido Paus dos Feros RN Grupo de Desenvolvimento e Simulação
Leia mais8.4) Características da Série TTL Existem diversas subfamílias com diferentes características de capacidade, velocidade e potência TTL PADRÃO, 74 Não são mais indicados, outros dispositivos têm desempenho
Leia maisMicroeletrônica. Germano Maioli Penello.
Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 17 1 Modelos para projetos digitais
Leia mais13 CIRCUITOS DIGITAIS MOS
13 CIRCUITOS DIGITAIS MOS 13.1. CONCEITOS BÁSICOS 13.1.1. Tecnologias de CIs Digitais e Famílias de Circuitos Lógicos Cada família é fabricada com uma mesma tecnologia, possui a mesma estrutura e oferece
Leia maisPROJETO E SIMULAÇÃO DE CIRCUITO INTEGRADO DEDICADO PARA CONTROLE DE SERVO-MOTORES
PROJETO E SIMULAÇÃO DE CIRCUITO INTEGRADO DEDICADO PARA CONTROLE DE SERVO-MOTORES Lucas Ricken Garcia Universidade Tecnológica Federal do Paraná UTFPR Campus Campo Mourão CM Coordenação de Engenharia Eletrônica
Leia maisCI's das família TTL e CMOS
Aula 04 CI's das família TTL e CMOS Prof. Tecgº Flávio Murilo 30/04/13 1 Famílias lógicas O que diferencia as famílias lógicas é o material no qual os circuitos integrados são construídos. RTL - Lógica
Leia maisCIRCUITOS INTEGRADOS. Professor Adão de Melo Neto
CIRCUITOS INTEGRADOS Professor Adão de Melo Neto Revisão sobre Circuito Resistivo e Lei de Ohms R = RESISTÊNCIA É A OPOSIÇÃO A CIRCULAÇÃO DA CORRENTE GERADA POR UMA TENSÃO OU DIFERENÇA DE POTENCIAL (medido
Leia maisCIRCUITOS INTEGRADOS. Professor Adão de Melo Neto
CIRCUITOS INTEGRADOS Professor Adão de Melo Neto LEI DE OHMS e CIRCUITOS RESISTIVOS I = CORRENTE FLUXO DE ELÉTRONS DO POLO PARA O + (medido em amperes: A) V = TENSÃO Capacidade de fluxo de elétrons (medido
Leia mais8.7) Tecnologia MOS. MOS metal-óxido-semicondutor: um eletrodo de metal sobre um óxido isolante sobre um substrato de semicondutor
UFJF Fabrício FABRICIO Campos CAMPOS 8.7) Tecnologia MOS MOS metal-óxido-semicondutor: um eletrodo de metal sobre um óxido isolante sobre um substrato de semicondutor MOSFET - Metal Oxide Semiconductor
Leia maisUNIVERSIDADE FEDERAL DO PARANÁ SETOR DE TECNOLOGIA DEPARTAMENTO DE ENGENHARIA ELÉTRICA
UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE TECNOLOGIA DEPARTAMENTO DE ENGENHARIA ELÉTRICA Trabalho da disciplina Circuitos Integrados Digitais PROJETO DE UM CI CONVERSOR A/D DE 3 BITS IVANDERSON DE OLIVEIRA
Leia mais4.9 Características Básicas dos CIs Digitais
CIs digitais são uma coleção de resistores, diodos e transistores fabricados em um pedaço de material semicondutor (geralmente silício), denominado substrato, comumente conhecido como chip. CIs digitais
Leia maisCircuitos VLSI digitais
Circuitos VLSI digitais Introdução e visão geral João Canas Ferreira Universidade do Porto Faculdade de Engenharia 213-2-13 Assuntos 1 Circuitos MOS 2 Fluxo de projeto João Canas Ferreira (FEUP) Circuitos
Leia maisMicroeletrônica. Germano Maioli Penello.
Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 18 1 Modelos para projetos digitais
Leia maisCentro Federal de Educação Tecnológica de Pelotas CEFET-RS. Aula 04. Inversor CMOS. Prof. Sandro Vilela da Silva.
Centro Federal de Educação Tecnológica de Pelotas CEFET-RS Projeto Físico F Digital Aula 04 Inversor CMOS Prof. Sandro Vilela da Silva sandro@cefetrs.tche.br Copyright Parte dos slides foram realizados
Leia maisMicroeletrônica. Aula 19. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 19 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Leia maisUNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA ELETRÔNICA DIGITAL - ET75C - Profª Elisabete N Moraes
9/3/25 UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA ELETRÔNICA DIGITAL - ET75C - Profª Elisabete N Moraes LAB MANUSEIO DE CI S DIGITAIS & OPERAÇÕES E FUNÇÕES LÓGICAS
Leia maisProfessor João Luiz Cesarino Ferreira CURSO TÉCNICO DE ELETRÔNICA 4 MÓDULO
CURSO TÉCNICO DE ELETRÔNICA 4 MÓDULO 2016 1 Famílias lógicas Definição Entende - se por famílias de circuitos lógicos, os tipos de estruturas internas que nos permitem a confecção destes blocos em circuitos
Leia maisYAROG: UM GERADOR AUTOMÁTICO DE MEMÓRIA ROM INDEPENDENTE DE TECNOLOGIA
YAROG: UM GERADOR AUTOMÁTICO DE MEMÓRIA ROM INDEPENDENTE DE TECNOLOGIA Alessandro G. Girardi, Fernando R. P. Cortes, Renato F. Hentschke, Ricardo A. L. Reis Universidade Federal do Rio Grande do Sul Instituto
Leia maisPCS 3115 (PCS2215) Sistemas Digitais I. Tecnologia CMOS. Prof. Dr. Marcos A. Simplicio Jr. versão: 3.0 (Jan/2016) Adaptado por Glauber De Bona (2018)
PCS 3115 (PCS2215) Sistemas Digitais I Tecnologia CMOS Prof. Dr. Marcos A. Simplicio Jr. versão: 3.0 (Jan/2016) Adaptado por Glauber De Bona (2018) Nota: as imagens de Pokémons que aparecem nesta aula
Leia maisCircuitos Lógicos Combinacionais Capítulo 4
Circuitos Lógicos Combinacionais Capítulo 4 Os temas abordados nesse capítulo são: Conversão de expressões lógicas para expressões de soma-de-produtos. Projetos de circuitos lógicos simples. Álgebra booleana
Leia maisMemória SRAM 64x8 bits
UNIVERSIDADE FEDERAL DO PARANÁ Leonardo H. Menezes André N. Makoski Memória SRAM 64x8 bits Artigo elaborado como parte da avaliação da Disciplina de Circuitos Integrados Digitais, ministrada pelos Profs.:
Leia maisO Mundo Real é Analógico ou Digital?
Analógico / Digital O Mundo Real é Analógico ou Digital? O que define uma grandeza analógica? Os sinais analógicos podem tomar qualquer valor num intervalo contínuo de tensão, corrente, resistência ou
Leia maisUniversidade do Minho
Universidade do Minho Laboratórios Integrados II Conversor luz - frequência integrado num chip CMOS Engenharia Biomédica 2005/2006 Introdução A tecnologia CMOS é, actualmente, a mais utilizada no fabrico
Leia maisInstituto Federal de Educação, Ciência e Tecnologia de SC
Instituto Federal de Educação, Ciência e Tecnologia de SC FAMÍLIA DE CIRCUITOS LÓGICOS Profa. Fernanda Argoud Fev., 2013 Componentes Eletrônicos Até 1955: diodos e válvulas Válvulas: grandes, alto consumo
Leia maisINFORMAÇÕES GERAIS DO TRABALHO
INFORMAÇÕES GERAIS DO TRABALHO Título do Trabalho: PROJETO DE LAYOUTS DE CIRCUITOS INTEGRADOS DIGITAIS UTILIZANDO TECNOLOGIA CMOS Autor (es): Renner Ribeiro Brandão, Tarlei Almeida e Rafael Vinicius Tayette
Leia maisMicroeletrônica. Aula 19. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 19 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Leia maisTecnologia VLSI - Uma Breve Introdução
Tecnologia VLSI - Uma Breve Introdução S. W. Song MAC 344 - Arquitetura de Computadores baseado em parte em Mead and Conway - Introduction to VLSI Systems, Addison-Wesley Tecnologia VLSI Tencologia de
Leia maisMicroeletrônica. Prof. Fernando Massa Fernandes. Sala 5017 E
Microeletrônica Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html (Prof. Germano Maioli Penello) Programa 1. Introdução
Leia maisLógica Matemática e Elementos de Lógica Digital. Representação analógica e digital
Lógica Matemática e Elementos de Lógica Digital Representação analógica e digital Lógica Matemática e Elementos de Lógica Digital Circuito é um caminho, um trajeto Circuito lógico: são trajetos utilizados
Leia maisPortas lógicas CMOS João Canas Ferreira
Portas lógicas CMOS João Canas Ferreira FEUP/DEEC Março de 2012 Tópicos de Projecto de Circuitos VLSI Transístores 1 Conteúdo Portas CMOS complexas Estrutura geral Caraterísticas gerais Layout de células
Leia maisPROJETO 3: SOMADOR DE QUATRO BITS EM TECNOLOGIA CMOS Para implementacão de um Somador completo é necessário seguir a tabela-verdade abaixo:
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL Escola de Engenharia Departamento de Engenharia Elétrica ENG 04061 Circuitos Eletrônicos Integrados Atividade de Ensino à Distância Prof. Hamilton Klimach PROJETO
Leia maisTransistor NMOSFET (Metal-Oxide-Semiconductor Field Effect Transistor, canal N, tipo Enriquecimento) I DS D
G V GS Transistor NMOSFET (Metal-Oxide-Semiconductor Field Effect Transistor, canal N, tipo Enriquecimento) I DS D S V DS Porta (G-Gate) Fonte Dreno (S-Source) Metal (D-Drain) Óxido N+ Sem. N+ P Substrato
Leia maisMicroeletrônica. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html (Prof.
Leia maisINTRODUÇÃO AO PROJETO DE CI S DEDICADOS DECODIFICADOR BCD/7 SEGMENTOS
INTRODUÇÃO AO PROJETO DE CI S DEDICADOS DECODIFICADOR BCD/7 SEGMENTOS Alisson de Lima Martins, Marcelo Theis Geraldi, Thiago Simões Dias Universidade Tecnológica Federal do Paraná UTFPR Campus Campo Mourão
Leia maisDispositivos de Chaveamento
Dispositivos de Chaveamento Raul Queiroz Feitosa Objetivo Ilustrar os conceitos, a estrutura e o comportamento dos circuitos lógicos que realizam as funções de chaveamento. 2 1 Conteúdo Introdução Representação
Leia maisUNIVERSIDADE FEDERAL DO PARANÁ SETOR DE CIÊNCIA E TECNOLOGIA ENGENHARIA ELÉTRICA
UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE CIÊNCIA E TECNOLOGIA ENGENHARIA ELÉTRICA RELATÓRIO CONTADOR DE 6 BITS PROGRAMÁVEL Trabalho apresentado à disciplina de Projeto de Circuitos Integrados Digitais,
Leia maisÁLGEBRA BOOLEANA E LÓGICA DIGITAL AULA 04 Arquitetura de Computadores Gil Eduardo de Andrade
ÁLGEBRA BOOLEANA E LÓGICA DIGITAL AULA 04 Arquitetura de Computadores Gil Eduardo de Andrade O conteúdo deste documento é baseado no livro Princípios Básicos de Arquitetura e Organização de Computadores
Leia maisNível da Lógica Digital (Aula 6) Portas Lógicas e Lógica Digital Nível da Lógica Digital Estudar vários aspectos da lógica digital Base de estudo para os níveis mais elevados da hierarquia das máquinas
Leia maisImplementação de portas lógicas em tecnologia CMOS para aplicação em Circuitos Integrados
Implementação de portas lógicas em tecnologia CMOS para aplicação em Circuitos Integrados Rafael Vieira Abrantes, Ernano Arrais Junior Universidade Federal Rural do Semi-Árido Pau dos Ferros RN Grupo de
Leia maisTrabalho de Circuitos Integrados Digitais Maquina de Estados: Contador Código Gray
UFPR Universidade Federal do Paraná Curso de Engenharia Elétrica Trabalho de Circuitos Integrados Digitais Maquina de Estados: Contador Código Gray Daniel Lauer Luciano F. da Rosa Curitiba, junho de 2010
Leia maisESCOLA DE EDUCAÇÃO PROFISSIONAL SENAI PLÍNIO GILBERTO KRÖEFF FAMÍLIAS LÓGICAS
1.1- Introdução ESCOLA DE EDUCAÇÃO PROFISSIONAL SENAI PLÍNIO GILBERTO KRÖEFF FAMÍLIAS LÓGICAS Estudamos até o momento as diversas operações lógicas sem nos preocuparmos muito com os elementos utilizados
Leia maisMicroeletrônica. Prof. Fernando Massa Fernandes. Aula 18. Sala 5017 E.
Microeletrônica Aula 18 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php 2 Resistores, capacitores e Cap. 5 MOSFETs Já vimos todas as camadas
Leia maisTransistor. Portas Lógicas (2) Base; Coletor; Emissor.
Nível da Lógica Digital Nível da Lógica Digital (Aula 6) Portas Lógicas e Lógica Digital Estudar vários aspectos da lógica digital Base de estudo para os níveis mais elevados da hierarquia das máquinas
Leia maisCircuitos Lógicos. Profa. Grace S. Deaecto. Faculdade de Engenharia Mecânica / UNICAMP , Campinas, SP, Brasil.
Circuitos Lógicos Profa. Grace S. Deaecto Faculdade de Engenharia Mecânica / UNICAMP 13083-860, Campinas, SP, Brasil. grace@fem.unicamp.br Segundo Semestre de 2013 Profa. Grace S. Deaecto ES572 DMC / FEM
Leia maisPCS3515 Sistemas Digitais. 04-Famílias Lógicas e Lógica CMOS
PCS3515 Sistemas Digitais 04-Famílias Lógicas e Lógica CMOS Capítulo 3 livro texto Com apoio do material dos Prof. Simplício, M Tulio e Cintia 2018 /1 Objetivos Parte 1 Representação física dos níveis
Leia maisCircuitos VLSI digitais
Circuitos VLSI digitais Introdução e visão geral João Canas Ferreira Universidade do Porto Faculdade de Engenharia 2014-02-07 Assuntos 1 Circuitos MOS 2 Fluxo de projeto João Canas Ferreira (FEUP) Circuitos
Leia maisOpções de Design para Circuitos Integrados CMOS
Opções de Design para Circuitos Integrados CMOS Para implementar um circuito integrado (CI) em CMOS é possível escolher entre as múltiplas possibilidades existentes no mercado. A escolha deve ser feita
Leia maisLABORATÓRIO DE ELETRÔNICA DIGITAL
UFPA / ITEC / FEE LABORATÓRIO DE ELETRÔNICA DIGITAL Professor: Daniel Cardoso Circuitos Integrados e Famílias Lógicas TTL e CMOS A implementação de circuitos lógicos com dispositivos discretos (diodos,
Leia maisPortas lógicas MOS. Assuntos. João Canas Ferreira. Março de Estrutura geral. 2 Caraterísticas gerais. 3 Layout de células
Portas lógicas MOS João anas Ferreira Universidade do Porto Faculdade de Engenharia Março de 203 ssuntos Estrutura geral 2 araterísticas gerais 3 Layout de células João anas Ferreira (FEUP) Portas lógicas
Leia maisCódigos, Portas Lógicas e Comportamento Elétrico
Códigos, Portas Lógicas e Comportamento Elétrico Prof. Ohara Kerusauskas Rayel Disciplina de Eletrônica Digital - ET75C Curitiba, PR 26 de março de 2015 1 / 32 Códigos Código: Números, letras ou palavras
Leia maisMicroeletrônica. Germano Maioli Penello.
Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 12 1 Conectando camadas poly
Leia maisINF Técnicas Digitais para Computação. Introdução. Aula 1
INF01 118 Técnicas Digitais para Computação Introdução Aula 1 Objetivo Projetar circuitos digitais: Combinacionais Sequências Testar a analisar circuitos digitais Funcionamento Área Desempenho (velocidade)
Leia maisApresentação da Disciplina Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 60h
Apresentação da Disciplina Prof. Rômulo Calado Pantaleão Camara Carga Horária: 60h Introdução à Eletrônica É ciência que estuda a forma de controlar a energia elétrica por meios elétricos nos quais os
Leia maisO Mundo Real é Analógico ou Digital?
Analógico / Digital O Mundo Real é Analógico ou Digital? O que define uma grandeza analógica? Os sinais analógicos podem tomar qualquer valor num intervalo contínuo de tensão, corrente, resistência ou
Leia maisMicroeletrônica. Aula - 6. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula - 6 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Leia maisCONVERSOR DELTA-SIGMA
Marcelo Samsoniuk Fernando Zanella PROJETO FINAL DA DISCIPLINA DE PROJETO DE CIRCUITOS INTEGRADOS ANALÓGICOS CONVERSOR DELTA-SIGMA Projeto final para a disciplina de Projeto de Circuitos Integrados Analógicos
Leia maisInversor CMOS: operação do circuito, características de transferência de tensão (p )
PSI3322 - ELETRÔNICA II Prof. João Antonio Martino AULA 2-27 Inversor CMOS: operação do circuito, características de transferência de tensão (p. 29-22) Transistor NMOS Fonte (S-Source) Porta (G-Gate) Dreno
Leia maisSISTEMAS DIGITAIS ELEMENTOS DE TECNOLOGIA
ELEMTOS DE TECNOLOGIA ELEMTOS DE TECNOLOGIA - 2 SUMÁRIO: CIRCUITOS INTEGRADOS TECNOLOGIAS COMPONTES TTL NÍVEIS LÓGICOS FAN-OUT E FAN-IN TRANSISTORES CMOS PORTAS TRI-STATE TEMPOS DE PROPAGAÇÃO LÓGICA POSITIVA
Leia maisSCE Elementos de Lógica Digital I
SCE - Elementos de Lógica Digital I Tecnologia de Implementação Pro. Vanderlei Bato Sumário Como os transistores operam e ormam comutadores/chaves simples Tecnologia de CI (Circuito Integrado) Portas lógicas
Leia maisDISPOSITIVOS LÓGICOS PROGRAMÁVEIS. SEL Sistemas Digitais Prof. Homero Schiabel
DISPOSITIVOS LÓGICOS PROGRAMÁVEIS SEL 414 - Sistemas Digitais Prof. Homero Schiabel 1. Introdução Operação do circuito lógico pode ser descrita por: Tabela da Verdade Expressão booleana Dispositivo de
Leia maisFuncionamento Área Desempenho (velocidade) Potência Aula 1. Circuitos Digitais. Circuitos Digitais
INF01058 Objetivo Circuitos igitais Projetar circuitos digitais: Combinacionais Sequências Testar a analisar circuitos digitais Introdução Funcionamento Área esempenho (velocidade) Potência Aula 1 Mundo
Leia maisPortas Lógicas CMOS. Projecto de Circuitos VLSI FEUP/LEEC 2004/05
Portas Lógicas CMOS Projecto de Circuitos VLSI FEUP/LEEC 2004/05 baseado em: Digital Integrated Circuits (2ª ed.), J. A. Rabaey A. Chandrakhasan, B. Nikolic Portas lógicas CMOS 1 O inversor CMOS V DD N
Leia maisMicroeletrônica. Prof. Fernando Massa Fernandes. Aula 23. Sala 5017 E.
Microeletrônica Aula 23 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php 2 Trabalho 3 Inversor CMOS Esquemático, Leiaute e simulação de
Leia maisMicroeletrônica. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Prof. Fernando Massa Fernandes Sala 5017 E fermassa@lee.uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html (Prof. Germano
Leia maisMicroeletrônica. Aula 22. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 22 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Leia maisPCS 3115 (PCS2215) Objetivos Parte 1
PCS 3115 (PCS2215) Sistemas Digitais I Módulo 04 Tecnologia CMOS Prof. Dr. Marcos. Simplicio Jr. versão: 3.1 (Jan/2018) Nota: as imagens de Pokémons que aparecem nesta aula são meramente ilustrativas.
Leia maisMarco A. Zanata Alves PROJETOS DIGITAIS E MICROPROCESSADORES 1
PROJETOS DIGITAIS E MICROPROCESSADORES TRANSISTORES CMOS Marco A. Zanata Alves PROJETOS DIGITAIS E MICROPROCESSADORES 1 PORTAS LÓGICAS Afinal, como essas portas são construídas em um nível mais baixo?
Leia maisConceitos Introdutórios Capítulo 1. Prof. Gustavo Fernandes de Lima
Conceitos Introdutórios Capítulo 1 Prof. Gustavo Fernandes de Lima Os temas abordados nesse capítulo são: Introduçãoaosdigitiais1se0s. Representação numérica. Sistemas analógicos
Leia maisDimensionamento de portas lógicas
Dimensionamento de portas lógicas João Canas Ferreira FEUP/DEEC Março de 2013 Tópicos de Projecto de Circuitos VLSI Portas lógicas 1 Dimensionamento de portas lógicas Porta lógica caraterizada por quatro
Leia maisMicroeletrônica. Prof. Fernando Massa Fernandes. https://www.fermassa.com/microeletrônica.php. Sala 5017 E
Microeletrônica Prof. Fernando Massa Fernandes https://www.fermassa.com/microeletrônica.php Sala 5017 E fermassa@lee.uerj.br http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html (Prof. Germano
Leia maisUNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL ESCOLA DE ENGENHARIA DEPARTAMENTO DE ENGENHARIA ELÉTRICA MAURÍCIO CAGLIARI TOSIN
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL ESCOLA DE ENGENHARIA DEPARTAMENTO DE ENGENHARIA ELÉTRICA MAURÍCIO CAGLIARI TOSIN PROJETO EM NÍVEL DE TRANSISTORES DE UM CONVERSOR A/D DO TIPO REDISTRIBUIÇÃO DE
Leia maisSEL0384 Laboratório de Sistemas Digitais I
Escola de Engenharia de São Carlos Departamento de Engenharia Elétrica e de Computação SEL0384 Laboratório de Sistemas Digitais I Profa. Luiza Maria Romeiro Codá Sistemas Digitais: Introdução informações
Leia maisMicroeletrônica. Aula 22 - Revisão. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 22 - Revisão Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Leia maisInversores CMOS. Assuntos. João Canas Ferreira. Março de Comportamento estático. 2 Comportamento dinâmico. 3 Cadeias de inversores
Inversores CMOS João Canas Ferreira Universidade do Porto Faculdade de Engenharia Março de 2012 Assuntos 1 Comportamento estático 2 Comportamento dinâmico 3 Cadeias de inversores João Canas Ferreira (FEUP
Leia maisMicroeletrônica. Aula 14. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 14 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Leia maisTecnologia em Automação Industrial ELETRÔNICA II. Aula 03. Transistores JFET. Prof. Dra. Giovana Tripoloni Tangerino
Tecnologia em Automação Industrial ELETRÔNICA II Aula 03 Transistores JFET Prof. Dra. Giovana Tripoloni Tangerino https://giovanatangerino.wordpress.com giovanatangerino@ifsp.edu.br giovanatt@gmail.com
Leia maisMicroeletrônica. Aula 15. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 15 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Leia maisTecnologias de Circuitos Integrados MOS-CMOS. Manoel Eusebio de Lima Greco-CIn-UFPE
Tecnologias de Circuitos Integrados MOS-CMOS Manoel Eusebio de Lima Greco-CIn-UFPE Tecnologias de Circuitos Integrados! MOSFET (Metal Oxide Silicon Field Effect Field) nmos (N-type MOS) pmos (P-type MOS)
Leia maisProjetos de Circuitos Integrados. Prof. Nobuo Oki 2013
Projetos de Circuitos Integrados. Prof. Nobuo Oki 2013 Projeto de Circuitos Integrados Março de 2013 Professor: Nobuo Oki Sala 10 no Departamento de Engenharia Elétrica Tel. (18) 37431166 E-mail: nobuo@dee.feis.unesp.br
Leia maisMicroeletrônica. Prof. Fernando Massa Fernandes. Aula 22. Sala 5017 E.
Microeletrônica Aula 22 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php 2 Inversor CMOS Bloco de construção fundamental para a circuitos
Leia maisDECODIFICADORES. Capítulo 5
Capítulo 5 DECODIFICADORES 5.1 Decodificadores... 73 5.1.1 Decodificador 2-para-4, com saídas ativas em alto... 73 5.1.2 Decodificador 2-para-4, com saídas ativas em baixo... 74 5.1.3 Decodificadores 3-para-8...
Leia maisParte # 2 - Circuitos Combinatórios
CEFET Departamento de Engenharia Elétrica - DEPEL GELE 7163 Eletrônica Digital Parte # 2 - Circuitos Combinatórios 1 GELE 7163 Eletrônica Digital 2 Referências : Notas de Aula. Mendonça, Alexandre e Zelenovsky,
Leia maisMODELAGEM DE TRANSISTORES E DE CIRCUITOS ANALÓGICOS CMOS USANDO VERILOG-AMS
MODELAGEM DE TRANSISTORES E DE CIRCUITOS ANALÓGICOS CMOS USANDO VERILOG-AMS I. Autor: Prof. Oscar da Costa Gouveia Filho Departamento de Engenharia Elétrica Universidade Federal do Paraná II. Resumo: Verilog-AMS
Leia maisImplementação de Funções Lógicas com Multiplexadores e Decodificadores
PUSP PS 2011/205/255 Laboratório igital mplementação de Funções Lógicas com Multiplexadores e ecodificadores.t.m./2006 (adaptação) RSUMO TÓRO implementação de funções lógicas de maior complexidade não
Leia maisMisturador Monolítico a 2.4GHz em Tecnologia CMOS 0.35µm usando Célula de Gilbert
Misturador Monolítico a 2.4GHz em Tecnologia CMOS 0.35µm usando Célula de Gilbert Ricardo Barreto, ítor Fialho, Fernando Fortes ISEL-DEETC Rua Conselheiro Emídio Navarro, 1949-014 Lisboa Telefone: +351
Leia maisMicroeletrônica. Germano Maioli Penello.
Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 07 1 Relembrando - diodo Ao construir
Leia maisMicroeletrônica. Aula - 8. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula - 8 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Leia maisSumário. Introdução xi
Sumário Introdução xi Capítulo 1 Diodos Semicondutores 1 1.1 Análise física do funcionamento 2 1.1.1 Funcionamento básico do diodo 2 1.1.2 Curvas características do diodo e equacionamento básico 6 1.1.2.1
Leia mais