Plano de Ensino. Leandro Schwarz Endereço eletrônico:

Transcrição

1 Plano de Ensino Disciplina: Dispositivos Lógicos Programáveis Semestre: 2011/1 Turma: A Carga horária: 80 horas Professor: Leandro Schwarz () Endereço eletrônico: 1. Objetivos A tecnologia de Dispositivos Lógicos Programáveis (PLDs) é uma forma bastante competitiva para a implementação de sistemas digitais completos em um único circuito integrado. Visa propiciar ao aluno competências ligadas à utilização das tecnologias de PLD para o projeto de sistemas digitais sintetizados Competências Analisar e aplicar tecnologias de dispositivos lógicos programáveis para a implementação de circuitos lógicos para soluções que já foram sintetizadas ou não em lógica discreta, possibilitando transitar em diferentes domínios de integração da tecnologia eletrônica Conhecimentos Conhecer tecnologias disponíveis para a implementação de lógica em hardware; Conhecer técnicas de programação de PLDs; Conhecer linguagem de descrição de hardware (HDL); Entender o mercado de componentes eletrônicos; Interpretar a simbologia e a linguagem técnicas Habilidades Especificar e dimensionar componentes respeitando sua padronização; Selecionar e aplicar as tecnologias disponíveis; Utilizar simbologia e linguagem técnicas; Utilizar ferramentas computacionais de cálculo, simulação e CAD para eletrônica; Programar e gravar PLDs Atitudes Demonstrar bom relacionamento e interação entre colegas; Manifestar interesse e iniciativa para empreender atividades; Demonstrar criatividade na resolução de problemas e na elaboração de novas formulações; Apresentar senso de organização e estética; Apresentar assiduidade e pontualidade.

2 1.5. Bases Tecnológicas Introdução aos componentes de lógica programável; o Circuitos digitais. o Introdução à lógica programável. o PLDs conceitos e fundamentos. o Arquitetura básica de um PLD. o Tipos e famílias de circuitos programáveis. o Etapas de programação de um PLD. Etapas de um projeto de PLD: desenvolvimento, configuração, compilação, simulação, programação, gravação e teste; o Desenvolvimento de projetos em modo esquemático. o Configuração e compilação do projeto. o Simulação do projeto. o Programação e gravação do projeto no componente (uso de kit didático de PLD). o Teste do projeto. o Desenvolvimento de projetos em modo forma de ondas. (OBSOLETO) o Desenvolvimento de projetos em modo AHDL. (OBSOLETO) Etapas de um projeto de PLD; o Criação e gerenciamento de projetos. o Interface com outras ferramentas. o Uso de megafunções. o Compilação: aplicação e análise. o Modelo de análise de tempos. o Otimização de projetos. o Simulação de projetos. o Configuração e gravação de componentes. o Desenvolvimento de projetos mais complexos em modo esquemático e forma de ondas. PLD s de diferentes fabricantes (Xilinx, Actel, Atmel, Lattice, Lucent, Cypress, QuickLogic); (INDISPONÍVEL) o Especificações e características. (INDISPONÍVEL) o Tipos e famílias. (INDISPONÍVEL) o Ambiente de desenvolvimento. (INDISPONÍVEL) Linguagem VHDL; o Descrição estrutural e comportamental (algorítmica e fluxo de dados). o Elementos sintáticos. o Operadores. o Tipos de dados: escalares e compostos. o Atributos. o Constantes, variáveis e sinais. o Entidade e arquitetura. o Componentes. o Pacotes. o Configuração. o Procedimentos e funções. o Execução concorrente. o Execução seqüencial. o Descrição de circuitos combinacionais: portas lógicas básicas, multiplexadores e demultiplexadores, decodificadores, codificadores, circuitos aritméticos.

3 o o Descrição de circuitos seqüenciais: flip-flops, latches, registradores, registradores de deslocamento, contadores, máquina de estados finita. Desenvolvimento de projetos em modo VHDL. 2. Ementa A ementa da disciplina está apresentada junto ao cronograma de atividades no item 6. Da mesma forma, pode ser encontrada na página do curso, disponível em. 3. Avaliação A avaliação da disciplina de Dispositivos Lógicos Programáveis consistirá em uma avaliação escrita e pelo relatório de projeto que deverá ser entregue ao final do semestre. O projeto consiste na síntese, simulação e apresentação de um sistema lógico programável em VHDL Média Parcial A média parcial da disciplina será calculada por: MP AE PJ 2 Com: AE: avaliação escrita; PJ: nota do projeto; Será considerado APTO (aprovado) o aluno que obtiver freqüência igual ou superior a 75% e o conjunto das competências da disciplina e média parcial igual ou superior a 60% (nota 6,0) no conjunto dos instrumentos de avaliação (conforme a expressão acima) Recuperação A recuperação é constituída de uma prova escrita com o conteúdo acumulativo da disciplina. Terá direito a realizar a prova de recuperação o aluno que obtiver nota igual ou superior a 2,0 (dois) e possuir freqüência igual ou superior a 75%. A média final da disciplina será calculada por: MF MF NR 2 Com: MF: média final; NR: nota de recuperação. Será considerado APTO (aprovado) o aluno que obtiver freqüência igual ou superior a 75% e o conjunto das competências da disciplina e média parcial igual ou superior a 60% (nota 6,0) no conjunto dos instrumentos de avaliação (conforme a expressão acima).

4 4. Considerações gerais Os relatórios das atividades devem ser entregues na aula seguinte a da atividade em equipes de no máximo 2 alunos. A reposição de atividades só é permitida com entrega de atestado médico na secretaria do curso dentro de 48 horas da realização da atividade (para o caso de entrega de relatórios), serão realizadas em horário a ser marcado com o docente da disciplina. Todo material solicitado deve ser entregue em versão impressa e em versão eletrônica do mesmo. A utilização de recursos como Internet, relatórios de turmas anteriores, livros, revistas, dentre outros, é incentivada, desde que respeitadas as normas de referências bibliográficas a fim de evitar plágio. Caso seja constatada a ocorrência de plágio, o trabalho receberá nota zero. Os roteiros e todas as demais informações sobre a disciplina encontram-se no sítio. 5. Bibliografia [1] D AMORE, R. VHDL Descrição e Síntese de Circuitos Digitais, LTC, 2005, ISBN , ISBN [2] ERCEGOVAC, M.D. Introdução aos Sistemas Digitais, Bookman, 2000, ISBN , ISBN [3] TOCCI, R.J.; WIDMER, N.S.; MOSS, G.S. Sistemas Digitais: Princípios e Aplicações. Prentice-Hall do Brasil, 2007, ISBN , ISBN [4] IDOETA, I.V.; CAPUANO, F.G. Elementos de Eletrônica Digital. Editora Érica, 2002, ISBN , ISBN [5] GARCIA, P.A.; MARTINI, J.S.C. Eletrônica Digital: Teoria e Laboratório. Editora Érica, 2006, ISBN X, ISBN [6] MENDONÇA, A., ZELENOVSKI, R. Eletrônica Digital: Curso Prático e Exercícios. MZ Editora, 2004, ISBN Cronograma de Atividades A seguir, está apresentado o cronograma de atividades previsto para o semestre letivo 2011/1. Salienta-se que este cronograma pode sofrer alterações no decorrer do desenvolvimento das atividades.

5 Cronograma de Atividades 2011/1 Dispositivos Lógicos Programáveis Mês Créditos Dia Local Tema Assunto /02 Quarta MCP Introdução à lógica programável Introdução aos componentes de lógica programável. Fevereiro Março /02 Sexta MCP Introdução à lógica programável Introdução aos componentes de lógica programável /02 Quarta MCP Etapas de um projeto de PLD /02 Sexta MCP Etapas de um projeto de PLD /02 Quarta MCP Etapas de um projeto de PLD /02 Sexta MCP Etapas de um projeto de PLD /03 Quarta MCP Etapas de um projeto de PLD /03 Sexta MCP Etapas de um projeto de PLD /03 Sexta MCP Etapas de um projeto de PLD /03 Quarta MCP Etapas de um projeto de PLD /03 Sexta MCP Linguagem VHDL Interface do Quartus II; Gerenciamento de projetos; Projetos em modo esquemático. Interface do Quartus II; Gerenciamento de projetos; Projetos em modo esquemático. Projetos em modo esquemático; Configuração e compilação; Simulação do projeto. Projetos em modo esquemático; Configuração e compilação; Simulação do projeto. Descrição estrutural e comportamental (algorítmica e fluxo de dados); Elementos sintáticos; Operadores; Tipos de dados: escalares e compostos; Atributos.

6 Abril Maio /03 Quarta MCP Linguagem VHDL /03 Sexta MCP Linguagem VHDL /03 Quarta MCP Linguagem VHDL Descrição estrutural e comportamental (algorítmica e fluxo de dados); Elementos sintáticos; Operadores; Tipos de dados: escalares e compostos; Atributos. Constantes, variáveis e sinais; Entidade e arquitetura. Constantes, variáveis e sinais; Entidade e arquitetura /04 Sexta MCP Linguagem VHDL Execução concorrente /04 Quarta MCP Linguagem VHDL Execução concorrente /04 Sexta MCP Linguagem VHDL Execução seqüencial /04 Quarta MCP Linguagem VHDL Execução seqüencial /04 Sexta MCP Linguagem VHDL /04 Quarta MCP Linguagem VHDL /04 Quarta MCP Linguagem VHDL /04 Sexta MCP Linguagem VHDL /05 Quarta MCP Linguagem VHDL /05 Sexta MCP Linguagem VHDL /05 Quarta MCP Linguagem VHDL /05 Sexta MCP Linguagem VHDL /05 Quarta MCP Linguagem VHDL Componentes; Pacotes; Componentes; Pacotes; Configuração; Procedimentos e funções. Configuração; Procedimentos e funções. Descrição de circuitos combinacionais: portas lógicas básicas, multiplexadores e demultiplexadores, decodificadores, codificadores, circuitos aritméticos. Descrição de circuitos combinacionais: portas lógicas básicas, multiplexadores e demultiplexadores, decodificadores, codificadores, circuitos aritméticos. Descrição de circuitos seqüenciais: flip-flops, latches, registradores, registradores de deslocamento, contadores, máquina de estados finita. Descrição de circuitos seqüenciais: flip-flops, latches, registradores, registradores de deslocamento, contadores, máquina de estados finita. Desenvolvimento de projetos em modo VHDL; Apresentação dos temas do projeto.

7 Junho Julho /05 Sexta MCP Linguagem VHDL Desenvolvimento de projetos em modo VHDL; Apresentação dos temas do projeto /05 Quarta MCP Linguagem VHDL Desenvolvimento de projetos em modo VHDL /05 Sexta MCP Linguagem VHDL Desenvolvimento de projetos em modo VHDL /06 Quarta MCP Avaliação Escrita Introdução à lógica programável; Etapas de um projeto de PLD; Linguagem VHDL /06 Sexta MCP Projeto Desenvolvimento e apresentação dos projetos /06 Quarta MCP Projeto Desenvolvimento e apresentação dos projetos /06 Sexta MCP Projeto Desenvolvimento e apresentação dos projetos /06 Quarta MCP Projeto Desenvolvimento e apresentação dos projetos /06 Sexta MCP Projeto Desenvolvimento e apresentação dos projetos /06 Quarta MCP Projeto Apresentação dos projetos /06 Quarta MCP Projeto Apresentação dos projetos /07 Sexta MCP Recuperação Introdução à lógica programável; Etapas de um projeto de PLD; Linguagem VHDL /07 Quarta DSP Divulgação das notas e final do semestre letivo,